KR100368088B1 - 크랙 정지부와 산소 장벽을 구비한 집적 회로 및 그 제조방법 - Google Patents

크랙 정지부와 산소 장벽을 구비한 집적 회로 및 그 제조방법 Download PDF

Info

Publication number
KR100368088B1
KR100368088B1 KR10-2001-0003736A KR20010003736A KR100368088B1 KR 100368088 B1 KR100368088 B1 KR 100368088B1 KR 20010003736 A KR20010003736 A KR 20010003736A KR 100368088 B1 KR100368088 B1 KR 100368088B1
Authority
KR
South Korea
Prior art keywords
crack
dielectric
layer
stops
crack stop
Prior art date
Application number
KR10-2001-0003736A
Other languages
English (en)
Other versions
KR20010082015A (ko
Inventor
나이에헨리에이.3세
맥거헤이빈센트제이.
텔먼커트에이.
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR20010082015A publication Critical patent/KR20010082015A/ko
Application granted granted Critical
Publication of KR100368088B1 publication Critical patent/KR100368088B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/564Details not otherwise provided for, e.g. protection against moisture
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

구리재 중간 접속부를 구비한, 낮은 유전상수(K)의 유전체 집적 회로에서 절단부에 인접한 크랙 정지부가 유전체를 통한 산소 확산을 막는 일차적인 장벽으로도 사용되는 경우 상기 중간 접속부의 부식이 감소되고, 크랙 정지부의 대응하는 요소는 회로의 중간 접속 요소와 동시에 구성된다. 예를 들어, 수평 중간 접속부는 크랙 정지부 내에 대응하는 구조를 가지고, 중간 접속층 사이에 있는 비아(vias)는 크랙 정지부 내에 대응하는 구조를 가진다.

Description

크랙 정지부와 산소 장벽을 구비한 집적 회로 및 그 제조 방법{CRACKSTOP AND OXYGEN BARRIER FOR LOW-K DIELECTRIC INTEGRATED CIRCUITS}
본 발명의 분야는 집적 회로 공정 분야, 특히 낮은 유전상수(K)의 유전체와 구리 도금층(metallization)을 구비한 회로에 관한 것이다.
상대적으로 새로운 분야인 구리재 중간 접속부(copper-interconnect)를 갖는 집적 회로 분야는, 특히 구리가 얼라이드 시그널 앤드 실크사(Allied Signal and Silk)와 다우 케미컬사(Dow Chemical)로부터 구입 가능한 비정질 탄소인 플레어(FLARE) 및 나로글라스(Naroglas)와 같은, 낮은 유전상수의 유전체 또는 다공성 유전체 재료와 조합하면, 공지된 성능상의 장점을 제공한다. 그러나, 이러한 재료의 조합은 뜻밖에도 산소에 의한 부식에 취약한 것으로 밝혀졌다. 종래 기술에서 사용된 산소 봉쇄방법은 비록 질화물 및 산화물이 산소에 대한 양호한 장벽이기는 하지만, 비효율적인 것으로 판명되었고, 향상된 부식 봉쇄방법이 필요하게 되었다.
본 발명은 크랙 전파를 봉쇄할 뿐만 아니라 집적 회로 안으로의 산소 확산과 이에 후속하는 회로 도금층의 부식을 감소시키는 구조 및 방법을 제공함을 목적으로 한다.
도 1은 본 발명에 따라 구성된 집적 회로의 일부분을 예시한 부분 개략도.
도 2는 바람직한 실시예의 세부 사항을 도시한 도면.
도 3은 종래 기술에 따른 크랙 정지부를 도시한 도면.
〈도면의 주요부분에 대한 부호의 설명〉
1 : 기판
2 : 크랙 정지 구조
4 : 보호 링
6 : 유전체층
8 : 회로 소자
10 : 절단부
20 : 질화물층
30 : 산화물층
31 : 질화물 캡층
40 : 금속층
112, 122, 132, 142 : 크랙 정지부
126, 146 : 중간 접속 배선
136 : 비아
본 발명의 한 가지 양태는 크랙 정지부의 대응하는 요소가 회로의 중간 접속 요소와 동시에 제조되는 복합 크랙 정지 구조로서, 예를 들어 회로의 수평 중간 접속 요소는 크랙 정지부 내에 대응하는 구조를 가지고, 회로의 중간 접속층 사이에 있는 비아(via)도 크랙 정지부 내에 대응하는 구조를 가진다.
본 발명의 다른 한 가지 양태는, 공정상의 공차를 고려하여, 레벨의 폭이 하방으로 테이퍼져, 상위 레벨이 인접한 하위 레벨의 범위 내에 포함되게 되어 있는 크랙 정지 구조이다.
본 발명의 다른 한 가지 양태는 크랙 정지부가 회로의 중간 접속부와 동일한 종류의 재료로 구성된다는 것으로, 예를 들어 크랙 정지부는 내식성이라기보다는 오히려 부식에 취약하다.
본 발명의 다른 한 가지 양태는 크랙 정지부를 덮고 보호 유전체층 내에 있는 구멍에 삽입되는 금속재 구조를 사용하는 데 있다.
본 발명의 다른 한 가지 양태는 일차적인 크랙 정지부의 내부에서 이 정지부와 보호링 사이에 배치되는 이중의 산소 장벽을 사용하는 데 있다.
도 1에 집적 회로의 상부 가운데 일부가 도시되어 있다. 상부 좌측에서, KERF라고 표기된 화살표는 웨이퍼의 절단부가 될 구역을 표시한다. 중앙부에는, 복합 구조가 주로 절단부 또는 그 부근의 영역으로부터 회로부로 크랙이 전파되는 것을 봉쇄하도록 설계된 크랙 정지부를 형성한다. 크랙 정지부(2)는 별도로 도시되지 않고 도면 부호6으로만 지시된 일 조의 유전체층 내에 매입(埋入)된다. 도면의 상부를 가로질러, 질화물층(20), 산화물층(30), 질화물 캡층(31)이 조합되어 회로의 상부를 밀봉한다.
예컨대, 알루미늄, 구리 또는 구리와 양호하게 결합되는 소정의 재료로 된 금속층(40)이 질화물층(20) 내의 구멍을 메우고 산화물층(30)의 상부 위에서 확장되어 산소 확산에 대한 밀봉을 보장한다. 금속층(40)(예를 들어 알루미늄)은 크랙 정지부(142)의 재료(바람직하게는 구리)와 양호하게 결합하는 것으로 선택되는데, 왜냐하면 구리와 질화물층(20)의 저부 사이의 계면은 크랙이 전파되는 취약 지점이기 때문이다. 선택적으로, 상기 구멍은 크랙 정지부의 폭보다 더 작을 수도 있지만, 그것이 필수적인 것은 아니다.
종래 기술에 따르면, 도 3에서 도시한 바와 같이, 유전체의 최상부층과 질화물 캡층(31) 사이의 계면을 따라 일어나는 크랙의 전파를 막기 위해 크랙 정지 구조(2')의 각 측부 상의 질화물층(20) 내에 구멍을 마련했다. 구멍 안에서 크랙 정지부 위에 놓여진 금속층(40')은 선택적이다. 이러한 접근 방식은 크랙에 대한 양호한 보호를 제공하나, 종래 기술은 낮은 유전상수의 유전체 재료를 통한 산소 침투의 심각성을 인식하지 못하였다.
도면의 중앙부 근처에, 도면 부호2로 지시되고 크랙 정지부(112, 122, 132, 142)로 구성된 복합 구조는 크랙 정지 구조로서 뿐만 아니라 산소 확산에 대한 일차적인 장벽으로서의 역할을 한다. 크랙 정지부의 우측에 있는 보호 링(4)은 종래 기술에서는 가동 이온의 확산에 대한 일차적인 장벽이었으나 이제는 이차적인 산소 장벽이다. 우측에 있는 회로의 금속재 중간 접속부는 단지 예시의 목적으로 도시되어 있다. 도면에 수직한 방향으로 연장되는 도면 부호146으로 지시된 블록은 수평 중간 접속부라고도 불리는 배선이다. 비아(136)는 종래의 듀얼 다마신 공정(dual-damascene process)에서 중간 접속 배선(146)과 함께 형성되는 것이 바람직하다. 비아(136) 아래에서, 도면 부호126으로 지시된 블록은 비아(136)와 함께 중간 접속 배선(126, 146) 사이를 전기적으로 연결하는 수평 배선을 개략적으로 나타낸 것이다. 모든 구리 부재는, 단순화를 위해 도시되지 않은 종래의 확산 장벽 라이너를 구비한다. 구조(2,4) 사이에 도면 부호3으로 지시되어있는 점선 박스는 크랙 정지 구조(2)와 동일한 종류의 선택적인 제2 구조를 개략적으로 나타낸다. 이 선택적인 구조는 크랙 정지 구조(2)가 손상된 경우에 산소 확산에 대한 이중적인 보호를 제공한다.
도면의 하부에서, 도면 부호8로 지시된 박스는 해당 회로를 형성하기 위해 결합되는 트랜지스터, 다이오드 및 다른 회로 소자들을 개략적으로 나타낸다. 기판(1)은, 예컨대 실리콘과 같은 종래의 반도체 기판이다.
본 발명에 의해 해결되는 문제점 중 하나는 구리재 중간 접속 배선(126, 146) 및 비아(136) 등의 산소에 의한 부식이다. 산소는 낮은 유전상수의 재료 또는 다공성 재료를 통해 쉽게 확산하고, 텅스텐, TaN등과 같은, 구리재 중간 접속부에 대한 종래 라이너 재료의 불완전한 피복은 산소를 차단하는 배선 장벽을 손상시키는 것으로 밝혀졌다. 이러한 장벽은 통상 구리와의 접착력을 향상시키고 구리가 중간 접속부를 벗어나 확산되는 것을 봉쇄하기 위해 사용되었다. 따라서, 당업자라면 상기 라이너가 산소 부식으로부터 구리를 보호할 것이라고 기대하였을 것이다.
산소는 라이너 재료를 통한 확산 및/또는 크랙, 핀홀 또는 다른 취약 지점을 통한 통과에 의해 구리에 도달할 수 있다. 이렇게 되면, 구리의 부식 및/또는 주변 유전 재료 내로의 신속한 전이에 의하여, 회로가 개로(開路)되거나 인접한 배선에 쇼트된다.
회로를 구성하는 동안, 기판(1)에는, 예컨대 CMOS와 같은 소자가 소정의 종래 기술로 형성되고 그 후 중간 접속부와 크랙 정지부가 형성된다.
크랙 정지부의 최하부층 또는 사용 가능하다면 복수 개의 하부층을 위해 바람직하다면, 폴리실리콘과 같은 하위 레벨의 중간 접속부를 사용하여도 좋다. 이것은 구리의 최하위 레벨이 실리콘 기판에 도달할 수 있도록 하기 위해 큰 종횡비의 구멍를 마련해야 하는 필요성을 제거하는 장점을 가진다. 산소 확산 경로가 형성되는 것을 방지하기 위해 낮은 유전상수의 유전체 또는 다공성 유전체 내의 연속적인 크랙 정지부가 필요하다.
일단 금속재 중간 접속부가 제조되기 시작하면, 회로의 중간 접속 요소, 보호 링 요소 및 크랙 정지 요소는 모두 동시에 형성되는 것이 바람직하다. 예를 들어, 금속재 제1 중간 접속부 레벨이 트랜지스터 소오스, 드레인 및 게이트들과 접촉되는 듀얼 다마신 구조라면, 보호 링과 크랙 정지부의 위치에서 구멍을 개방시키는데 동일한 마스크(mask)가 사용된다. 제1 중간 접속부가 폴리실리콘인 경우에는, 크랙 정지부의 저부 레벨인 것이 바람직하나, 반드시 그런 것은 아니다. 보호 링과 크랙 정지부의 구멍은 집적 회로의 둘레 전체에 걸쳐 연장되고, 횡 방향으로편리한 치수의 폭을 가진다.
회로의 중간 접속부는, 예컨대 일련의 듀얼 다마신 구멍에 형성되는데, 이 경우, 유전체층에는, 통상적인 공정으로 하위 레벨에는 비아가, 상위 레벨에는 배선이 있는 일 조의 2단 레벨 구멍이 형성된다. 라이너층이 침적되고 구리에는 비아(및 수직 크랙 정지 요소)와 수평 배선에, 바람직하게는 전기도금으로 금속이 메워진다.
중간 접속부 형성 공정이 완료되면, 크랙 정지 구조(2)는 번갈아 배치된 수평 부재층과 예시적으로 세 개가 조를 이루는 수직 부재로 구성되는데, 이들 수평 부재층은 회로의 배선의 폭과 반드시 같지는 않은 폭을 가지며, 상기 수직 부재는 비아의 횡방향 치수를 갖는 것이 바람직하다. 복수 개의 수직 부재의 사용이 필수적인 것이 아니라 용장성을 위해 제공되는 것이다. 예시적인 실시예에 있어서, 크랙 정지부(122, 142)의 폭은, 예컨대 9㎛이고 그룹(112, 132)의 요소의 폭은 예컨대 1.5㎛이다. 이러한 교번되는 수직 구조를 반드시 사용되어야만 하는 것은 아니고, 회로 설계자는 보호 링에서와 같이, 크랙 정지부의 모든 요소를 동일한 폭으로 만들 수 있다.
보호 링은 전기 전도도를 향상시키기 위해, 예컨대 동일한 횡방향 폭을 가진 부재들로 구성된다. 보호 링은 설계자가 보호 링으로부터 방출하고자 하는 가동 이온의 극성과 보호 링으로 끌어들이고자 하는 가동 이온의 극성에 따라, 접지부나 양전위에 연결된다. 선택적으로, 보호 링은 동일하게 테이퍼진 폭의 구조를 가질 수 있다.
도 2에는, 크랙 정지 구조의 일부가 세부적으로 도시되어있다. 블록(112-1)은 구리(선택적으로, 폴리실리콘, 질화물 또는 산화물)이다. 듀얼 다마신 구조(112-2, 112-3)가 각기 바로 아래에 있는 구조보다 작은 폭을 가지도록 형성된다. 이렇게 하는 이유는 더 우수한 라이너 피복 완전성을 유지하고 크랙 정지부 재료 내로 산소가 확산되는 취약 지점을 봉쇄하기 위함이다. 따라서, 바람직한 실시예에 있어서는, 각 레벨이 전술한 것보다 충분히 더 좁게 형성되어, 층들의 불가피한 오정렬로 하부 코너를 노출시키지 않도록 한다. 예를 들어, 만약 3σ정렬 공차가 0.1㎛인 경우, 상부층은 하부층보다 0.2㎛만큼 더 작게 될 것이다.
당업자라면 본 발명이 단지 낮은 유전상수의 재료와 산소뿐만 아니라, 다양한 유전체 재료와 다양한 부식성 재료에 적용할 수 있다는 것과 모든 층간 유전체 재료가 동일할 필요는 없다는 것을 알 수 있을 것이다.
더욱이, 중간 접속부를 형성하는 다양한 방법들 - 비아를 별도로 형성하고 이들 비아를 메우고, 이어서 수평 중간 접속부를 형성하는 것; 먼저 비아를 에칭한 후에 수평 중간 접속부의 에칭과 동시에 메우는 것; 먼저 수평 중간 접속부를 에칭한 후에 비아를 형성하는 것 - 이 있다. 더욱이, 듀얼 다마신 기술을 사용하면 비용은 절감되지만 필수적인 것은 아니다.
비록 본 발명을 하나의 바람직한 실시예와 관련하여 설명하였으나, 당업자라면 본 발명이 후술하는 청구 범위의 사상과 범주 내에서 다양한 형태로 실시될 수 있다는 것을 알 수 있을 것이다.
크랙 정지부의 최하부층 또는 사용 가능하다면 복수 개의 하부층을 위해 바람직하다면, 폴리실리콘과 같은 하위 레벨의 중간 접속부를 사용하여도 좋다. 이것은 구리의 최하위 레벨이 실리콘 기판에 도달할 수 있도록 하기 위해 큰 종횡비의 구멍를 마련해야 하는 필요성을 제거하는 장점을 가진다. 낮은 유전상수의 유전체 또는 다공성 유전체 내의 연속적인 크랙 정지부는 산소 확산을 위한 경로가 형성되는 것을 방지한다.

Claims (12)

  1. 일 조의 수직 크랙 정지부와 일 조의 수평 크랙 정지부를 포함하고, 회로 요소를 포위하는 복합 크랙 정지 구조를 구비한 집적 회로를 형성하는 방법으로서,
    반도체 기판에 일 조의 능동 소자를 형성하는 단계와;
    (a) 유전체의 제1 층에 일 조의 제1 중간 접속 비아와 일 조의 제1 수직 크랙 정지부를 동시에 형성하고,
    (b) 상기 유전체의 제1 층의 바로 위에 배치된 유전체의 제2 층에, 일 조의 제1 수평 중간 접속부와 상기 제1 수직 크랙 정지부의 바로 위에 배치되는 일 조의 제1 수평 크랙 정지부를 동시에 형성함으로써
    회로 형성을 위해 상기 일 조의 능동 소자를 연결하는 단계와;
    상기 일 조의 중간 접속부를 완성할 때까지 상기 (a) 단계 및 (b) 단계를 반복함으로써, 상기 일 조의 크랙 정지부는 상기 크랙 정지 구조를 형성하고 유전체의 마지막 층이 크랙 정지부의 마지막 층을 포위하도록 하는 단계와;
    상기 유전체의 마지막 층 위에 캡층을 침적하는 단계와;
    상기 크랙 정지 구조 위에 있는 상기 캡층에 구멍을 형성하고 이 구멍에 접착성 금속 라이너를 침적시키는 단계를 포함하는 집적 회로 형성 방법.
  2. 제1항에 있어서, 상기 (a) 단계 및 (b) 단계는 듀얼 다마신법으로 조합되고, 이 듀얼 다마신법에 있어서는 일 조의 비아 구멍이 대응하는 일 조의 비아를 유지하기 위해 유전체의 하부층에 형성되고 상기 일 조의 비아 구멍에 오버랩된 일 조의 수평 중간 접속 구멍이 상기 유전체의 하부층 위에 배치된 유전체의 상부층에 형성되며, 상기 일 조의 구멍은 전도성 물질에 의해 동시에 메워지는 것인 집적 회로 형성 방법.
  3. 제2항에 있어서, 상기 전도성 물질은 구리인 것인 집적 회로 형성 방법.
  4. 제1항에 있어서, 상기 크랙 정지 구조와 상기 회로 요소 사이에 제2 크랙 정지 구조를 형성하는 단계를 더 포함하는 것인 집적 회로 형성 방법.
  5. 제1항에 있어서, 상기 일 조의 수직 크랙 정지부 중 하나 이상은, 상기 크랙 정지부 중 상기 하나 이상이 상기 대응하는 횡방향 치수 내에 배치되도록 하기 위해 소정 공차 범위 내에서 바로 아래에 있는 일 조의 수평 크랙 정지부의 대응하는 횡방향 치수보다 작은 횡방향 치수를 가지는 것인 집적 회로 형성 방법.
  6. 제5항에 있어서, 상기 크랙 정지부 각각은, 상기 크랙 정지부가 상기 대응하는 횡방향 치수 내에 배치되도록 하기 위해 소정 공차 범위 내에서 바로 아래에 있는 크랙 정지부의 대응하는 횡방향 치수보다 작은 횡방향 치수를 가지는 것인 집적 회로 형성 방법.
  7. 제2항에 있어서, 상기 크랙 정지부 중 하나 이상은, 상기 크랙 정지부 중 상기 하나 이상이 상기 대응하는 횡방향 치수 내에 배치되도록 하기 위해 소정 공차 범위 내에서 바로 아래에 있는 크랙 정지부의 대응하는 횡방향 치수보다 작은 횡방향 치수를 가지는 것인 집적 회로 형성 방법.
  8. 제7항에 있어서, 상기 크랙 정지부 각각은, 상기 크랙 정지부 각각이 상기 대응하는 횡방향 치수 내에 배치되도록 하기 위해 소정 공차 범위 내에서 바로 아래에 있는 크랙 정지부의 대응하는 횡방향 치수보다 작은 횡방향 치수를 가지는 것인 집적 회로 형성 방법.
  9. 반도체 기판 내의 일 조의 능동 소자와 회로 요소를 포위하는 복합 크랙 정지 구조를 구비하고, 비아 및 수평 중간 접속부를 포함하며, 회로 형성을 위해 상기 일 조의 능동 소자를 연결하는 집적 회로로서;
    상기 회로는 일 조의 중간 접속부를 더 포함하고;
    (a) 일 조의 제1 중간 접속 비아와 일 조의 제1 수직 크랙 정지부는 제1 유전체층에 배치되며,
    (b) 일 조의 제1 수평 중간 접속부와 일 조의 제1 수평 크랙 정지부는 상기 유전체의 제1 층의 바로 위에 배치된 유전체의 제2 층에 배치되고, 상기 일 조의 제1 수평 크랙 정지부는 상기 일 조의 제1 수직 크랙 정지부의 바로 위에 배치되며,
    상기 (a) 구조 및 (b) 구조는 상기 중간 접속부가 완성될 때까지 반복함으로써, 상기 일 조의 크랙 정지부는 상기 크랙 정지 구조를 형성하고 유전체의 제1 층은 크랙 정지부의 마지막 층을 포위하며;
    상기 크랙 정지 구조 위에 형성된 구멍을 구비한 캡층은 상기 유전체의 마지막 층 위에 침적되며;
    접착성 금속 라이너는 상기 구멍 내에 배치되고 이에 의해 상기 접촉성 금속 라이너는 상기 크랙 정지 구조의 최상부층에 침적되는 것인 집적 회로.
  10. 제9항에 있어서, 상기 (a) 구조 및 (b) 구조는 듀얼 다마신법으로 조합되고, 이 듀얼 다마신법에 있어서는 일 조의 비아 구멍이 대응하는 일 조의 비아를 유지하기 위해 유전체의 하부층 내에 형성되고 상기 일 조의 비아 구멍에 오버랩된 일 조의 수평 중간 접속 구멍이 상기 유전체의 하부층 위에 배치된 유전체의 상부층에 형성되며, 상기 일 조의 구멍은 전도성 물질에 의해 동시에 메워지는 것인 집적 회로.
  11. 제9항에 있어서, 상기 일 조의 수직 크랙 정지부 중 하나 이상은, 상기 크랙 정지부 중 상기 하나 이상이 상기 대응하는 횡방향 치수 내에 배치되도록 하기 위해 소정 공차 범위 내에서 바로 아래에 있는 일 조의 수평 크랙 정지부의 대응하는 횡방향 치수보다 작은 횡방향 치수를 가지는 것인 집적 회로.
  12. 제10항에 있어서, 상기 일 조의 수직 크랙 정지부 중 하나 이상은, 상기 크랙 정지부 중 상기 하나 이상이 상기 대응하는 횡방향 치수 내에 배치되도록 하기 위해 소정 공차 범위 내에서 바로 아래에 있는 일 조의 수평 크랙 정지부의 대응하는 횡방향 치수보다 작은 횡방향 치수를 가지는 것인 집적 회로.
KR10-2001-0003736A 2000-02-10 2001-01-26 크랙 정지부와 산소 장벽을 구비한 집적 회로 및 그 제조방법 KR100368088B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/501,649 US6261945B1 (en) 2000-02-10 2000-02-10 Crackstop and oxygen barrier for low-K dielectric integrated circuits
US09/501,649 2000-02-10

Publications (2)

Publication Number Publication Date
KR20010082015A KR20010082015A (ko) 2001-08-29
KR100368088B1 true KR100368088B1 (ko) 2003-01-15

Family

ID=23994453

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0003736A KR100368088B1 (ko) 2000-02-10 2001-01-26 크랙 정지부와 산소 장벽을 구비한 집적 회로 및 그 제조방법

Country Status (7)

Country Link
US (1) US6261945B1 (ko)
JP (1) JP3627009B2 (ko)
KR (1) KR100368088B1 (ko)
CN (1) CN1219318C (ko)
MY (1) MY119966A (ko)
SG (1) SG91328A1 (ko)
TW (1) TW506052B (ko)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6495918B1 (en) * 2000-09-05 2002-12-17 Infineon Technologies Ag Chip crack stop design for semiconductor chips
US6555467B2 (en) * 2001-09-28 2003-04-29 Sharp Laboratories Of America, Inc. Method of making air gaps copper interconnect
US7098676B2 (en) * 2003-01-08 2006-08-29 International Business Machines Corporation Multi-functional structure for enhanced chip manufacturibility and reliability for low k dielectrics semiconductors and a crackstop integrity screen and monitor
US20050095835A1 (en) * 2003-09-26 2005-05-05 Tessera, Inc. Structure and method of making capped chips having vertical interconnects
EP1521300A1 (en) * 2003-09-30 2005-04-06 STMicroelectronics S.r.l. Circuit structure integrated on a semiconductor substrate and relevant manufacturing method
US20050116344A1 (en) * 2003-10-29 2005-06-02 Tessera, Inc. Microelectronic element having trace formed after bond layer
JP4855973B2 (ja) * 2003-11-10 2012-01-18 パナソニック株式会社 半導体装置およびその製造方法
US7453128B2 (en) 2003-11-10 2008-11-18 Panasonic Corporation Semiconductor device and method for fabricating the same
US20050112957A1 (en) * 2003-11-26 2005-05-26 International Business Machines Corporation Partial inter-locking metal contact structure for semiconductor devices and method of manufacture
US7109093B2 (en) * 2004-03-22 2006-09-19 International Business Machines Corporation Crackstop with release layer for crack control in semiconductors
CN100388480C (zh) * 2004-05-11 2008-05-14 中芯国际集成电路制造(上海)有限公司 低介电常数薄膜及其制造方法
JP4759229B2 (ja) * 2004-05-12 2011-08-31 ルネサスエレクトロニクス株式会社 半導体装置
JP4636839B2 (ja) * 2004-09-24 2011-02-23 パナソニック株式会社 電子デバイス
US20060183270A1 (en) * 2005-02-14 2006-08-17 Tessera, Inc. Tools and methods for forming conductive bumps on microelectronic elements
US8143095B2 (en) 2005-03-22 2012-03-27 Tessera, Inc. Sequential fabrication of vertical conductive interconnects in capped chips
US7795615B2 (en) * 2005-11-08 2010-09-14 Infineon Technologies Ag Capacitor integrated in a structure surrounding a die
US20070138644A1 (en) * 2005-12-15 2007-06-21 Tessera, Inc. Structure and method of making capped chip having discrete article assembled into vertical interconnect
US7936062B2 (en) 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
US8604605B2 (en) 2007-01-05 2013-12-10 Invensas Corp. Microelectronic assembly with multi-layer support structure
US20080173985A1 (en) * 2007-01-24 2008-07-24 International Business Machines Corporation Dielectric cap having material with optical band gap to substantially block uv radiation during curing treatment, and related methods
US7544602B2 (en) * 2007-03-29 2009-06-09 International Business Machines Corporation Method and structure for ultra narrow crack stop for multilevel semiconductor device
JP5448304B2 (ja) 2007-04-19 2014-03-19 パナソニック株式会社 半導体装置
JP4926918B2 (ja) * 2007-11-14 2012-05-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7812424B2 (en) * 2007-12-21 2010-10-12 Infineon Technologies Ag Moisture barrier capacitors in semiconductor components
US8187897B2 (en) 2008-08-19 2012-05-29 International Business Machines Corporation Fabricating product chips and die with a feature pattern that contains information relating to the product chip
US7821104B2 (en) * 2008-08-29 2010-10-26 Freescale Semiconductor, Inc. Package device having crack arrest feature and method of forming
US8237246B2 (en) * 2009-02-12 2012-08-07 International Business Machines Corporation Deep trench crackstops under contacts
JP2010034595A (ja) * 2009-11-12 2010-02-12 Renesas Technology Corp 半導体集積回路装置およびその製造方法
JP5879774B2 (ja) * 2011-06-30 2016-03-08 富士通セミコンダクター株式会社 半導体装置とその製造方法
US8604618B2 (en) * 2011-09-22 2013-12-10 International Business Machines Corporation Structure and method for reducing vertical crack propagation
US8729664B2 (en) 2012-04-02 2014-05-20 International Business Machines Corporation Discontinuous guard ring
US8937009B2 (en) 2013-04-25 2015-01-20 International Business Machines Corporation Far back end of the line metallization method and structures
JP6406138B2 (ja) * 2014-07-18 2018-10-17 株式会社デンソー 半導体装置およびその製造方法
US9589895B2 (en) 2015-04-15 2017-03-07 Globalfoundries Inc. Whole wafer edge seal
US10126260B2 (en) 2015-05-07 2018-11-13 International Business Machines Corporation Moisture detection and ingression monitoring systems and methods of manufacture
US10199461B2 (en) * 2015-10-27 2019-02-05 Texas Instruments Incorporated Isolation of circuit elements using front side deep trench etch
US10438902B2 (en) 2017-09-07 2019-10-08 Globalfoundries Inc. Arc-resistant crackstop
US10090258B1 (en) 2017-09-25 2018-10-02 Globalfoundries Inc. Crack-stop structure for an IC product and methods of making such a crack-stop structure

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2776457B2 (ja) * 1992-12-29 1998-07-16 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体デバイスのクラックストップ形成方法及び半導体デバイス
US5789302A (en) * 1997-03-24 1998-08-04 Siemens Aktiengesellschaft Crack stops
US6022791A (en) * 1997-10-15 2000-02-08 International Business Machines Corporation Chip crack stop
US6091131A (en) * 1998-04-28 2000-07-18 International Business Machines Corporation Integrated circuit having crack stop for interlevel dielectric layers

Also Published As

Publication number Publication date
MY119966A (en) 2005-08-30
TW506052B (en) 2002-10-11
KR20010082015A (ko) 2001-08-29
CN1219318C (zh) 2005-09-14
JP3627009B2 (ja) 2005-03-09
JP2001267325A (ja) 2001-09-28
SG91328A1 (en) 2002-09-17
CN1308372A (zh) 2001-08-15
US6261945B1 (en) 2001-07-17

Similar Documents

Publication Publication Date Title
KR100368088B1 (ko) 크랙 정지부와 산소 장벽을 구비한 집적 회로 및 그 제조방법
CN100349290C (zh) 半导体装置及其制造方法
CN100355067C (zh) 半导体器件
US6162686A (en) Method for forming a fuse in integrated circuit application
US8169080B2 (en) Semiconductor device and method of manufacture thereof
US8039963B2 (en) Semiconductor device having seal ring structure
US7687915B2 (en) Semiconductor device having crack stop structure
JP4360881B2 (ja) 多層配線を含む半導体装置およびその製造方法
JP2004296843A (ja) 半導体装置
CN1484310A (zh) 具有形成在多层布线结构中电容器的半导体器件
KR19990030048A (ko) 자기 정렬 상호접속 통로를 이용하는 이중 다마신법
KR20030063681A (ko) 반도체 소자의 퓨즈 형성방법
KR100764054B1 (ko) 금속배선 및 그 형성 방법
KR100607202B1 (ko) 반도체소자의 퓨즈영역 및 그 제조방법
CN1316592C (zh) 制造半导体器件的方法
CN113394193B (zh) 半导体结构及其形成方法、激光熔丝的熔断方法
US20050133921A1 (en) Semiconductor device
KR20090048178A (ko) 반도체 소자 및 그의 제조 방법
KR100340857B1 (ko) 반도체 소자의 다층 금속배선 제조방법
KR100452315B1 (ko) 반도체 소자 제조방법
KR100300075B1 (ko) 반도체 소자의 배선구조
KR100190074B1 (ko) 금속배선층 구조 및 그 형성방법
CN115148703A (zh) 互连结构及其制备方法
KR100464267B1 (ko) 반도체 소자의 구리 배선 형성 방법
KR20050104086A (ko) 퓨즈를 구비한 반도체장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101210

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee