KR100334168B1 - 평면표시패널 - Google Patents

Abstract

방전을 이용한 발광에 의해 문자, 도형, 영상 등을 표시하는 평면형의 표시장치인 평면표시 패널에 관한 것으로, 새로운 평면표시패널에 의해 유전체막두께의 억제에 의한 구동전압 저감이나 셀전극의 열화억제에 의한 안정방전을 실현하기 위해서, 표시셀의 방전공간으로 되는 오목부가 여러개 배열된 배면기판 및 배면기판과 상대하고 오목부와 대향하는 유효영역에 각각 한쌍의 셀전극이 마련된 투명한 전면기판을 구비하고, 배면기판을 관통하여 전면기판의 면내에 세워 마련되는 핀전극에서 셀전극으로의 전압공급이 실행되는 평면표시패널로서, 전면기판상이고 또한 유효영역의 근방에 마련되며 핀전극이 접속되는 금속전극을 갖고, 각 셀전극은 투명전극층을 사용해서 평탄형상으로 구성되고 유효영역의 근방까지 연장하여 마련되며 셀전극과 금속전극가 접속되는 구성으로 하였다.

이와 같은 구성으로 하는 것에 의해서, 핀전극 직립위치에 마련되는 유전체층의 개구의 에지가 금속전극상에 위치되는 것에 의해 셀전극을 구성하는 투명전극의 단선이 방지되어 셀부전극의 열화억제에 의한 안정방전이 실현된다는 등의 효과가 얻어진다.

Description

평면표시패널{FLAT DISPLAY PANEL}

본 발명은 방전을 이용한 발광에 의해 문자, 도형, 영상 등을 표시하는 평면형의 표시장치인 평면표시 패널에 관한 것으로, 특히 방전을 실행하는 전극부분의 구조에 관한 것이다.

종래, 플라즈마 디스플레이라 불리는 평면표시패널은 예를들면 일본국 특허공개공보 평성2-90192호(공개일: 1990. 3. 29) 및 일본국 실용신안 공개 공보 평성3-94751호(공개일: 1991. 9. 26)에 개시된 바와 같이 2개의 기판에 각각 여러개의 선형상전극을 서로 병렬로 배치하고, 각 기판을 선형상전극이 서로 매트릭스를 이루도록 양기판을 배치하고, 양전극의 교점에서 가스방전시키도록 한 것이었다.

이 종래의 평면표시패널에서는 각 선형상전극으로의 전압인가는 기판의 가장자리로 인출되는 선형상전극의 끝부로부터 실행되고 있었다. 이 평면표시패널에서는 가스방전에 의해 발생한 형광체로 부터의 발광을 투과시키기 위해서 전면기판에 마련되는 전극은 ITO등의 투명전극재료를 사용해서 구성된다. 그러나, 투명전극재료는 전기전도도가 낮고 또 고해상도화와 대화면화로 인해 선형상전극은 가늘고 길게 되지 않으면 안되기 때문에 그 저항이 상당히 크게 된다. 이것은 양끝에서 인가된 전압펄스가 전극중앙을 향함에 따라서 둔화된다는 문제가 발생한다. 이 문제를 완화시키기 위해 투명전극의 폭의 일부에 가는 금속전극을 중첩해서 형성하는 것에 의해 전기전도도의 향상이 도모되고 있었다. 그러나, 이와 같은 개량에 의해서도 종래 평면표시패널을 한층 더 대형화하는데는 한계가 있었다.

또, 종래의 평면표시패널은 매트릭스형상으로 대향해서 배치한 전극을 선택하는 것에 의해 표시제어를 실행하도록 되어 있어 각 표시셀마다 독립해서 표시제어할 수 없다라는 문제를 갖고 있었다. 또 종래의 평면표시패널에서는 투광성을 갖는 2개의 절연기판이 상호 사이에 방전공간을 마련해서 대향해서 배치된다. 이 방전공간을 각 전극마다 구획하기 위해서 격벽이 마련된다. 이러한 구조의 평면표시패널에서는 표시패널의 두께가 두껍게 된다는 문제가 있었다.

그 때문에, 상기 종래의 평면표시패널과는 다른 새로운 구성의 평면표시 패널의 개발이 요구되고 있었다. 도 8∼도 10은 본 출원인이 특허협력조약에 따른 국제출원(출원번호 PCT/JP98/0l444)에서 제안하는 새로운 구조의 평면표시패널의 구조를 도시한 것이다. 이 평면표시패널은 앞면기판과 배면기판을 적층해서 구성된다. 도 8은 앞면기판의 부분사시도이고, 도 9는 배면기판의 부분사시도이다. 이들은 도면에 있어서의 상면이 서로 대향하도록 중첩된다. 도 10은 이 앞면기판과 배면기판의 적층체의 단면도로서, 도 9의 a-a′선을 따라서 절단한 도면이다. 배면기판에는 표시셀의 방전공간으로 되는 오목부(92)가 여러개 배열된다. 한편, 앞면기판은 투명기판으로서, 상기 오목부(92)와 대향하는 영역(유효영역)에 각각 1쌍의 셀전극(2), (6)이 마련된다.도 8에 도시하는 바와 같이 투명한 유리기판(40)상에는 표시화면을 구성하는 전체표시셀을 일괄 또는 임의의 표시셀을 부분적으로 구동하기 위한 공통전극(6)과 표시화면을 구성하는 표시셀 1개마다 개별 구동하기 위한 개별전극(2)의 1쌍의 전극이 여러개 병설되어 전극군을 구성하고 있다.또, 이들 1쌍의 전극을 피복해서 이루어지는 유전체층(42) 및 보호막층(43)이 마련되어 있고, 표시화면을 구성하는 표시셀 사이의 위치에 대응하는 개별전극(2)상에는 금속전극선(12)가 전기적으로 접속되고, 금속전극선(12)로 이어지는 금속전극패드(10)상에 전극인출용 핀전극(44)가 세워마련되어 있다. 한편, 공통전극(6)상에는 금속전극선(8)이 전기적으로 접속되고, 금속전극선(8)은 공통신호선(4)로 이어진다. 또한, 개별전극(2) 및 공통전극(6)은 투명전극이다. 또한, 공통신호선(4)에도 전극인출용 핀전극(도시하지 않음)이 핀전극(44)와 마찬가지로 세워마련된다.도 9 및 도 10에 도시하는 바와 같이 상기 앞면기판의 유리기판(40)상에 마련된 상기 공통전극(6) 및 개별전극(2)와 대향하는 배면기판의 유리기판(48)의 대응부분은 깎여져 직사각형으로 원하는 깊이를 갖는 오목부(92)가 형성되어 있다. 이 오목부(92)는 각 표시셀의 방전공간으로 되는 것이며, 이 오목부(92)의 바닥면에는 백색 유리 또는 금속으로 형성된 반사층(도시하지 않음)을 거쳐서 적, 녹, 청의 형광체층(94a), (94b), (94c)가 도포되어 있다. 또, 이 배면기판의 유리기판(48)에는 앞면 유리기판(40)측에 세워마련된 상기 핀전극(44) 등과 대향하는 위치에 이들 핀전극(44)를 표시화면의 배면측으로 인출하기 위한 전극인출용 스루홀(96)이 뚫려 있다. 이 배면기판을 관통해서 외부로 인출된 핀전극(44)에 의해 앞면기판 면내에 배치되는 전극의 임의의 장소에 전압신호를 인가할 수 있다. 즉, 이 구성에 의하면 표시셀에 대응해서 마련되는 셀전극쌍의 전극 사이에 개별로 전압을 인가하여 구동할 수 있고, 표시셀마다 독립된 표시제어가 가능하게 된다. 또, 배면기판에 오목부를 마련해서 방전공간을 형성하는 것에 의해, 종래와 같은 방전공간을 구획하기 위한 격벽을 별도로 마련하는 구조를 폐지했으므로 표시패널의 평면두께를 얇게 하는 것이 가능하게 된다.

상기와 같은 새로운 신구조의 평면표시패널은 기본구성에 대해서 제안되어 있지만, 예를들면 그 상세부에 대해서는 더욱 바람직한 구성으로 하기 위한 검토의여지가 있다.

예를들면, 종래의 평면표시패널에서는 상술한 바와 같이 저항의 저감을 위해 투명전극상에 금속전극을 적층하고 있었다. 이 종래 구성은 전극이 마련되는 면의 오목볼록을 크게 하기 때문에 저구동전압을 실현하는 얇은 유전체에서는 평탄화가 불충분하게 되어 유전체층의 고장(breakdown)이 발생하기 쉽게 된다는 문제가 있었다. 이것을 회피하기 위해 유전체층을 두껍게 형성하는 것이 실행되고 있지만, 그러게 하면 구동전압이 높아진다는 문제점이 발생하고 있었다.

또, 유전체는 안정된 방전을 얻기 위해서 표면을 평탄하게 구성할 필요가 있지만 평탄성이 좋은 재질은 투명전극과 반응하여 단선을 발생하기 쉽다. 그 때문에, 평탄성은 떨어지지만 반응성이 낮은 재질을 사이에 개재시키는 바와 같은 검토가 종래부터 이루어지고 있었다. 이들 종래의 평면표시패널에서의 문제점은 상기 신구조의 평면표시패널에 대해서도 검토를 필요로 하고 있었다.

도 1은 신구조 평면표시패널에 대해서 본 출원인이 당초 제안한 셀전극부분의 구성을 도시한 모식도,

도 2는 본 발명의 실시예인 셀전극부분의 구성을 도시한 모식도,

도 3은 평면표시패널 완성상태에서의 도 2중의 A-A에 있어서의 단면구조를 도시한 모식도,

도 4는 앞면패널 제조공정의 주요단계에 있어서의 단면도를 시계열로 도시한 도면,

도 5는 ITO막의 패터닝이 실행된 단계에서의 앞면패널의 부분적, 모식적인 평면도,

도 6은 제1 Ag전극층이 형성된 단계에서의 앞면패널의 부분적, 모식적인 평면도,

도 7은 유전체층이 형성된 단계에서의 앞면패널의 부분적, 모식적인 평면도,도 8은 국제출원(출원번호 PCT/JP98/01444)에 개시된 앞면기판의 부분사시도,도 9는 국제출원(출원번호 PCT/JP98/01444)에 개시된 배면기판의 부분사시도,도 10은 도 8에 도시된 앞면기판과 도 9에 도시된 배면기판의 적층체의 단면도.

본 발명의 목적은 이들 종래의 평면표시패널에서의 문제점을 해결하기 위해 이루어진 것으로서, 새로운 평면표시패널에 의해 유전체막두께의 억제에 의한 구동전압 저감이나 셀전극의 열화억제에 의한 안정방전의 실현을 가능하게 하는 구성을 제공하는 것이다.

본 발명에 관한 평면표시패널은 표시셀의 방전공간으로 되는 오목부가 여러개 배열된 배면기판 및 상기 배면기판과 상대하고 상기 오목무와 대향하는 유효영역에 각각 한쌍의 셀전극이 마련된 투명한 전면기판을 구비하고, 상기 배면기판을관통하여 상기 전면기판의 면내에 세워 마련되는 핀전극에서 상기 셀전극으로의 전압공급이 실행되는 평면표시패널으로서 상기 오목부의 대향영역 근방에 마련되고 상기 핀전극이 접속되는 금속전극을 갖고, 상기 각 셀전극은 투명전극층을 사용해서 평탄형상으로 구성되고 상기 오목부의 대향영역 근방까지 연장해서 마련되어 상기 금속전극에 접속되는 것을 특징으로 한다.

본 발명의 바람직한 형태는 상기 한쌍의 셀전극중의 적어도 한쪽이 상기 표시셀마다 분리된 개별전극이고, 상기 금속전극이 상기 개별전극마다 마련되고, 각각 상기 핀전극을 세워 마련하는 것이다.

본 발명에 관한 평면표시패널은 상기 투명전극층을 피복하는 유전체층이 형성되는 평면표시패널에 있어서, 상기 유전체층이 상기 금속전극의 상기 핀전극이 세워 마련되는 부분에 개구를 갖고, 상기 개구를 형성하는 상기 유전체의 에지부분이 상기 금속전극상에 위치하는 것을 특징으로 한다.

다음에 본 발명의 실시예에 대해서 도면을 참조하여 설명한다.

도 1은 신구조의 평면표시패널에 대해서 본 출원인이 당초 제안한 셀전극부분의 구성을 도시한 모식도이다. 이 구성은 종래의 평면표시패널의 전극구성과 유사한 것으로서 투명전극으로 구성되는 셀전극상에 금속전극이 형성되는 구성이다. 도면에는 한쌍의 셀전극에 관한 구성을 도시하고 있으며 셀전극은 투명유리기판인 전면기판상에 핀전극에 접속되는 투명전극인 개별전극(2)와 공통신호선(4)에 접속되는 투명전극인 공통전극(6)의 쌍으로 구성된다. 이들 개별전극(2)와 공통전극(6)은 배면기판에 마련되어 셀을 구성하는 오목부와 대향하는위치에 배치되고 서로 평행하게 배치되는 직사각형으로 형성된다. 또한, 개별전극(2), 공통전극(6)은 ITO 등의 투명전극재료에 의해 예를들면, 1000Å정도의 두께로 구성된다.

공통신호선(4)는 금속재료, 예를들면 은(Ag)로 구성된다. 그리고, 공통신호선(4)와 공통전극(6)은 공통신호선(4)에서 연장하는 가늘고 긴 금속전극선(8)에 의해 접속된다. 금속전극선(8)은 공통전극(6)의 한쪽의 긴변을 따라 그의 한쪽의 짧은변측에서 다른쪽의 짧은변까지 연장하고 있다.

또, 개별전극(2)는 핀전극이 세워 마련되는 위치에 마련된 금속전극패드(l0)과 가늘고 긴 금속전극선(12)에 의해 접속된다. 금속전극선(12)는 금속전극선(8)과 마찬가지로 개별전극(2)의 한쪽의 긴변을 따라서 그 한쪽의 짧은 변측에서 다른쪽의 짧은 변까지 연장하고 있다. 즉, 공통신호선(4), 금속전극선(8), 금속전극패드(10) 및 금속전극선(12)는 동일 층에 예를들면, 5∼10㎛정도로 구성된다.

이와 같이, 당초의 안은 투명전극의 긴변의 거의 전체에 걸쳐서 금속전극선(8) 및 (l2)를 적층하는 것이었다. 이와 같은 구성은 종래의 평면표시패널에서 채용되고 있던 상술한 구성과 유사한 것이다. 즉, 이 구성은 금속에 비해서 전도율이 낮은 투명전극상에 금속전극을 보조로서 마련하는 것에 의해 투명전극에 의한 전압강하를 억제하고, 전극내를 균일한 전압으로 하는 것을 도모한 것이다.

그러나, 이 구성에는 상술한 종래의 평면표시패널의 문제가 마찬가지로 존재하고 있었다. 즉, 금속전극선(8) 및 (12)의 막두께는 비교적 두꺼운 것이고 투명전극상에 단차가 발생해 버리므로, 그 위에 형성되는 유전체층은 금속전극선(8) 부분에서 얇게 되기 쉽다. 그 때문에 유전체층이 충분한 절연성을 확보하기 위해서는 그 막두께를 전체적으로 두껍게 할 필요가 있고, 그것에 따라서 구동전압이 크게 된다는 문제가 발생한다. 또한, 금속전극선(8), (12)를 각 전극의 2개의 긴변 중 상호 거리가 크게 되는 쪽에 배치하고 있으므로 셀의 유효영역의 중심부분에 불투명한 금속전극선을 배치하지 않는다는 배려와 함께 절연성이 낮아지기 쉬운 금속전극선부분을 서로 분리하여 그들 근방에서의 전계강도를 억제하는 것을 기대한 것이지만, 상술한 문제를 어느 정도 완화시키는 것이긴해도 근본적으로 해결하는 것은 아니었다.

본 발명은 시작(試作)단계에 있어서 인식된 이와 같은 문제를 해결하는 것으로서, 이하 이것에 대해 설명한다. 신구조의 평면표시패널의 하나의 특징은 상술한 바와 같이 배면기판을 관통하여 핀전극을 마련하는 것에 의해 전면기판의 임의의 장소에 전압신호를 공급할 수 있는 것이다. 이것을 이용하여 개별전극은 각각 핀전극에서 전압신호를 공급 받는다.

예를들면, 각 개별전극으로의 다른 전압신호 공급방밥으로서 전면기판상에 패널끝부에서 각 개별전극 각각으로의 금속배선을 마련한다는 구성이 고려된다. 이 구성에서는 셀사이의 한정된 간극에 셀의 수에 따른 여러개의 배선을 레이아웃(배치)하지 않으면 안되어 각 배선의 폭이 작이지고 금속배선이라고 하더라도 전압강하를 무시할 수 없으며 또 배선이 좁은 영역에 병렬로 배치되기 때문에 각 개별전극으로의 펄스신호사이의 누화(cross talk)가 발생할 우려가 있다는 문제가 있다.

이것에 대하여, 본 구성에 있어서의 핀전극에 의한 전압신호 공급방법은 그와 같은 문제가 발생하지 않고, 특히 평면표시패널의 내부영역에 위치하는 셀이라도 전압강하의 영향을 무시할 수 있는 펄스신호를 받을 수 있다.

도 2는 본 발명의 실시예인 셀전극부분의 구성을 도시한 모식도이다. 이 셀전극부분의 도면에는 개별전극(20), 공통전극(22), 공통신호선(24) 및 금속전극패드(26)이 도시되어 있다. 이 구성이 도 1의 구성과 다른 점은 금속전극패드(26) 및 공통신호선(24)에서 개별전극(20) 및 공통전극(22)로 금속전극선이 연장하고 있지 않다는 것이다. 즉, 셀오목부와 대향하는 유효영역에는 투명전극층만으로 구성된 개별전극(20) 및 공통전극(22)가 배치되고, 그들의 개별전극(20) 및 공통전극(22)가 각각 상기 유효영역의 근방에 배치된 금속전극패드(26) 및 공통신호선(24)로 연장되어 그들과의 전기적 접속이 형성된다. 공정은 먼저 투명전극층이 형성되고, 그 후, 금속전극층이 형성되는 바와 같은 순서이다. 따라서, 구체적으로는 개별전극(20)은 금속전극패드(26)이 형성되는 영역을 포함하는 패턴으로 형성되고 또, 공통전극(22)이 공통신호선(24)가 형성되는 영역까지 연장하는 패턴으로 형성되며 그들의 위에 중첩하도록 각각 금속전극패드(26) 및 공통신호선(24)이 형성된다.

개별전극(20), 공통전극(22)의 형상은 종래의 전극과 비교하면 긴변방향이 약 1㎝로 짧고, 한편, 짧은 변방향은 수㎜ 넓다. 그 때문에 금속전극패드(26)에서 개별전극(20)의 반대끝부까지의 전압강하 또 공통신호선(24)에서 공통전극(22)의 반대끝부까지의 전압강하는 종래의 평면표시패널에 있어서의 그것에 비해서 훨씬 작으므로 무시할 수 있다. 또, 개별전극(20)에 공급되는 전압펄스는 금속전극패드(26)까지도 상술한 바와 같이 핀전극을 사용하는 것에 의해 전압강하의 영향을 거의 받지 않는다. 한편, 공통신호선(24)는 셀사이의 한정된 간극에 배치되는 것이지만, 행 또는 열을 구성하는 각 셀에 공통으로 마련할 수 있으므로, 비교적 큰 폭을 확보할 수가 있고 또, 금속재료로 구성되기 때문에 이 부분에서의 전압강하의 영향도 작다.

즉, 신구조의 평면표시패널는 개별전극(20) 및 공통전극(22)에 공급되는 전극신호의 열화가 적은 구성이기 때문에 개별전극(20) 및 공통전극(22) 각각의 내부로 까지 금속전극선을 연장해서 전압강하를 억제할 필요성은 없다. 본 출원인은 이 지견을 얻어 도 2에 도시한 바와 같이 셀의 유효영역내의 금속전극선을 없애고, 방전이 발생되는 셀과 대향한 유효영역의 개별전극(20) 및 공통전극(22)를 투명전극층만으로 평탄형상으로 구성하였다.

이와 같이 개별전극(20) 및 공통전극(22)를 평탄하게 구성하는 것에 의해 유전체층의 막두께의 균일성을 확보할 수 있고, 전계고장을 발생시키지 않고, 유전체층의 막두께을 저감할 수 있다. 그것에 따라 구동전압의 저감이 도모된다.

또한, 도 2에 도시한 바와 같이 개별전극(20)의 유효영역내부에서 금속전극패드(26)으로의 연결부분(bridge portion)의 폭 및 공통전극(22)의 유효영역내부에서 공통신호선(24)로의 연결부분의 폭은 도 1에 도시한 금속전극선(12), 금속전극선(8)의 폭에 비해 크게 설계되어 있다. 이것은, 이 부분의 전기저항의 저감을 도모한 것이다. 따라서 이 폭은 방전특성등 다른 특성에 악영향을 미치지 않는 범위에서 가능한 한 개별전극(20) 및 공통전극(22)의 짧은 변의 폭에 근접하도록 설계된다.

도 3은 평면표시패널 완성상태에서의 도 2중의 A-A에 있어서의 단면구조를 도시한 모식도이다. 전면기판에는 투명한 유리기판(40)이 사용된다. 그 유리기판(40)의 이면(방전공간에 면하는 측으로서, 도면에 있어서 상측의 면)에 투명전극층으로 개별전극(20)이 형성된다. 그 후, 금속전극재료에 의해 금속전극패드(26) 및 공통신호선(24)가 형성된다. 금속전극패드(26)은 개별전극(20)상에 적층된다. 그후, 유전체층(42)가 적층된다. 금속전극패드(26)에는 핀전극(44)가 세워 마련되기 때문에 유전체층(42)는 금속전극패드(26)의 중앙부분에 개구를 갖도록 마련된다. 금속전극패드(26)에 핀전극(44)를 세워 마련할 때, 그 세워 마련하는 부분(이하, 간단히 '직립부분'이라 한다)에 예를들면, 페이스트형상의 Ag층(46)이 도포되고 이 Ag층(46)에 핀전극(44) 끝부를 매립해서 상기 Ag층(46)의 소결을 실행한다. 이와 같이 해서 핀전극(44)의 고착이 실행된 후에 MgO막(도시하지 않음)이 전면기판의 이면구조의 표면전체에 진공증착에 의해 형성된다. 이 완성된 앞면패널에 핀전극(44)의 위치에 구멍(50)이 뚫린 배면기판의 유리기판(48)이 중첩되고, 핀전극(44)와 구멍(50)사이의 간극은 저융점유리(프릿유리(52))가 유입되어 봉지된다.

이 앞면패널의 구조의 본 발명에 관한 특징은 유전체층(42)를 형성하기 전에금속전극패드(26)이 형성되고, 그 금속전극패드(26)의 에지를 유전체층(42)의 개구의 에지가 덮는 것이다. 즉, 유전체층(42)의 에지가 개별전극(20)을 구성하는 투명전극막에 직접 접하지 않고, 또한, 상기 투명전극막이 완전히 유체층(42)에 의해 덮인다. 이것에 의해 개별전극(20)의 단선이 방지된다.

만일, 유전체층(42)의 에지가 금속전극패드(26)의 외측에 위치하도록 유전체층(42)의 패턴을 구성하면 먼저 유전체층(42)의 에지가 개별전극(20)에 접하게 되고(제1의 상태), 또 그후, 개별전극(20)의 일부가 유전체층(42)에 의해 덮이게 된다(제2의 상태). 상기 제1의 상태는 다음 점에서 문제가 있다. 유전체층(42)는 종래의 평면표시패널과 마찬가지로 성분이 다른 여러개의 층으로 구성된다. 예를들면 유전체층(42)는 3층구조로 된다. 이 구조에서는 이미 기술한 바와 같이 투명전극과 접하는 최하층은 스텝커버리지(step coverage)는 비교적 낮지만 투명전극과의 반응성이 낮은 유전체재료로 형성되고, 최상층은 투명전극과의 반응성은 크지만 평탄성이 높은 유전체재료로 형성된다. 이러한 구성은 투명전극이 최상층의 유전체층과 반응하여 단선하는 것을 방지하면서 평탄한 유전체층(42)를 구성하기 위한 연구이다. 그런데, 이와 같은 복수층 구조의 유전체층(42)의 에지가 투명전극상에 배치되면 최상층의 반응성이 강한 유전체층이 투명전극과 접하게 되어 투명전극의 단선을 발생할 우려가 있다는 문제가 있다.

또, 상기 제2의 상태는 다음 점에서 문제가 있다. 즉, 프릿유리(fritted glass)(52)는 투명전극과 반응성을 갖기 때문에 이것이 투명전극의 노출부분과 접하게 되어 투명전극의 단선을 일으킬 우려가 있다는 문제가 있다.

유전체층(42)의 에지를 금속전극패드(26)에 오버랩시키는 본 발명의 구성은 이들의 문제의 발생을 방지하여 개별전극(20)의 단선을 방지할 수 있다.

즉, 상술한 문제는 도1에 도시한 당초 구성에서는 발생하기 어렵다. 왜냐하면, 개별전극(2)는 직접금속전극패드(l0)과 접하고 있지 않기 때문이다. 즉, 유전체층의 에지가 금속전극패드(10)을 덮지 않도록 금속전극패드(10)의 전체를 노출시키더라도 상기 에지가 금속전극패드(10)과 개별전극(2)사이에 위치하면 상기 제l의 상태 및 제2의 상태는 발생하지 않기 때문이다.

다음에, 도3에 도시한 구조의 제조방법을 설명한다. 도4는 제조공정의 주요단계에 있어서의 단면도를 시계열로 도시한 것이다. 도 5∼도 7은 제조공정의 주요단계에 있어서의 앞면패널의 부분적, 모식적인 평면도이다.

전면기판으로 되는 유리기판(40)의 이면측에는 산화규소(실리카; SiO₂)막(막두께t=l000Å정도)와 투명전극막인 ITO막(t=1000Å정도)가 순차 스퍼터링에 의해 형성된다. ITO막상에는 포토레지스트막이 형성되고 그것을 노출 및 에칭제거하여 패턴이 형성된다. 이 레지스터막의 패턴을 마스크로 해서 ITO막을 웨트에칭해서 개별전극(20), 공통전극(22)가 형성된다. 도 5는 ITO막의 패터닝이 실행된 단계에서의 앞면패널의 부분적, 모식적인 평면도이다. 도 4의 (a)는 도 5의 A-A에 있어서의 모식적인 단면도이다.

다음에, Ag를 주요 성분의 하나로서 함유한 페이스트에 의해 제1 Ag전극층이 스크린인쇄된다. 이 페이스트는 용제를 포함하고 있고 가열에 의해 상기 용제를 증발시키며 또, 소결하여 금속전극패드(26) 및 공통신호선(24)를 구성하는 금속전극이 형성된다. 도 4의 (b)는 이 단계에서의 모식적인 단면도이다. 소결후에 있어서 금속전극의 두께는 예를들면 5∼10㎛이다. 또, 도 6은 제1 Ag 전극층이 형성된 단계에서의 앞면패널의 부분적, 모식적인 평면도이다.

여기서, ITO전극을 덮는 유전체재료가 스크린인쇄되고 소성되어 유전체층(42)가 형성된다. 즉, 유전체재료의 연화점은 대략 560℃이다. 도 4의 (c)는 이 단계에서의 모식적인 단면도이다. 이 유전체층(42)은 상술한 바와 같이 3층 구조로 구성되지만, 간단하게 하기 위해 동일 도면에 있어서는 일체의 층으로서 도시하고 있다. 도 7은 유전체층(42)이 형성된 단계에서의 앞면패널의 부분적, 모식적인 평면도이다. 상술한 바와 같이, 유전체층(42)의 금속전극패드(26)부분에 마련되는 개구의 에지는 금속전극패드(26)의 내측에 위치하고, 이것에 의해 개별전극(20)에서 금속전극패드(26)으로의 투명전극의 연결부분이 유전체층(42)의 에지에 접하지 않고, 또 유전체층(42)에 의해 덮이지 않고 노출시켜 후공정의 프릿유리와 접촉하는 일도 없다. 또, 유전체층(42)의 두께는 3층 전체로 30㎛정도이다. 또, 유전체층(42)는 셀에서 발생한 광을 유리기판(40)에서 외부로 투과시키기 위해 투명한 재질로 형성된다.

본 구성에서는 유전체층(42)의 에지가 ITO막과 접하지 않도록 하기 위해서 먼저 제l Ag층을 형성하였다. 이 제l Ag층은 이미 소성에 의해 금속화되어 있기 때문에 금속전극패드(26)에 핀전극(44)를 직접접착할 수는 없다. 그 때문, 핀전극(44)를 세워 마련할 때 그 직립부분에 페이스트형상의 제2 Ag층이 스크린인쇄된다. 도 4의 (d)는 이 페이스트형상의 Ag층(46)이 마련된 단계에서의 모식적인 단면도이다. 이 제2 Ag층의 페이스트는 소결후에 있어서 5∼l0㎛로 될 정도의 두께로 도포된다.

제2 Ag막을 소성하기 전에 핀부전극(44)가 세워 마련된다. 이 핀을 세워 마련하는 공정(이하, 간단히 '핀직립공정'이라 한다)은 핀전극직립위치와 일치한 위치에 구멍이 뚫린 세라믹기판을 준비하고 이 기판의 구멍에 핀전극을 배치한다. 이 핀전극(44)의 헤드부(머리부)는 다른쪽으로의 돌기를 갖고 이 돌기에 의해 핀 전극이 기판에 걸어 고정된다. 이 핀 전극의 헤드부가 상면에배열된 세라믹기판에 앞면패널의 이면을 아래쪽을 향해서 중첩시키고 상술한 공정으로 형성된 제2 Ag층에 핀전극(44)의 헤드부를 접착한다. 그 후, 앞면패널을 세라믹기판마다 상하를 뒤집고, 핀전극을 앞면패널에 남긴채 세라믹기판을 위쪽으로 빼낸다. 그리고, 제2 Ag층을 소결하는 것에 의해 핀전극이 앞면패널에 고착된다. 도 4의 (e)가 이 단계에서의 모식적인 단면도이다. 또한, 소결전에 세라믹기판을 빼내는(제거하는) 것은 유리기판(40)과 세라믹기판의 선팽창계수가 상이하기 때문이다.

마지막으로, MgO막이 보호막(도 4에는 도시되지 않지만, 도 8 및 도 10의 보호막(43)에 상당한다)으로서 진공증착된다. 유전체층(42)인 납유리(lead glass)가 방전에 노출되어 스퍼터링되면, 그것에 따라 유전체층(42)에서 방출되는 물질에 의해 배면기판의 셀내에 마련되는 형광체의 열화가 발생한다는 문제가 있다. MgO막은 방전내성이 높고, 유전체층(42)를 방전에서 보호하여 이러한 문제를 방지할 수가 있다. 또, MgO는 2차 전자 방출계수가 높아 방전개시전압의 저감에 기여한다는 이점도 있다.

이와 같이 형성된 앞면패널은 배면기판을 사용해서 별도로 형성된 뒤면패널과 조합되고, 핀전극이 관통되는 구멍이나 양패널 주위의 간극등이 프릿유리에 의해 봉지된다. 그리고, 뒤면패널에 마련된 배기용 유리관에서 내부의 배기를 실행하고, 예를들면 Ne-Xe(5%)와 같은 가스를 주입하여 배기용 유리관도 봉지한다. 이것에 의해 평면표시패널은 기본적으로는 완성된다.

본 발명의 평면표시패널에 의하면, 금속전극은 셀을 구성하는 오목부와 대향하는 유효영역 근방에 마련되고, 기본적으로 유효영역 내부에는 배치되지 않는다. 이 금속전극과 오목부 대향영역(유효영역)내에 마련되는 투명전극층의 전기적 접속은 상기 투명전극층이 금속전극의 위치까지 연장해서 마련되는 것에 의해 달성된다. 이것에 의해, 방전공간에 면하는 셀전극은 투명전극층에 의해 평탄하게 구성되고, 그 위에 적층되는 유전체층의 막두께도 균일성이 높아진다. 즉, 고장이 발생하기 어렵게 되기 때문에 유전체층의 막두께를 얇게 할 수 있고, 그것에 따라 구동전압을 저감할 수 있다는 효과가 얻어진다.

본 발명의 평면표시패널에 의하면, 개별전극마다 금속전극이 마련되고, 상기당초 금속전극에 핀전극이 세워 마련된다. 핀전극에는 배면기판에서 전압공급이 실행되므로, 금속전극까지의 전기저항의 셀마다의 편차(변동)이 억제됨과 동시에 상기 금속전극까지의 저항값의 절대값이 억제된다. 이것에 의해, 상기 발명과 마찬가지의 효과를 얻을 수 있음과 동시에 또, 개별전극의 선단부분까지의 전기저항의 영향이 완화되어 열화가 적은 전압펄스에 의한 구동이 가능하게 된다는 효과를 얻어진다.

본 발명의 평면표시패널에 의하면, 핀전극 직립위치에 마련되는 유전체층의 개구의 에지가 금속전극상에 위치되는 것에 의해 셀전극을 구성하는 투명전극의 단선이 방지되어 셀부전극의 열화억제에 의한 안정방전이 실현되는 효과가 얻어진다.

Claims (3)

1. 표시셀의 방전공간으로 되는 오목부가 여러개 배열된 배면기판 및 상기 배면기판과 상대하고 상기 오목부와 대향하는 유효영역에 각각 한쌍의 셀전극이 마련된 투명한 전면기판을 구비하고,

   상기 배면기판을 관통하여 상기 전면기판의 면내에 세워 마련되는 핀전극에서 상기 셀전극으로의 전압공급이 실행되는 평면표시패널로서,

   상기 전면기판상이고 또한 상기 유효영역의 근방에 마련되며 상기 핀전극이 접속되는 금속전극을 갖고,

   상기 각 셀전극은 투명전극층을 사용해서 평탄형상으로 구성되고 상기 유효영역의 근방까지 연장하여 마련되며 상기 셀전극과 상기 금속전극이 접속되는 것을 특징으로 하는 평면표시패널.
2. 제1항에 있어서,

   상기 한쌍의 셀전극중의 적어도 한쪽은 상기 표시셀마다 분리된 개별전극이고,

   상기 금속전극은 상기 개별전극마다 마련되며 각각의 상부에는 상기 핀전극이 세워 마련되는 것을 특징으로 하는 평면표시패널.
3. 제2항에 있어서,

   상기 투명전극층을 피복하는 유전체층이 형성되는 평면표시패널에 있어서,

   상기 유전체층은 상기 금속전극의 상기 핀전극이 세워 마련되는 부분에 개구를 갖고,

   상기 개구를 형성하는 상기 유전체층의 에지부분은 상기 금속전극상에 위치하는 것을 특징으로 하는 평면표시패널.