KR100713653B1 - 전극 보호용 방습 구조를 갖는 플라즈마 디스플레이 패널및 그의 제조 방법 - Google Patents

전극 보호용 방습 구조를 갖는 플라즈마 디스플레이 패널및 그의 제조 방법 Download PDF

Info

Publication number
KR100713653B1
KR100713653B1 KR1020050103716A KR20050103716A KR100713653B1 KR 100713653 B1 KR100713653 B1 KR 100713653B1 KR 1020050103716 A KR1020050103716 A KR 1020050103716A KR 20050103716 A KR20050103716 A KR 20050103716A KR 100713653 B1 KR100713653 B1 KR 100713653B1
Authority
KR
South Korea
Prior art keywords
electrode
electrode pads
pad
front plate
back plate
Prior art date
Application number
KR1020050103716A
Other languages
English (en)
Inventor
민웅기
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050103716A priority Critical patent/KR100713653B1/ko
Priority to US11/555,613 priority patent/US20070126359A1/en
Application granted granted Critical
Publication of KR100713653B1 publication Critical patent/KR100713653B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/46—Connecting or feeding means, e.g. leading-in conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display

Abstract

전극 구동을 위한 연결 패드의 접착 부위 보호를 위한 방습 구조를 채용하는 플라즈마 디스플레이 패널이 개시된다. 본 발명의 패널은, 전면판 및 배면판과, 상기 전면판 및 배면판 중 최소한 하나의 기판에 형성되는 일련의 전극군 및 상기 전극군을 구성하는 각각의 전극 일단에 형성되며, 복수의 부픽셀을 포함하는 밀봉된 내부 공간으로부터 노출되는 복수의 제1 전극 패드를 포함하는 패널 구조체 및 상기 복수의 제1 전극 패드의 노출 부위에서 상기 제1 전극 패드와 전기적으로 접촉하는 복수의 제2 전극 패드를 구비하는 연성 인쇄 기판을 포함하고, 상기 패널 구조체는 상기 복수의 제1 전극 패드의 노출 부위 중 일부를 덮는 유전층을 포함하는 것을 특징으로 한다. 본 발명의 패널 구조는, 패널 패드 전영역에 걸쳐 외부의 수분으로부터 보호하기에 효과적이다.
방습 유전층, FPC, 패드 선폭, 전기 이동, 전위

Description

전극 보호용 방습 구조를 갖는 플라즈마 디스플레이 패널 및 그의 제조 방법{PLASMA DISPLAY PANEL WITH MOISTUREPROOF ELECRODE AND MANUFACTURING METHOD THEREOF}
도 1은 종래의 교류형 3전극 면방전 PDP의 구조를 개략적으로 도시한 분해 사시도이다.
도 2는 종래의 PDP 패널을 평면적으로 도시한 도면이다.
도 3은 연성 회로 기판 장착 후, 도 2의 패널 패드 영역을 절단한 단면을 나타내는 도면이다.
도 4는 상기 연성 회로 기판에 의해 상기 어드레스 전극 패드와 도전 패드가 접착된 종래의 패널 패드 부위를 평면적으로 도시한 도면이다.
도 5는 본 발명의 바람직한 실시예에 따른 플라즈마 디스플레이 패널의 구조를 평면적으로 도시하는 도면이다.
도 6a는 도 5와 관련하여 설명한 본 발명의 패널 패드 영역에 FPC의 도전 패드(144)가 정렬된 일례를 도시하는 평면도이다.
도 6b는 도 6a의 FPC 도전 패드(144)와 구동 전극 패드(PA)의 접촉 부위를 B-B' 방향으로 절단한 단면을 도시하는 단면도이다.
도 7a는 도 5와 관련하여 설명한 본 발명의 패널 패드 영역에 FPC의 도전 패드(144)가 정렬된 다른 예를 도시하는 평면도이다.
도 7b는 도 7a의 FPC 도전 패드와 구동 전극 패드의 접촉 부위를 절단한 단면을 도시하는 단면도이다.
도 7c는 도 7a의 FPC 도전 패드와 구동 전극 패드의 접촉 부위를 D-D' 방향으로 절단한 단면을 도시하는 단면도이다.
<도면의 부호에 대한 간략한 설명>
10, 110 : 전면판 11, 21 : 유리 기판
13 : 투명 전극 14 : 버스 전극
15 : 전면판 유전층 20, 120 : 배면판
24 : 격벽 25 : 형광체층
123 : 방습 유전층 140 : FPC
142 : FPC 수지 144 : FPC 도전 패드
146 : ACF 147 : 금속볼
PA : 화소 영역 X : 서스테인 전극
Y : 스캔 전극 A : 어드레스 전극
PX : 서스테인 전극 패드 PY : 스캔 전극 패드
PA : 어드레스 전극 패드
본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 보다 상세하게는 전극 구동을 위한 연결 패드의 접착 부위 보호를 위한 방습 구조를 채용하는 플라즈마 디스플레이 패널에 관한 것이다.
도 1은 종래의 3전극 면방전 PDP의 패널의 화소 구조를 개략적으로 도시한 분해 사시도이다. 도 1을 참조하면, PDP는 정보를 표시하는 전면판(10)과, 상기 전면판(10)에 평행하게 배치되는 배면판(20)으로 이루어진다.
상기 전면판(10)은 유리 기판(11)상에 평행하게 배열된 한 쌍의 표시 전극(X, Y)을 포함하며, 상기 배면판(20)은 유리 기판(21)상에 상기 표시 전극(X, Y)에 수직인 방향으로 배열된 어드레스 전극(A)을 포함하고 있다. 상기 전면판(10) 및 배면판(20)에는 복수의 상기 표시 전극쌍과 어드레스 전극이 행과 열로 배열되어 있다.
상기 표시 전극은 일반적으로 인듐주석산화물(indium tin oxide, ITO)과 같은 투명 전극으로 된 도전막(13)으로 구성되며, 투명 도전막(13)이 갖는 높은 저항을 보완하기 위해 상기 투명 도전막의 가장자리를 따라 도전성 금속으로 형성되는 버스 전극(14)이 배열되어 있다. 상기 표시 전극(X, Y)상에는 보통 두께 30 ㎛ 정도의 저융점 유리로 된 유전체층(15)이 도포되며, 그 표면에는 산화마그네슘과 같은 보호층(16)이 증착된다.
상기 어드레스 전극(A)은 도전성 금속 재질로 구성되며, 그 위에는 통상 두 께 10 ㎛의 유전체층(도시하지 않음)이 도포된다. 상기 유전체층상에 약 150 ㎛ 높이의 격벽(23)이 상기 어드레스 전극(A)과 평행한 방향으로 배열되어 있다. 이들 격벽(24)에 의해서 방전 공간이 부픽셀마다 정의되며 구획된다. 상기 격벽(24)에는 컬러 표시를 위한 적색, 녹색 및 청색의 형광체층(25)이 설치된다. 상기 전면판(10)과 배면판(20) 사이의 방전 공간에는 플라즈마 방전을 위한 방전 가스가 충전되어 있고, 형광체층(25)에서의 1 픽셀은 행방향으로 나란히 배열되는 3개의 부픽셀로 구성된다. 부픽셀 내의 구조체를 통상 셀이라 한다.
상기 표시 전극쌍(X, Y)과 상기 어드레스 전극(A)은 각각 X 드라이버, Y 드라이버 및 Z 드라이버에 의해 구동된다.
도 2는 종래의 PDP 패널을 평면적으로 도시한 도면이다. 도 2를 참조하면, PDP 패널은, 전면판(10) 및 배면판(20)의 합착에 의해 형성되는 밀봉된 내부 공간에는 도 1과 관련하여 설명한 부픽셀들로 이루어지는 화소 영역(PA)이 구비되며, 상기 패널의 전면판(10) 및 배면판(20) 주변부에는 패드 영역이 형성된다. 상기 패드 영역에는, 화소 영역(PA)에 형성된 복수의 전극군, 즉 복수의 스캔 전극, 서스테인 전극 및 어드레스 전극을 구동 회로와 각각 연결하기 위한 복수의 금속 패드(PX, PY, PA)가 형성된다. 상기 패드(PX, PY, PA)는 통상 은을 포함하는 저저항의 금속 재질로 구성된다.
앞서 도 1과 관련하여 설명한 3전극 면방전 구조의 PDP의 경우, 전면판(10)의 좌우 양측에는 각각 화소 영역(PA)의 스캔 전극(Y)과 연결되는 스캔 전극용 패 드(PY)와 서스테인 전극(X)과 연결되는 서스테인 전극용 패드(PX)가 부픽셀의 수에 대응하여 복수개 형성된다. 또, 배면판(20)의 하측 및/또는 상측에는 복수의 어드레스 전극용 패드(PA)가 형성된다. 물론, 이들 전극용 패드의 형성 위치는 이에 한정되지 않고, 패널의 전면판 및 배면판에 형성되는 전극의 배치 및 구동 방식에 따라 다양하게 변화될 수 있다.
상기 패널의 패드 영역에는 연성 회로 기판(Flexible Circuit Board)이 부착된다. 상기 연성 회로 기판은 상기 화소 영역의 전극군을 패널 외부의 구동 회로로 연결한다.
도 3은 연성 회로 기판 장착 후, 상기 패널 패드 영역을 절단한 단면을 나타내는 도면이다. 특히, 도 3은 패널 패드 영역 중 어드레스 전극 패드 영역을 A-A' 방향으로 절단한 단면을 도시하고 있다.
도시된 바와 같이, 상기 연성 회로 기판(40)은 연성 수지(42)상에 형성된 복수의 도전 패드(44)를 포함하여 구성된다. 상기 도전 패드(44)는 통상 Cu, Sn, Ni, Au 재질의 단층 또는 다층막으로 형성된다. 상기 연성 회로 기판(40)은 상기 도전 패드(44)를 통해 전극 패드(PA, PX, PY)에 구동 신호를 공급하기 위한 구동 IC(도시하지 않음)를 실장한 TCP(Tape Carrier Package)나 COF(Chip On FPC)일 수 있다.
상기 연성 회로 기판(40)의 도전 패드(44)는 상기 어드레스 전극 패드(PA)와 전기적으로 접촉한다. 이와 같은 전기적 접촉은 통상 ACF(Anisotropic Conduction Film; 46)를 개재하여 이루어진다. 상기 ACF(46)는 금속볼이 분산된 접착 재질로 구구성되며, 가열 압착에 의해 경화되어 분산된 볼(도시하지 않음)이 도전 패드(44)와 어드레스 전극 패드(PA)를 전기적으로 연결한다.
도 4는 상기 연성 회로 기판(40)에 의해 상기 어드레스 전극 패드(PA)와 도전 패드(44)가 부착된 후의 패널 패드 부위를 평면적으로 도시한 도면이다.
도시된 바와 같이, 상기 연성 회로 기판(40)은 패드 영역의 어드레스 전극 패드(PA) 일부를 덮도록 정렬되며, 어드레스 전극 패드(PA)의 패널측 일부는 외부에 노출된다. 또, 이 때 상기 도전 패드(44)가 어드레스 전극 패드(PA)와 거의 동일한 선폭을 가지고 있으므로, 오정렬시 어드레스 전극 패드(PA)의 일부가 도전 패드(44)에 의해 덮히지 않은 노출 영역(EA)이 발생한다.
이와 같이, 상기 연성 회로 기판(40)에 의해 덮히지 않은 어드레스 전극 패드(PA) 부분 및 상기 노출 영역(EA)의 패드는 아래에서 설명하는 전기 이동(Electromigration)에 의한 패드의 단락이 발생할 수 있다. 특히, 전극 패드(PA)가 Ag를 포함하는 조성으로 된 경우에는 이와 같은 현상은 심화된다.
먼저 인접하는 전극 패드(PA) 사이에 전위차가 존재하고 그 사이에 수분이 개재되면, 양극의 패드에서 은(Ag)의 이온화에 의한 콜로이드 수용액이 생성된다. 이어서, 콜로이드 내에서 Ag가 산화, 환원, 확산 및 가수 분해되어 음극으로 이동하여 Ag로 석출되는 반응이 순차 발생하는데, 이 반응들은 일반적으로 아래 화학식 1 내지 5의 순차 반응인 것으로 이해되고 있다.
수분에 의한 Ag 양극의 이온화
Ag → Ag+ + e-
H2O → H+ + OH-
양극에서 AgOH 콜로이드 발생
Ag+ + OH- → AgOH
Ag2O 발생 후 콜로이드 내에서 확산
2AgOH → AgO2 + H2O
가수 분해
Ag2O + H2O → 2AgOH → 2Ag+ +2OH-
음극에서 Ag 석출
Ag+ + e- → Ag
이러한 반응에 의해 음극에서 석출된 Ag가 점차로 성장하여 결국 인접한 패드 간의 단락(short)을 유발한다.
이를 방지하기 위해, 종래에는 도 3에 도시된 바와 같이, 상기 전극 패드(PA)와 FPC의 접착 후 그 위에 방습 코팅층(PL)이 형성하고 있지만, 이러한 방법에 의해서도 전극 패드(PA)의 전기적 단락에 의한 패널의 불량은 지속적으로 발생되고 있는 실정이다.
본 발명은 전극 패드에서의 전기적 단락을 효과적으로 방지할 수 있는 플라즈마 디스플레이 패널을 제공하는 것을 목적으로 한다.
또한, 본 발명은 전술한 기능을 갖는 플라즈마 디스플레이 패널을 제조하는 방법을 제공하는 것을 목적으로 한다.
상기 기술적 과제를 달성하기 위해 본 발명은, 전면판 및 배면판과, 상기 전면판 및 배면판 중 최소한 하나의 기판에 형성되는 일련의 전극군 및 상기 전극군을 구성하는 각각의 전극 일단에 형성되며, 복수의 부픽셀을 포함하는 밀봉된 내부 공간으로부터 노출되는 복수의 제1 전극 패드를 포함하는 패널 구조체 및 상기 복 수의 제1 전극 패드의 노출 부위에서 상기 제1 전극 패드와 전기적으로 접촉하는 복수의 제2 전극 패드를 구비하는 연성 인쇄 기판을 포함하고, 상기 패널 구조체는 상기 복수의 제1 전극 패드의 노출 부위 중 일부를 덮는 유전층을 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널을 제공한다.
본 발명에서, 상기 유전층의 일부는 상기 복수의 제1 전극 패드와 상기 복수의 제2 전극 패드에 개재될 수 있다. 이 때, 상기 복수의 제2 전극 패드는, 상기 유전층이 상기 복수의 제1 전극 패드 사이에 0.5mm이상 개재되도록 상기 제1 전극 패드와 접촉하는 것이 바람직하다.
본 발명에서, 상기 제1 전극 패드와 상기 제2 전극 패드는 이방성 전도성 필름을 통해 전기적으로 접촉할 수 있다. 또, 상기 연성 회로 기판은 TCP 또는 COF일 수 있다.
본 발명에서 상기 전극군은 어드레스 전극군이며, 상기 복수의 제1 전극 패드는 각각의 상기 어드레스 전극 끝단에 형성되는 어드레스 전극 패드일 수 있다.
본 발명에서, 상기 복수의 제1 전극 패드의 선폭은 상기 제2 복수의 전극 패드의 선폭보다 작은 것이 바람직하다. 이 때, 상기 제1 및 제2 전극 패드의 선폭 차는 20㎛ 이상인 것이 좋다.
본 발명의 패널 구조는, 상기 복수의 제1 전극 패드로 은을 함유하는 조성이 사용되는 경우에 특히 유용하다.
또한 본 발명은, 전면판 및 배면판과, 상기 전면판 및 배면판 중 최소한 하나의 기판에 형성되는 일련의 전극군 및 상기 전극군을 구성하는 각각의 전극 일단 에 형성되며, 복수의 부픽셀을 포함하는 밀봉된 내부 공간으로부터 노출되는 복수의 제1 전극 패드를 포함하는 패널 구조체 및 상기 복수의 제1 전극 패드의 노출 부위에서 상기 제1 전극 패드와 전기적으로 접촉하는 복수의 제2 전극 패드를 구비하는 연성 인쇄 기판을 포함하고, 상기 복수의 제2 전극 패드의 선폭은 상기 복수의 제1 전극 패드의 선폭보다 큰 것을 특징으로 하는 플라즈마 디스플레이 패널을 제공한다.
본 발명에서, 상기 복수의 제2 전극 패드의 선폭은 복수의 제1 전극 패드의 선폭보다 20 ㎛ 이상 큰 것이 바람직하다.
또한 상기 다른 기술적 과제를 달성하기 위해 본 발명은, 투명 기판으로 된 전면판 및 배면판을 제공하는 단계, 상기 전면판 및 상기 배면판에 복수의 부픽셀로 구성되는 화소 영역과 상기 화소 영역을 둘러싸는 밀봉 공간을 규정하는 단계, 상기 전면판 및/또는 상기 배면판에 상기 각각의 부픽섹을 구동하기 위한 전극군과, 상기 밀봉 공간 외부에 상기 전극군을 구성하는 각각의 전극 일단에 전원을 공급하기 위한 복수의 제1 전극 패드를 형성하는 단계, 상기 전극군과, 상기 복수의 제1 전극 패드 일부를 덮는 유전층을 형성하는 단계, 상기 전면판 또는 상기 배면판에 상기 복수의 부픽셀을 구획하는 격벽과 형광층을 제공하는 단계, 상기 전면판 및 상기 배면판을 합착하여 밀봉하는 단계 및 상기 밀봉 공간 외부에 노출된 상기 복수의 제1 전극 패드와의 사이에 상기 유전층의 일부가 개재되도록 제2 전극 패드를 부착하는 단계를 포함하는 플라즈마 디스플레이 패널의 제조 방법을 제공한다.
이하, 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써 본 발명 을 상술한다. 이하의 도면에서 동일한 참조 번호는 동일 또는 유사한 구성 요소를 지칭한다.
도 5는 본 발명의 바람직한 실시예에 따른 플라즈마 디스플레이 패널의 구조를 평면적으로 도시하는 도면이다.
도 5를 참조하면, 본 발명의 플라즈마 디스플레이 패널은 전면판(110) 및 배면판(120)을 포함하고, 상기 전면판 및 배면판의 합착에 의해 규정되는, 상기 전면판 및 배면판 사이의 밀봉된 내부 공간에는 화소 영역(PA)이 형성된다. 별도로 도시하지는 않지만, 상기 화소 영역은 복수의 부픽셀로 구성된다. 상기 전면판 및/또는 상기 배면판에 형성되는 복수의 전극군 및 격벽은 상기 전면판 및 배면판 사이의 방전 공간을 복수의 부픽셀로 구획하여 상기 화소 영역(PA)을 정의한다.
상기 전극군은 서스테인 전극, 스캔 전극 및 어드레스 전극을 포함할 수 있으며, 패널 구조 또는 구동 방식 등에 따라 상기 전면판 및/또는 배면판에 적절히 배치될 수 있다. 본 실시예에는, 도 1과 관련하여 설명한 3전극 면방전 구조의 플라즈마 디스플레이 패널의 경우를 예시한 것으로서, 구동 전극의 배치에 대한 상세한 설명은 여기서는 생략한다.
상기 일련의 전극군은 상기 전면판 및 배면판 사이의 내부 공간 밖으로 노출되어 있는 복수의 어드레스 전극 패드(PA)를 통해 외부의 구동 회로에 연결된다. 도 5에서는 복수의 전극 패드 중 배면판에 형성되는 어드레스 전극 패드만을 도시하였고, 전면판에 형성되는 서스테인 전극 및 스캔 전극 패드는 생략하였다. 그러나, 본 발명은 반드시 어드레스 전극 패드 형성 부위에만 국한되어 적용되어야 하는 것은 아니므로, 이하의 명세서에서는 상기 어드레스 전극 패드(PA)를 서스테인 전극 패드 및 스캔 전극 패드를 포함하는 구동 전극 패드로 통칭하여 표현한다.
본 발명의 패널 구조는 방습 유전층(123)이 전면판 및 배면판에 의해 규정되는 밀봉된 내부 공간 외부에 존재하는 것을 특징으로 한다. 상기 방습 유전층(123)은, 상기 패널의 밀봉된 내부 공간 외부에 노출된 구동 전극 패드(PA)의 일부를 덮는다. 상기 방습 유전층(123)은 바람직하게는, 화이트백 유전층일 수 있다. 방습 유전층으로 화이트백 유전층을 사용할 경우, 어드레스 전극 형성 후 화이트 백 유전층의 형성시 별도의 부가 공정없이 본 발명의 방습 유전층을 제공할 수 있다는 장점을 갖는다.
본 발명에서, 상기 방습 유전층(123)이 연장되는 길이(D1)는, 상기 구동 전극 패드(PA)와 FPC 도전 패드(144)가 양호한 전기적 접속을 제공할 수 있는 최소 길이의 패드가 노출될 수 있도록 적절하게 설정되어야 한다.
본 발명에서, 상기 방습 유전층의 두께에 특별한 제한은 없으나, 화이트백 유전층의 두께와 동일할 수 있으며, 바람직하게는 약 1 ~ 30 ㎛인 것이 좋다.
한편, 도 5에는 어드레스 전극 패드(PA) 상에 방습 유전층(123)이 형성된 것이 도시되어 있지만, 상기 방습 유전층은 전면판의 스캔 전극 패드(도시하지 않음) 및 서스테인 전극 패드(도시하지 않음)에도 형성될 수 있음은 전술한 바와 같다.
도 6a는 도 5와 관련하여 설명한 본 발명의 패널 패드 영역에 FPC의 도전 패드(144)가 정렬된 일례를 도시하는 평면도이다. 도시 편의를 위해, FPC는 도전 패드(144)만을 도시하였다.
도 6a를 참조하면, 상기 방습 유전층(123)의 끝단에 상기 FPC의 도전 패드(144)가 접착된다. 본 실시예에서는 상기 FPC는 상기 방습 유전층(123)과 겹치지 않도록, 상기 FPC의 도전 패드(144)가 상기 구동 전극 패드(PA)의 노출단에 정렬되어 있다. 본 발명에서 상기 FPC의 도전 패드(144)는 상기 구동 전극 패드(PA)의 선폭 보다 큰 것을 특징으로 한다. 바람직하게는, 상기 도전 패드(144)의 선폭(W1)은 상기 구동 전극 패드(PA)의 선폭(W2)보다 약 20㎛ 이상 큰 것이 좋다. 이와 같이, 상기 구동 전극 패드(W2)의 선폭보다 큰 선폭의 도전 패드(144)를 사용함으로써, 본 발명의 패널은 FPC의 도전 패드와 구동 전극 패드(PA)의 오정렬시에도 FPC 도전 패드(144)가 구동 전극 패드(PA)를 충분히 커버할 수 있게 된다.
도 6b는 도 6a의 FPC 도전 패드(144)와 구동 전극 패드(PA)의 접촉 부위를 B-B' 방향으로 절단한 단면을 도시하는 단면도이다.
도시된 바와 같이, 배면판(120)의 패드 영역에는 구동 전극 패드(PA)가 형성되어 있으며, 상기 구동 전극 패드(PA) 일부를 방습 유전층(123)이 덮고 있다.
상기 방습 유전층(123) 끝단의 상기 구동 전극 패드(PA)가 노출 부위에는 FPC(140)가 부착된다. 상기 FPC(140)는 연성 수지(142)상에 형성된 복수의 도전 패드(144)를 포함하여 구성된다. 상기 도전 패드(144)는 Cu, Sn, Ni, Au 등과 같이 은을 포함하지 않는 금속의 단층 또는 다층막으로 형성될 수 있다. 본 발명에서, 상기 연성 회로 기판(140)은 상기 도전 패드(144)를 통해 구동 전극 패드(PA)에 구동 신호를 공급하기 위한 구동 IC(도시하지 않음)를 실장한 TCP(Tape Carrier Package)나 COF(Chip On FPC)일 수 있다. 상기 FPC와 상기 구동 전극 패드(PA)는, 전술한 바와 같이 ACF(146)와 같은 중간층을 개재하여 전기적으로 연결되어 있다.
다시 도 6a를 참조하여, 본 발명의 패널 구조에서 구동 전극 패드(PA)의 전기 이동을 방지하는 메커니즘을 설명하면 다음과 같다.
먼저, 패널의 내부 공간으로부터 외부로 돌출되어지는 구동 전극 패드(PA)의 부분(A1, A2) 중 A1 부분은 방습 유전층(123)에 의해 보호된다. 상기 방습 유전층(123)은 패널의 어드레스 전극상에 형성되는 유전층의 소성과 함께 소성 가능하여 매우 치밀한 미세 조직을 가지므로, 수분의 침투를 충분히 봉쇄할 수 있다.
다음, 돌출된 구동 전극 패드의 부분 중 나머지 부분(A2)은 구동 전극 패드(PA)의 선폭보다 크게 설정된 FPC의 도전 패드(144)에 의해 보호된다. 상기 구동 전극 패드(PA)의 전기 이동은 전위차의 존재 하에서 발생하는데, 본 발명에서 상기 구동 전극 패드(PA)는 FPC의 도전 패드(144)에 완전히 둘러싸여 이와 전기적으로 접촉 하고 있으므로, 도전 패드(144)와 등전위 상태이다. 따라서, 구동 전극 패드(PA)는 아무런 전위차를 경험하지 않게 되므로 수분의 침투가 있더라도 이에 의한 전기 이동은 발생하지 않는다.
마지막으로, 도전 패드(144) 부분(B)은 인접하는 도전 패드(144)와 전위차가 형성될 수 있지만, 도전 패드(144)의 재질은 은 이외의 금속 재질, 예컨대 Cu, Sn, Ni, Au, 이들 금속 각각의 합금 또는 이들 금속 간의 합금으로 구성되어 있기 때문에 전기 이동의 발생 가능성이 Ag 또는 Ag 합금에 비해 현저히 낮으며 따라서 패드의 단락의 우려가 거의 없다.
이와 같이 본 실시예에서는 패드 노출 부위에 따라 방습 유전층(123)을 형성하거나 도전 패드(144)의 선폭을 조절함으로써 패널 외부로 돌출되는 패드의 각 부분에 발생할 수 있는 전기 이동을 억제할 수 있다.
도 7a는 도 5와 관련하여 설명한 본 발명의 패널 패드 영역에 FPC의 도전 패드(144)가 정렬된 다른 예를 도시하는 평면도이다.
도 7a를 참조하면, 상기 방습 유전층(123)의 끝단에 상기 FPC의 도전 패드(144)가 접착된다. 도 6a와는 달리, 본 실시예에서 상기 FPC는 상기 방습 유전층(123)과 약간 겹치도록 정렬되어 부착된다. 이와 같이 FPC를 방습 유전층과 약간 겹치도록 배치하는 이유는 그 경계면으로 수분이 침투하는 것을 방지하기 위한 것이다.
본 실시예에서, 상기 FPC의 도전 패드(144)가 상기 방습 유전층(123)과 겹치 는 길이는 0.5mm 이상인 것이 바람직하다. 또, 상기 FPC 도전 패드(144)가 상기 방습 유전층(123)과 겹치는 범위는, 방습 유전층(123)이 개재된 상기 FPC 도전 패드(144)와 구동 전극 패드(PA) 사이에 발생하는 기생 캐패시턴스로 인한 구동 전압의 손실을 고려하여 적절히 설계될 수 있다.
도 7b는 도 7a의 FPC 도전 패드(144)와 구동 전극 패드(PA)의 접촉 부위를 절단한 단면을 도시하는 단면도이다. 도시된 바와 같이, FPC 패드의 수지(142) 및 도전 패드(142)는 상기 구동 전극 패드(PA)상에 형성된 방습 유전층(123)의 일부를 덮도록 걸쳐져 있다. 상기 FPC 도전 패드(144)와 상기 구동 전극 패드(PA) 사이에는 전술한 ACF(146)가 개재된다.
도 7c는 도 7a의 FPC 도전 패드(144)와 구동 전극 패드(PA)의 접촉 부위를 D-D' 방향으로 절단한 단면을 도시하는 단면도이다.
도면을 참조하면, 상기 배면판(120)의 구동 전극 패드(PA)에는 ACF(146)을 개재하여 FPC의 도전 패드(142)가 전기적으로 연결되어 있다. 도시된 바와 같이, 이 두 층의 전기적 접속은 ACF(146)에 분산된 금속 볼(147)에 의해 제공되고 있다. 또, 상기 FPC 도전 패드(142)는 구동 전극 패드(PA)의 선폭보다 큰 선폭을 가져 상기 구동 전극 패드(PA)를 감싸고 있음을 알 수 있다.
이하에서는 본 발명의 바람직한 패널 구조를 구현하기 위한 방법을 설명한다. 본 발명의 패널 제조 방법은, 종래의 패널 제조 방법에 특별한 수정을 가하지 않고 채용 가능하다.
먼저, 투명 기판으로 된 전면판 및 배면판을 제공되면, 상기 전면판 및 상기 배면판에 복수의 부픽셀로 구성되는 화소 영역과 상기 화소 영역을 둘러싸는 밀봉 공간을 규정하고, 여기에 상기 각각의 부픽섹을 구동하기 위한 전극군과, 상기 밀봉 공간 외부에 상기 전극군을 구성하는 각각의 전극 일단에 전원을 공급하기 위한 복수의 구동 전극 패드를 형성한다. 이어서, 상기 전극군과, 상기 복수의 구동 전극 패드 일부를 덮는 유전층을 형성하는데, 상기 유전층은 상기 밀봉 공간 외부에 노출된 패드의 일부를 덮도록 형성된다. 다음, 상기 전면판 또는 상기 배면판에 상기 복수의 부픽셀을 구획하는 격벽과 형광층을 형성하고, 상기 전면판 및 상기 배면판을 합착하여 밀봉한다. 이와 같이 제조된 패널의 패드 영역에는 상기 밀봉 공간 외부에 노출된 상기 복수의 구동 전극 패드와의 사이에 상기 유전층의 일부가 개재되도록 FPC 패드를 부착함으로써 본 발명의 패널이 완성된다.
이상 설명한 본 발명의 바람직한 실시예는 본 발명을 예시한 것에 불과하며, 본 발명은 이러한 예시로부터 다양하게 변형될 수 있고 여러 가지 형태를 취할 수 있다. 그러므로 본 발명은 상세한 설명에서 언급되는 특별한 형태로 한정되는 것으로 이해되어서는 안되며, 첨부된 청구범위에 의해 정의되는 본 발명의 기술 사상과 범위 내에 있는 모든 변형물, 균등물 및 대체물을 포함하는 것으로 이해되어야 한다.
본 발명에 따르면, 패널 패드 영역을 구분하여, 방습 유전층 및 FPC 도전 패 드의 선폭 제어를 통해, 노출된 패드 각각의 영역에서 패널 패드를 외부의 수분으로부터 보호하기 위해 효과적인 패널 구조를 제시한다.
본 발명의 패널 구조에서 방습 유전층은 패널 내부의 전극 유전층 형성과 동시에 제공될 수 있어 이의 형성에 별도의 부가 공정이 요구되지 않는다는 장점을 가질 수 있다, 또한, 이와 같이 형성된 방습 유전층은 전극 유전층과 동일한 정도의 치밀성을 가져 수분으로부터 전극 패드를 보호하기에 적합하다.

Claims (12)

  1. 전면판 및 배면판과, 상기 전면판 및 배면판 중 최소한 하나의 기판에 형성되는 일련의 전극군 및 상기 전극군을 구성하는 각각의 전극 일단에 형성되며, 복수의 부픽셀을 포함하는 밀봉된 내부 공간으로부터 노출되는 복수의 제1 전극 패드를 포함하는 패널 구조체; 및
    상기 복수의 제1 전극 패드의 노출 부위에서 상기 제1 전극 패드와 전기적으로 접촉하는 복수의 제2 전극 패드를 구비하는 연성 회로 기판을 포함하고,
    상기 패널 구조체는 상기 복수의 제1 전극 패드의 노출 부위 중 일부를 덮는 유전층을 포함하고,
    상기 유전층의 일부가 상기 복수의 제1 전극 패드와 상기 복수의 제2 전극 패드 사이에 개재되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  2. 삭제
  3. 제1항에 있어서,
    상기 복수의 제2 전극 패드는, 상기 유전층이 상기 복수의 제1 전극 패드 사이에 0.5mm이상 개재되도록 상기 제1 전극 패드와 접촉하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  4. 제1항에 있어서,
    상기 제1 전극 패드와 상기 제2 전극 패드는 이방성 전도성 필름을 통해 전기적으로 접촉하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  5. 제1항에 있어서,
    상기 연성 회로 기판은 TCP 또는 COF인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  6. 제1항에 있어서,
    상기 전극군은 어드레스 전극군이며,
    상기 복수의 제1 전극 패드는 각각의 상기 어드레스 전극 끝단에 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  7. 제1항에 있어서,
    상기 복수의 제1 전극 패드는 은을 함유하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  8. 제1항에 있어서,
    상기 복수의 제1 전극 패드의 선폭은 상기 제2 복수의 전극 패드의 선폭보다 작은 것을 특징으로 하는 플라즈마 디스플레이 패널.
  9. 제8항에 있어서,
    상기 제1 및 제2 전극 패드의 선폭 차는 20㎛ 이상인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  10. 전면판 및 배면판과, 상기 전면판 및 배면판 중 최소한 하나의 기판에 형성되는 일련의 전극군 및 상기 전극군을 구성하는 각각의 전극 일단에 형성되며, 복수의 부픽셀을 포함하는 밀봉된 내부 공간으로부터 노출되는 복수의 제1 전극 패드를 포함하는 패널 구조체; 및
    상기 복수의 제1 전극 패드의 노출 부위에서 상기 제1 전극 패드와 전기적으로 접촉하는 복수의 제2 전극 패드를 구비하는 연성 회로 기판을 포함하고,
    상기 복수의 제2 전극 패드의 선폭은 상기 복수의 제1 전극 패드의 선폭보다 큰 것을 특징으로 하는 플라즈마 디스플레이 패널.
  11. 제10항에 있어서,
    상기 복수의 제2 전극 패드의 선폭은 복수의 제1 전극 패드의 선폭보다 20 ㎛ 이상 큰 것을 특징으로 하는 디스플레이 패널.
  12. 투명 기판으로 된 전면판 및 배면판을 제공하는 단계;
    상기 전면판 및 상기 배면판에 복수의 부픽셀로 구성되는 화소 영역과 상기 화소 영역을 둘러싸는 밀봉 공간을 규정하는 단계;
    상기 전면판 및 상기 배면판에, 또는 상기 전면판 및 상기 배면판 중 어느 하나에 상기 각각의 부픽셀을 구동하기 위한 전극군과, 상기 밀봉 공간 외부에 상기 전극군을 구성하는 각각의 전극 일단에 전원을 공급하기 위한 복수의 제1 전극 패드를 형성하는 단계;
    상기 전극군과, 상기 복수의 제1 전극 패드 일부를 덮는 유전층을 형성하는 단계;
    상기 전면판 또는 상기 배면판에 상기 복수의 부픽셀을 구획하는 격벽과 형광층을 제공하는 단계;
    상기 전면판 및 상기 배면판을 합착하여 밀봉하는 단계; 및
    상기 밀봉 공간 외부에 노출된 상기 복수의 제1 전극 패드와의 사이에 상기 유전층의 일부가 개재되도록 제2 전극 패드를 부착하는 단계를 포함하는 플라즈마 디스플레이 패널의 제조 방법.
KR1020050103716A 2005-11-01 2005-11-01 전극 보호용 방습 구조를 갖는 플라즈마 디스플레이 패널및 그의 제조 방법 KR100713653B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050103716A KR100713653B1 (ko) 2005-11-01 2005-11-01 전극 보호용 방습 구조를 갖는 플라즈마 디스플레이 패널및 그의 제조 방법
US11/555,613 US20070126359A1 (en) 2005-11-01 2006-11-01 Plasma display panel having moisture-proof structure for protecting electrodes and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050103716A KR100713653B1 (ko) 2005-11-01 2005-11-01 전극 보호용 방습 구조를 갖는 플라즈마 디스플레이 패널및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR100713653B1 true KR100713653B1 (ko) 2007-05-02

Family

ID=38118016

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050103716A KR100713653B1 (ko) 2005-11-01 2005-11-01 전극 보호용 방습 구조를 갖는 플라즈마 디스플레이 패널및 그의 제조 방법

Country Status (2)

Country Link
US (1) US20070126359A1 (ko)
KR (1) KR100713653B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101383922B1 (ko) 2008-01-08 2014-04-10 엘지전자 주식회사 플라즈마 디스플레이 패널

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10170942A (ja) 1996-12-09 1998-06-26 Sony Corp 画像表示装置
KR20000073836A (ko) * 1999-05-14 2000-12-05 구자홍 플라즈마 디스플레이 패널의 패드구조
KR20030082741A (ko) * 2002-04-18 2003-10-23 엘지전자 주식회사 플라즈마 디스플레이 패널의 패드구조 및 패드 보호방법
KR20050020227A (ko) * 2003-08-21 2005-03-04 삼성에스디아이 주식회사 디스플레이 패널

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3718095B2 (ja) * 2000-01-31 2005-11-16 パイオニア株式会社 プラズマディスプレイパネル及びその製造方法
US6489573B2 (en) * 2000-06-16 2002-12-03 Acer Display Technology Electrode bonding structure for reducing the thermal expansion of the flexible printed circuit board during the bonding process
KR100692850B1 (ko) * 2003-07-31 2007-03-13 엘지전자 주식회사 전계 발광 표시장치 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10170942A (ja) 1996-12-09 1998-06-26 Sony Corp 画像表示装置
KR20000073836A (ko) * 1999-05-14 2000-12-05 구자홍 플라즈마 디스플레이 패널의 패드구조
KR20030082741A (ko) * 2002-04-18 2003-10-23 엘지전자 주식회사 플라즈마 디스플레이 패널의 패드구조 및 패드 보호방법
KR20050020227A (ko) * 2003-08-21 2005-03-04 삼성에스디아이 주식회사 디스플레이 패널

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101383922B1 (ko) 2008-01-08 2014-04-10 엘지전자 주식회사 플라즈마 디스플레이 패널

Also Published As

Publication number Publication date
US20070126359A1 (en) 2007-06-07

Similar Documents

Publication Publication Date Title
JP4440589B2 (ja) デュアル型有機電子発光素子とその製造方法
CN102569341B (zh) 有机发光二极管显示器
CN107579078A (zh) 显示面板及其制造方法和显示装置
US11127811B2 (en) Display panel with layered transmission pads in non-display area, manufacturing method thereof and display device
CN111142714B (zh) 一种显示面板及显示装置
US20230195267A1 (en) Touch panel, display panel and display apparatus
KR100295111B1 (ko) 인쇄회로기판일체형플라즈마표시장치
US20220005908A1 (en) Display panel
EP2267517B1 (en) Image display element and manufacturing method thereof
US8593054B2 (en) Image display element and manufacturing method thereof
KR100713653B1 (ko) 전극 보호용 방습 구조를 갖는 플라즈마 디스플레이 패널및 그의 제조 방법
CN113517262A (zh) 显示面板及其制作方法、显示装置
WO2004075238A1 (ja) プラズマディスプレイパネル
CN100492653C (zh) 有机发光显示设备
KR101244026B1 (ko) 표시 장치 및 그 제조 방법 및 디스플레이
KR100716618B1 (ko) 소수성 절연층을 갖는 플라즈마 디스플레이 패널 및 그의제조 방법
KR100334168B1 (ko) 평면표시패널
JP2005316037A (ja) 表示装置
WO2009072782A2 (en) Plasma display panel device
KR20170023239A (ko) 협 베젤 구조를 갖는 평판 표시 장치
KR19980063952A (ko) 플라즈마 어드레스 전기 광학 표시 장치
KR20200067399A (ko) 표시 장치
JP4333086B2 (ja) プラズマディスプレイ装置
US11296127B2 (en) Display substrate, method for manufacturing the same, and display device
EP4343862A1 (en) Light-emitting substrate and manufacturing method therefor, and display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee