KR100334003B1 - 액정표시장치와이것에사용되는박막트랜지스터의제조방법 - Google Patents
액정표시장치와이것에사용되는박막트랜지스터의제조방법 Download PDFInfo
- Publication number
- KR100334003B1 KR100334003B1 KR1019980036469A KR19980036469A KR100334003B1 KR 100334003 B1 KR100334003 B1 KR 100334003B1 KR 1019980036469 A KR1019980036469 A KR 1019980036469A KR 19980036469 A KR19980036469 A KR 19980036469A KR 100334003 B1 KR100334003 B1 KR 100334003B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- forming
- contact
- layer
- semiconductor
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 26
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title abstract description 20
- 239000010408 film Substances 0.000 claims abstract description 141
- 239000010410 layer Substances 0.000 claims abstract description 63
- 239000004065 semiconductor Substances 0.000 claims abstract description 39
- 238000000034 method Methods 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 238000005530 etching Methods 0.000 claims abstract description 12
- 238000000059 patterning Methods 0.000 claims abstract description 7
- 238000005121 nitriding Methods 0.000 claims abstract description 6
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 5
- 239000002344 surface layer Substances 0.000 claims description 11
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 2
- 150000004767 nitrides Chemical class 0.000 claims description 2
- 238000009832 plasma treatment Methods 0.000 claims 1
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 59
- 238000000206 photolithography Methods 0.000 abstract description 9
- 230000000694 effects Effects 0.000 abstract description 5
- 239000011159 matrix material Substances 0.000 abstract description 5
- 230000001590 oxidative effect Effects 0.000 abstract description 2
- 239000007789 gas Substances 0.000 description 17
- 229910052581 Si3N4 Inorganic materials 0.000 description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 238000004140 cleaning Methods 0.000 description 5
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000001035 drying Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229910021364 Al-Si alloy Inorganic materials 0.000 description 1
- 238000010306 acid treatment Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000002209 hydrophobic effect Effects 0.000 description 1
- 231100000989 no adverse effect Toxicity 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78663—Amorphous silicon transistors
- H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
액티브 매트릭스형 액정표시장치와 이것의 구동소자로서 사용되는 박막 트랜지스터(이하, TFT라 한다)의 제조방법에 관한 것으로서, 다른 제조장치에 의한 처리공정을 새로 증가시키지 않고 반도체층 및 옴접촉층을 섬형상으로 패터닝하기 위한 사진제판공정에 있어서 건조얼룩의 발생을 방지하고 건조얼룩에 의한 옴접촉층(n+ a-Si : H막)의 에칭잔사의 발생을 방지하여 신뢰성이 높은 박막 트랜지스터를 생산성을 저하시키지 않고 고효율로 제조하는 방법을 제공하기 위해, 기판상에 제어전극을 형성하는 공정, 제어전극상에 절연막, 반도체막, 접촉막을 연속해서 성막하는 공정, 접촉막을 성막한 후 접촉막의 표면을 질화처리 또는 산화처리해서 접촉막의 표면을 친수화하는 공정, 레지스트를 형성하고 반도체막 및 접촉막을 패터닝해서 반도체층 및 접촉층을 형성하는 공정, 반도체층과 함께 반도체소자를 구성하는 1쌍의 전극을 형성하는 공정 및 1쌍의 전극을 마스크로 해서 접촉층을 에칭하는 공정을 포함한다.
이와 같이 하는 것에 의해, 옴접촉층 형성용 장치와 동일한 성막장치로 처리할 수 있고, 신뢰성이 높은 박막 트랜지스터를 생산성을 저하시키지 않고 고효율로 제조할 수 있다는 등의 효과가 얻어진다.
Description
본 발명은 액티브 매트릭스형 액정표시장치와 이것의 구동소자로서 사용되는박막 트랜지스터(이하, TFT라 한다)의 제조방법에 관한 것이다.
근래, 유리 등의 투명 절연성 기판상에 TFT를 매트릭스형상으로 배열하는 것에 의해 구성된 TFT어레이기판과 액정을 조합한 액티브매트릭스형 액정표시소자는 화상표시장치의 평면화로의 기대와 함께 플랫디스플레이로서 상품화도 추진되고 있으며, 노트형 퍼스널컴퓨터나 OA모니터용으로서 큰 시장을 개척한다고 고려되어 유망시되고 있다.
종래의 TFT에서는 비교적 저온에서 큰 면적에 퇴적이 가능한 비정질 실리콘을 반도체층으로서 사용하는 경우가 많았다. 1예로서 도 3에 TFT를 탑재한 TFT어레이기판의 주요부의 단면도와 도 4에 TFT어레이 제조공정 도중의 상태를 도시한 단면도를 도시한다. 도면에 있어서, (1)은 절연성기판, (2)는 절연성기판(1)상에 형성된 게이트전극, (8)은 절연성기판(1)상에 형성된 보조용량전극, (3)은 게이트전극(2) 및 보조용량전극(8)을 덮도록 형성된 게이트절연막, (4)는 게이트절연막(3)을 거쳐서 게이트전극(2)상에 형성된 a-Si : H(수소원자가 첨가된 비정질 실리콘)막(4a)로 이루어지는 반도체층, (5)는 반도체층(4)상에 형성된 n+ a-Si : H막(5a)로 이루어진 옴접촉층, (9)는 화소전극, (10), (11)은 옴접촉층(5)상에 형성된 1쌍의 전극(소스전극(10)과 드레인전극(11)), (12)는 소자전체를 덮도록 형성된 비활성화막이다.
다음에, 제조공정을 설명한다. 우선, 절연성기판(1)상에 제1 도전성박막을 형성한 후, 사진제판공정에 의해 제1 도전성박막을 패터닝하고 게이트전극(2) 및 보조용량전극(8)을 형성한다. 다음에, 플라즈마CVD법에 의해게이트절연막(3), 다음에 a-Si : H막(4a), 다음에 n+ a-Si : H막(5a)를 연속해서 성막한 후, 사진제판공정에 의해 a-Si : H막(4a) 및 n+ a-Si : H막(5a)를 섬형상으로 패터닝하고, 반도체층(4) 및 옴접촉층(5)를 형성한다. 다음에, 제2 도전성박막을 형성한 후, 사진제판공정에 의해 제2 도전성박막을 패터닝하고, 화소전극(9)를 형성한다. 다음에, Aℓ-Si합금 등에 의한 제3 도전성박막을 형성한 후, 사진제판공정에 의해 제3 도전성박막을 패터닝하고, 소스전극(10) 및 드레인전극(11)을 형성한다. 다음에, 소스전극(10) 및 드레인전극(11)을 마스크로 해서 옴접촉층(5)를 에칭하고, 옴접촉층(5)를 2개로 분단한다. 다음에, 플라즈마CVD법 등에 의해 비활성화막(12)를 형성한다. 이상의 공정에 의해 TFT를 탑재한 TFT어레이기판이 형성된다.
도 4에는 게이트절연막(3), 반도체층(4)를 구성하는 a-Si : H막(4a) 및 옴접촉층(5)를 구성하는 n+ a-Si : H막(5a)를 연속적으로 성막한 후의 단면도를 도시하고 있지만, 제조공정에서는 그 후 a-Si : H막(4a) 및 n+ a-Si : H막(5a)를 섬형상으로 패터닝하므로 습식(웨트)세정한 후에 포토레지스트를 도포하고, 노출, 현상을 거쳐서 레지스트패턴을 형성한다. 이 때, n+ a-Si : H막(5a)의 표면은 성막직후에 소수성이 있어 습윤성이 낮으므로 습식세정후의 건조시에 건조얼룩이 발생한다. 건조얼룩이 발생하면, 후공정에 있어서 소스전극(10) 및 드레인전극(11)을 마스크로 해서 옴접촉층(5)(n+ a-Si : H막(5a))를 에칭할 때 건조얼룩이 마스크로 되고, 에칭잔사(찌꺼기)가 발생하여 소스전극(10)과 드레인전극(11)이 단락하는 등의 결함이 발생하고, 이와 같은 TFT를 액정표시장치의 구동소자로서 사용한 경우, 액정표시장치에 표시불량을 일으키는 원인으로 된다.
건조얼룩의 발생을 방지하기 위해서는 옴접촉층(5)을 구성하는 n+ a-Si : H막(5a)의 표면을 친수성으로 하는 것이 유효하므로, 종래에는 플라즈마CVD장치에 의한 성막공정과 습식세정공정 사이에 예를 들면 UV처리공정을 추가하고, n+ a-Si : H막(5a)의 표면을 산화하여 친수성을 부여하고 있었다.
종래의 옴접촉층(5)를 구성하는 n+ a-Si : H막(5a)를 패터닝할 때의 에칭잔사의 원인으로 되는 건조얼룩의 발생을 방지하기 위해 실시되는 n+ a-Si : H막(5a)표면의 친수화처리방법은 이상과 같이 UV처리 등을 실시하는 것이었으므로, 옴접촉층을 형성할 때까지의 제조장치로는 대처할 수 없고 다른 제조장치에 의한 처리공정으로 할 필요가 있으므로 생산성을 저하시킨다는 등의 문제가 있었다.
본 발명의 목적은 상기와 같은 문제를 해결하기 위해 이루어진 것으로서, 다른 제조장치에 의한 처리공정을 새로 증가시키지 않고 반도체층 및 옴접촉층을 섬형상으로 패터닝하기 위한 사진제판공정에 있어서, 건조얼룩의 발생을 방지하고 건조얼룩에 의한 옴접촉층(n+ a-Si : H막)의 에칭잔사의 발생을 방지하여 신뢰성이 높은 박막 트랜지스터를 생산성을 저하시키지 않고 고효율로 제조하는 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 옴접촉층을 구성하는 n+ a-Si : H막의 에칭잔사를 갖지 않는 TFT를 구동소자로서 탑재하는 것에 의해 신뢰성이 높은 액정표시장치를 고효율로 제공하는 것이다.
도 1은 본 발명의 실시예1에 의한 박막 트랜지스터 제조공정 도중의 상태를 도시한 단면도,
도 2는 본 발명의 실시예3에 의한 박막 트랜지스터 제조공정 도중의 상태를 도시한 단면도,
도 3은 종래의 이러한 종류의 박막 트랜지스터를 탑재한 TFT어레이기판을 도시한 단면도,
도 4는 종래의 박막 트랜지스터 제조공정 도중의 상태를 도시한 단면도.
※ 부호의 설명
1…절연성기판, 2…게이트전극, 3…게이트절연막, 4a…a-Si : H막, 5a…n+ a-Si : H막, 6…질화규소막, 7…산화규소막.
본 발명에 관한 박막 트랜지스터의 제조방법은 기판상에 제어전극을 형성하는 공정, 제어전극상에 절연막, 반도체막, 접촉막을 연속해서 성막하는 공정, 접촉막을 성막한 후 접촉막의 표면을 질화처리 또는 산화처리해서 상기 접촉막의 표면을 친수화하는 공정, 레지스트를 형성하고 반도체막 및 접촉막을 패터닝해서 반도체층 및 접촉층을 형성하는 공정, 반도체층과 함께 반도체소자를 구성하는 1쌍의 전극을 형성하는 공정 및 1쌍의 전극을 마스크로 해서 접촉층을 에칭하는 공정을 포함하는 것이다.
또, 접촉막의 친수화처리는 N2가스 플라즈마에 의한 접촉막 표면의 질화처리이다.
또는 접촉막의 친수화처리는 N2와 He혼합가스 플라즈마에 의한 접촉막 표면의 질화처리이다.
또는 접촉막의 친수화처리는 O2가스 플라즈마에 의한 접촉막 표면의 산화처리이다.
또, 접촉막의 친수화처리에 의해 형성된 박막은 반도체층 및 접촉층 형성후에 제거되는 것이다.
또, 본 발명에 관한 액정표시장치는 절연성기판, 절연성기판상에 형성된 제어전극, 제어전극상에 형성된 절연막, 제어전극상에 상기 절연막을 거쳐서 형성된 반도체층, 반도체층상에 형성된 표면층에 얇은 질화막 또는 산화막을 갖는 접촉층,반도체층과 함께 반도체소자를 구성하는 1쌍의 전극, 1쌍의 전극중의 어느 한쪽과 전기적으로 접속된 화소전극 및 절연성기판과 함께 액정재료를 끼워 유지하는 대향전극 등을 갖는 대향기판을 구비한 것이다.
[발명의 실시형태]
<실시예 1>
이하, 본 발명의 1실시예인 TFT의 제조방법을 도면에 따라서 설명한다. 도 1은 본 발명의 실시예1에 의한 TFT의 제조공정 도중의 상태를 도시한 단면도이다. 도면에 있어서, (1)은 절연성기판, (2)는 절연성기판(1)상에 형성된 제어전극(본 실시예에서는 게이트전극), (3)은 게이트전극(2)를 덮도록 형성된 게이트절연막, (4a)는 게이트절연막(3)을 거쳐서 게이트전극(2)상에 형성되는 반도체층을 구성하는 a-Si : H(수소원자가 첨가된 비정질 실리콘)막, (5a)는 반도체층상에 형성되는 옴접촉층을 구성하는 n+ a-Si : H막, (6)은 n+ a-Si : H막(5a)의 표면층에 형성된 질화규소막이다.
다음에, 제조공정을 설명한다. 우선, 절연성기판(1)상에 도전성박막을 형성한 후, 사진제판공정에 의해 도전성박막을 패터닝하고 게이트전극(2)를 형성한다. 다음에, 플라즈마CVD법에 의해 게이트절연막(3), 다음에 a-Si : H막(4a), 다음에 n+ a-Si : H막(5a)를 연속해서 성막한다. 이 때, 게이트절연막(3)은 단층막구조 또는 다층막구조 중의 어느쪽이어도 좋지만, TFT의 특성 및 배선용량을 고려해서 전체 막두께가 300㎚∼500㎚정도로 되도록 형성한다. 또, a-Si : H막(4a)는 100㎚∼300㎚정도, n+ a-Si : H막(5a)는 20㎚∼50㎚정도로 형성한다.
게이트절연막(3), a-Si : H막(4a) 및 n+ a-Si : H막(5a)를 성막한 후, 동일한 성막장치를 사용하여 연속해서 N2가스를 5SLM흐르게 하면서 리액터(reactor) 내의 압력을 1. 5mbarr로 유지하고, 50W의 고주파를 인가해서 30초 이상 방전시킨다. 이와 같은 N2가스 플라즈마로 방전시킨 후에는 n+ a-Si : H막(5a)의 표면층에 극히 얇은 질화규소막(6)이 형성된다.
다음에, a-Si : H막(4a) 및 n+ a-Si : H막(5a)를 섬형상으로 패터닝하고, 반도체층 및 옴접촉층을 형성하기 위해 n+ a-Si : H막(5a)의 표면층에 형성된 질화규소막(6)상에 사진제판공정에 의해 레지스트패턴을 형성한다. 이 때, 질화규소막(6)은 친수성이므로, 포토레지스트 도포전의 습식세정후의 건조공정에 있어서 건조얼룩의 발생을 억제할 수 있다.
그 후, 종래와 마찬가지의 방법에 의해 도전성박막을 형성한 후, 사진제판공정에 의해 패터닝해서 반도체층과 함께 반도체소자를 구성하는 1쌍의 전극(도시하지 않음)을 형성하고, 다음에 이 1쌍의 전극을 마스크로 해서 옴접촉층을 에칭하여 TFT를 형성한다.
본 발명에 의하면, TFT의 반도체층을 구성하는 a-Si : H막(4a)와 옴접촉층을 구성하는 n+ a-Si : H막(5a)를 성막한 후, a-Si : H막(4a)와 n+ a-Si : H막(5a)를 성막한 장치내에서 연속해서 비교적 저렴한 N2가스를 사용하여 플라즈마 방전을 실행하고, n+ a-Si : H막(5a)의 표면층에 친수성을 갖는 극히 얇은 질화규소막(6)를 형성하는 것에 의해, n+ a-Si : H막(5a)의 패터닝을 위한 포토레지스트 도포전의습식세정후의 건조공정에 있어서 건조얼룩의 발생을 방지하고, 건조얼룩에 의한 옴접촉층(n+ a-Si : H막)의 에칭잔사의 발생을 방지할 수 있다. 또, 질화규소막(6)은 극히 얇으므로 TFT특성에는 거의 영향을 미치지 않는다.
<실시예2>
실시예1에서는 n+ a-Si : H막(5a)의 성막 후, 동일한 성막장치에 있어서 N2가스 플라즈마 방전에 의해 n+ a-Si : H막(5a) 표면층에 질화규소막(6)을 형성하였지만, N2와 He의 혼합가스 플라즈마 방전에 의해 n+ a-Si : H막의 표면층에 질화규소막을 형성하는 것에 의해서도 실시예1과 마찬가지의 효과가 얻어짐과 동시에, He가스 플라즈마는 정전기 제거 효과도 갖고 있으므로, n+ a-Si : H막의 정전기 제거를 동시에 실행할 수 있다.
N2와 He의 혼합가스 플라즈마 방전의 조건은 예를 들면 N2가스를 1SLM 및 He가스를 4SLM 흐르게 하면서 리액터내의 압력을 1. 5mbarr로 유지하고, 50W의 고주파를 인가해서 30초 이상 방전시킨다.
<실시예3>
실시예1에서는 n+ a-Si : H막(5a)를 성막한 후, 동일한 성막장치에 있어서 N2가스 플라즈마 방전에 의해 n+ a-Si : H막(5a) 표면층에 질화규소막(6)을 형성하였지만, 도 2에 도시한 바와 같이 O2가스 플라즈마 방전에 의해 n+ a-Si : H막(5a)의 표면층에 산화규소막(7)을 형성하는 것에 의해서도 실시예1과 마찬가지의 효과가 얻어진다.
O2가스 플라즈마 방전의 조건은 예를 들면 O2가스를 5SLM 흐르게 하면서, 리액터내의 압력을 1. 5mbarr로 유지하고 50W의 고주파를 인가해서 30초 이상 방전시킨다.
또한, 실시예1 및 2에서 설명한 질화규소막(6) 및 본 실시예에 의한 산화규소막(7)은 1쌍의 전극형성 전에 버퍼드(buffered) 플루오르화 수소산처리에 의해 제거해도 좋다.
<실시예4>
실시예1, 2 및 3과 마찬가지의 방법에 의해 형성된 TFT, 이 TFT를 구성하는 1쌍의 전극 중의 어느 한쪽과 전기적으로 접속된 화소전극을 절연성기판상에 매트릭스형상으로 배열하는 것에 의해 구성된 TFT어레이기판 및 다른 절연성기판상에 대향전극 등이 형성된 대향기판을 대향시키고 그 사이에 액정을 끼워 유지하는 것에 의해 액정표시소자를 구성한다.
본 실시예에 의하면, TFT의 옴접촉층을 구성하는 a-Si : H막의 표면층에 친수성을 갖는 극히 얇은 질화규소막 또는 산화규소막을 형성하는 것에 의해 n+ a-Si : H막상에 있어서의 건조얼룩의 발생을 방지하여 건조얼룩에 의한 옴접촉층(n+ a-Si : H막)의 에칭잔사의 발생을 방지할 수 있음과 동시에, 질화규소막 및 산화규소막에 의한 TFT특성 및 액정구동소자로서의 특성에 있어서 악영향이 없는 신뢰성이 높은 박막 트랜지스터를 탑재한 신뢰성이 높은 액정표시장치를 고효율로 얻을 수있다.
이상과 같이, 본 발명에 의하면, 박막 트랜지스터의 반도체층 및 옴접촉층을 구성하는 a-Si : H막 및 n+ a-Si : H막을 성막한 후, n+ a-Si : H막의 표면에 질화처리 또는 산화처리에 의한 친수화처리를 실시하도록 했으므로, 옴접촉층 형성용 장치와 동일한 성막장치로 처리할 수 있고, 신뢰성이 높은 박막 트랜지스터를 생산성을 저하시키지 않고 고효율로 제조할 수 있다.
또, 비교적 저렴한 N2가스를 사용해서 친수화처리를 실시할 수 있다.
또, 친수화처리와 동시에 정전기제거를 실행할 수 있다.
또, 옴접촉층을 구성하는 n+ a-Si : H막의 에칭잔사를 갖지 않음과 동시에, n+ a-Si : H막의 친수화처리를 위해 형성된 질화규소막 및 산화규소막에 의한 TFT특성 및 액정구동소자로서의 특성에 있어서 악영향이 없는 고신뢰성의 박막 트랜지스터를 탑재한 고신뢰성의 액정표시장치를 고효율로 얻을 수 있다.
Claims (6)
- (정정) 기판상에 제어전극을 형성하는 공정,상기 제어전극상에 절연막, 반도체막, 접촉막을 연속해서 성막하는 공정,상기 접촉막을 성막한 후 상기 접촉막의 표면을 플라즈마 질화처리 또는 플라즈마 산화처리해서 상기 접촉막의 표면을 친수화하는 공정,레지스트를 형성하고 상기 반도체막 및 접촉막을 패터닝해서 반도체층 및 접촉층을 형성하는 공정,상기 반도체층과 함께 반도체소자를 구성하는 1쌍의 전극을 형성하는 공정 및상기 1쌍의 전극을 마스크로 해서 접촉층을 에칭하는 공정을 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법
- (삭제).
- 제1항에 있어서,접촉막의 표면의 질화처리는 N2와 He혼합가스 플라즈마에 의한 처리인 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- (삭제).
- (정정) 제1항에 있어서,접촉막의 친수화처리에 의해 형성된 박막은 반도체층 및 접촉층 형성후에 제거되는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- (정정) 절연성기판,상기 절연성기판상에 형성된 제어전극,상기 제어전극상에 형성된 절연막,상기 제어전극상에 상기 절연막을 거쳐서 형성된 반도체층,상기 반도체층상에 형성된 표면층에 플라즈마 처리에 의한 얇은 질화막 또는 산화막을 갖는 접촉층,상기 반도체층과 함께 반도체소자를 구성하는 1쌍의 전극,상기 1쌍의 전극중의 어느 한쪽과 전기적으로 접속된 화소전극 및상기 절연성기판과 함께 액정재료를 끼워 유지하는 대향전극 등을 갖는 대향기판을 구비한 것을 특징으로 하는 액정표시장치.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28829997A JP3288615B2 (ja) | 1997-10-21 | 1997-10-21 | 薄膜トランジスタの製造方法 |
| JP97-288299 | 1997-10-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990036617A KR19990036617A (ko) | 1999-05-25 |
| KR100334003B1 true KR100334003B1 (ko) | 2002-09-18 |
Family
ID=17728374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980036469A KR100334003B1 (ko) | 1997-10-21 | 1998-09-04 | 액정표시장치와이것에사용되는박막트랜지스터의제조방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6236062B1 (ko) |
| JP (1) | JP3288615B2 (ko) |
| KR (1) | KR100334003B1 (ko) |
| TW (1) | TW383506B (ko) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3288615B2 (ja) * | 1997-10-21 | 2002-06-04 | 株式会社アドバンスト・ディスプレイ | 薄膜トランジスタの製造方法 |
| JP2001021919A (ja) * | 1999-07-07 | 2001-01-26 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
| TW447138B (en) * | 2000-04-28 | 2001-07-21 | Unipac Optoelectronics Corp | Manufacturing method of thin-film transistor |
| JP3791517B2 (ja) * | 2002-10-31 | 2006-06-28 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| KR100683149B1 (ko) * | 2003-03-31 | 2007-02-15 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시소자용 어레이기판의 스트레스 제거방법 |
| KR101184640B1 (ko) | 2006-03-15 | 2012-09-20 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR101240652B1 (ko) * | 2006-04-24 | 2013-03-08 | 삼성디스플레이 주식회사 | 표시 장치용 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR101257811B1 (ko) * | 2006-06-30 | 2013-04-29 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판과 그 제조방법 |
| CN100583443C (zh) * | 2007-06-08 | 2010-01-20 | 北京京东方光电科技有限公司 | 一种薄膜晶体管结构及其制备方法 |
| KR101628254B1 (ko) * | 2009-09-21 | 2016-06-09 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그의 제조 방법 |
| KR20110134685A (ko) | 2010-06-09 | 2011-12-15 | 삼성모바일디스플레이주식회사 | 표시 장치 및 그 제조 방법 |
| US20130017659A1 (en) * | 2011-07-11 | 2013-01-17 | United Microelectronics Corp. | Fabricating method of semiconductor device |
| CN110120427A (zh) * | 2019-04-28 | 2019-08-13 | 深圳市华星光电半导体显示技术有限公司 | 一种薄膜晶体管结构 |
| CN111383998B (zh) * | 2020-03-18 | 2022-07-29 | Tcl华星光电技术有限公司 | 阵列基板及其制作方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02148729A (ja) * | 1988-11-29 | 1990-06-07 | Oki Electric Ind Co Ltd | エッチング方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63308384A (ja) | 1987-06-10 | 1988-12-15 | Fujitsu Ltd | 薄膜トランジスタ |
| JPH0719777B2 (ja) * | 1990-08-10 | 1995-03-06 | 株式会社半導体プロセス研究所 | 半導体装置の製造方法 |
| JP3529153B2 (ja) * | 1993-03-04 | 2004-05-24 | 三星電子株式会社 | 液晶表示装置及びその製造方法 |
| KR100204071B1 (ko) * | 1995-08-29 | 1999-06-15 | 구자홍 | 박막트랜지스터-액정표시장치 및 제조방법 |
| JP3288615B2 (ja) * | 1997-10-21 | 2002-06-04 | 株式会社アドバンスト・ディスプレイ | 薄膜トランジスタの製造方法 |
-
1997
- 1997-10-21 JP JP28829997A patent/JP3288615B2/ja not_active Expired - Lifetime
-
1998
- 1998-09-04 KR KR1019980036469A patent/KR100334003B1/ko not_active IP Right Cessation
- 1998-09-30 TW TW087116213A patent/TW383506B/zh not_active IP Right Cessation
- 1998-10-05 US US09/166,175 patent/US6236062B1/en not_active Expired - Lifetime
-
2001
- 2001-02-01 US US09/778,786 patent/US6399428B2/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02148729A (ja) * | 1988-11-29 | 1990-06-07 | Oki Electric Ind Co Ltd | エッチング方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11121759A (ja) | 1999-04-30 |
| KR19990036617A (ko) | 1999-05-25 |
| US6236062B1 (en) | 2001-05-22 |
| US6399428B2 (en) | 2002-06-04 |
| TW383506B (en) | 2000-03-01 |
| JP3288615B2 (ja) | 2002-06-04 |
| US20010007358A1 (en) | 2001-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE41363E1 (en) | Thin film transistor substrate | |
| USRE39211E1 (en) | Method for manufacturing a liquid crystal display | |
| JP2637078B2 (ja) | 転倒薄膜電界効果トランジスタのゲート電極材料を沈積する方法 | |
| KR100334003B1 (ko) | 액정표시장치와이것에사용되는박막트랜지스터의제조방법 | |
| KR100231936B1 (ko) | 박막트랜지스터 및 그의 제조방법 | |
| US8053295B2 (en) | Liquid crystal display device and method of fabricating the same | |
| US5326712A (en) | Method for manufacturing a thin film transistor | |
| WO2001061760A1 (fr) | Procede de fabrication d'un transistor a couches minces, et ecran a cristaux liquides | |
| US6890856B2 (en) | Method for eliminating process byproduct during fabrication of liquid crystal display | |
| JP2948965B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH1082997A (ja) | アクティブマトリクス液晶表示装置の製造方法及びアクティブマトリクス液晶表示装置 | |
| KR0176179B1 (ko) | 수직형 박막트랜지스터와 그 제조방법, 및 이를 이용한 초박막액정표시소자용 화소 어레이 | |
| KR100451849B1 (ko) | 액정 표시 장치용 어레이 기판의 제조 방법 | |
| KR20010032940A (ko) | 스토리지 용량을 가지는 박막 트랜지스터로부터매트릭스의 제조 방법 | |
| KR940002399B1 (ko) | 액정용 박막트랜지스터의 제조방법 | |
| KR100507279B1 (ko) | 액정표시장치의 제조방법 | |
| JPH08321621A (ja) | 薄膜トランジスタ | |
| JPH0918005A (ja) | 液晶表示装置用薄膜トランジスター | |
| KR0172880B1 (ko) | 액정표시장치의 제조방법 | |
| KR970005952B1 (ko) | 박막트랜지스터의 제조방법 | |
| KR20000052288A (ko) | 박막 트랜지스터의 제조방법 | |
| JPH0732255B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR950003942B1 (ko) | 액정표시장치의 박막트랜지스터의 제조방법 | |
| KR0167886B1 (ko) | 박막 트랜지스터의 제조 방법 | |
| JPS63284523A (ja) | 薄膜トランジスタアレ−の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130321 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20140319 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20160318 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20170322 Year of fee payment: 16 |
|
| LAPS | Lapse due to unpaid annual fee |