KR100327711B1 - Ｄｒａｍ - Google Patents

Ｄｒａｍ Download PDF

Info

Publication number
KR100327711B1
KR100327711B1 KR1019997002700A KR19997002700A KR100327711B1 KR 100327711 B1 KR100327711 B1 KR 100327711B1 KR 1019997002700 A KR1019997002700 A KR 1019997002700A KR 19997002700 A KR19997002700 A KR 19997002700A KR 100327711 B1 KR100327711 B1 KR 100327711B1
Authority
KR
South Korea
Prior art keywords
dram
ras
blocks
activation
activation signal
Prior art date
Application number
KR1019997002700A
Other languages
English (en)
Other versions
KR20000048726A (ko
Inventor
요한 리거
Original Assignee
칼 하인쯔 호르닝어
지멘스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 칼 하인쯔 호르닝어, 지멘스 악티엔게젤샤프트 filed Critical 칼 하인쯔 호르닝어
Publication of KR20000048726A publication Critical patent/KR20000048726A/ko
Application granted granted Critical
Publication of KR100327711B1 publication Critical patent/KR100327711B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 블록으로 세분된 어드레스 공간을 가지며, 개별 블록의 메모리 셀이 제어기에 의해 공급된 RAS(row address signal) 신호에 의해 활성화될 수 있는 DRAM에 관한 것이다. 각각의 개별 블록은 RAS 신호로부터 유도된 독립 활성화 신호에 의해 활성화된다. 상이한 블록에 대한 활성화 신호는 부분적으로 시간적으로 중첩되어 연속적으로 상기 상이한 블록에 공급된다. 적어도 2개의 상이한 블록의 부분적인 동시 활성화로 인해 데이터 레이트가 단 하나의 블록 활성화에 비해 증가된다.

Description

ＤＲＡＭ {DRAM}
DRAM의 어드레스 공간은 공지된 바와 같이 물리적으로 1 행으로 나란히 배열되며 논리적으로 2행으로 나란히 배열된 다수의 블록으로 세분된다. 논리적으로 볼 때, 2행으로 포개진 2개의 블록이 하나의 블록을 형성한다.
논리적으로 볼 때, 4 메가비트의 메모리 용량을 가진 DRAM(4 M DRAM)은 4개의 블록을 포함하는 한편, 16 M DRAM은 8개의 블록을 포함한다.
이것에 대한 것은 4개의 블록(0, 1, 2, 3)을 가진 논리적 어드레스 공간이 도시된 도 1을 참고할 수 있다.
이러한 DRAM에서 RAS 주기는 개별 행의 어드레싱, 상응하는 메모리 셀의 내부 데이터의 평가로 이루어지며, 비트 라인의 보상 또는 '등화(equalize)' 까지 지속된다. RAS 주기는 활성화된 블록의 주기가 끝날 때에 비로소 종료된다.
이것은 도 4에 상세히 도시된다. 도 4의 상부에는 제어기에 의해 공급되는 RAS 신호가 도시된다. 상기 RAS 신호로부터 워드 라인 신호(WL)가 유도되며, 상기 워드 라인 신호(WL)로부터 대응하는 화살표로 도시된 비트 라인 신호(BL)가 얻어진다. CAS는 열 어드레스 신호(column address signal)를 의미하는 한편, DO는 얻어진 데이터 출력을 나타낸다. 도 4에 나타나는 바와 같이, RAS 신호의 주기 시간(Tcycle)은 특히 액세스 시간(tRAC) 및 예비 충전 시간으로 이루어진다. 액세스 시간은 예컨대 60ns인 한편, 주기 시간(Tcycle)은 전형적으로 110ns이다.
주기 시간의 단축이 바람직한데, 그 이유는 그것에 의해 DRAM의 신속한 판독이 이루어지기 때문이다. 예컨대, FPM(fast page mode) 동작은 보다 신속한 액세스를 가능하게 한다. 그러나, FPM 동작은 하나의 페이지, 즉 논리 블록의 열(도 1의 파선 화살표 참고)에 국한되며, 이것은 4 M DRAM에서 전체 어드레스 공간의 0.05%, 즉 4Mbit의 2kbit를 의미한다.
본 발명은 블록으로 세분된 어드레스 공간을 가지며, 개별 블록의 메모리 셀이 제어기에 의해 공급되는 RAS 신호(row address signal)에 의해 활성화될 수 있는 DRAM에 관한 것이다.
도 1은 4 M DRAM의 논리적 어드레스 공간에 대한 개략도이고,
도 2는 본 발명에 따른 DRAM에서의 활성화 신호 1 및 2의 파형을 나타내며,
도 3은 본 발명에 따른 DRAM에서의 여러 신호의 파형을 나타내고,
도 4는 기존 DRAM에서의 여러 신호의 파형을 나타낸다.
본 발명의 목적은 매우 짧은 주기 시간을 가짐으로써 상당히 신속한 데이터 액세스를 가능하게 하는 DRAM을 제공하는 것이다.
상기 목적은 전술한 방식의 DRAM에서 개별 블록이 RAS 신호로부터 유도된 독립 활성화 신호에 의해 활성화되고, 상이한 블록에 대한 활성화 신호가 시간적으로 일부 중첩되어 연속적으로 상기 상이한 블록에 공급됨으로써, 적어도 2개의 상이한 블록의 부분적인 동시 활성화로 인해 데이터 레이트가 단 하나의 블록의 활성화에 비해 증가됨으로써 달성된다.
본 발명에 따른 DRAM, 즉 후술되는 바와 같이 약 60ns의 주기 시간을 가지며 FRC(fast RAS cycle) DRAM이라 하는 DRAM에서는 적어도 하나의 미리 선택된 블록의 활성화가 끝나기 전에, 하나 또는 다수의 비활성화된 블록이 활성화될 수 있다. 따라서, RAS 신호의 주기 시간이 현저히 단축되고 거의 절반으로 감소될 수 있다. 주기 시간의 단축은 특히 RAS 주기에서 적은 예비 충전 시간에 의해 이루어진다.
통상의 긴 예비 충전 시간의 경우에는, 별도의 스위칭 없이 기존 DRAM의 표준 모드로부터 본 발명에 따른 DRAM의 FRC 모드로 바뀔 수 있다. 즉, 시간 손실 없이 표준 모드와 FRC 모드 사이의 '점프'가 이루어질 수 있다.
전술한 바와 같이 FPM 동작에서 전체 어드레스 공간의 0.05%에 대한 어드레스 제한이 이루어지는 한편, 본 발명에 따른 FRC DRAM에서는 상기 제한이 현저히 작다: 본 발명에 따른 FRC 디램에서 연속적인 X 어드레스는 동일 저장 블록에 놓일 수 없다. 그러므로, 4M 디램에서, X 어드레스가 블록(0)에 놓인후, 블록(1-3)이 이용될 수 있고(도 1과 비교), 이렇게 블록(1-3)이 이용된다는 것은 어드레스 공간의 75%가 자유롭게 이용된다는 것을 의미한다. 16 M DRAM에서는 자유로이 이용될 수 있는 어드레스의 상기 량이 더욱 커진다.
본 발명에 따른 DRAM에서는 개별 블록에 대한 활성화 신호가 서로 독립적으로 발생된다. 이것은 활성화 신호의 시작 및 끝이 각각 RAS 신호로부터 유도됨으로써 이루어질 수 있다. 그러나, 활성화 신호의 시작만이 RAS 신호로부터 유도되고, 활성화 신호의 끝은 내부 타이머에 의해 세팅될 수도 있다. 이러한 '복원 타이밍'(Restore Timing)은 개별 메모리 블록에서, 즉 상기 블록에 대해 개별적으로 발생되고 지금까지와 같이 중앙에서 미리 주어지지 않는다.
동일한 것이 워드 라인의 디코더 전압 및 트리거 전압에도 적용된다.
본 발명에 따른 DRAM이 예컨대 4개의 독립 블록을 가지면, 즉 예컨대 4 M DRAM이면, 하위 X 어드레스가 블록 선택을 위해 사용될 수 있다. 따라서, 2개의 연속하는 어드레스가 동일한 블록에 놓일 확률이 현저히 감소될 수 있다. 실제로, 어드레스의 대부분이 순차적으로 액세스됨으로써, 동일한 블록의 어드레스가 차례로 나타나지 않는다.
제어기가 최후 액세스 어드레스로부터의 분리에 따라 동작하는 2개의 상이한 시간 제어(타이밍)를 이용하면, 동일한 블록에 대한 액세스가 차례로 이루어지지 않을 수 있다. 동일한 것이 부가 비트의 저장에 의해서도 얻어질 수 있다.
본 발명에 따른 DRAM에 의해, 4개의 블록에서 순차 액세스시 정상 DRAM 주기 시간의 약 55%의 주기 시간, 통계학적 액세스시 정상 DRAM 주기 시간의 67%의 주기 시간 및 실제 사용시 정상 DRAM 주기 시간의 약 60%의 주기 시간이 얻어질 수 있다.
본 발명에 따른 DRAM에서 활성화 신호가 RAS 신호로부터 유도되기 때문에, 'CAS-before-RAS-모드'가 불가능하다.
이하, 첨부한 도면을 참고로 본 발명을 구체적으로 설명한다.
도 4 및 1은 이미 설명되었다. 도 1은 기존 DRAM 및 본 발명에 따른 DRAM에서의 논리적 어드레스 공간을 나타낸다.
도 2에 나타나는 바와 같이, RAS 신호로부터 활성화 신호(1, 2)가 유도된다. 활성화 신호(1, 2)의 시작 및 끝은 RAS 신호의 펄스로부터 얻어진다. 대안으로서, 전술한 바와 같이 활성화 신호의 시작만이 RAS 신호로부터 유도되고, 활성화 신호의 끝은 DRAM의 내부 타이머에 의해 미리 주어진다. 이것은 도 2에서 활성화 신호(2')에 대해 파선 화살표로 표시된다.
도 3은 4M DRAM에서의 신호 파형에 대한 구체적인 예를 나타낸다. 여기서, 제어기의 RAS 신호는 60ns의 주기 시간(Tcycle)을 가지며, 상기 주기 시간 중에서 5ns의 예비 충전 시간이 포함된다. 액세스 시간(tRAS)은 기존의 DRAM에서와 같이 60ns(도 4 참고)이다.
도 3의 실시예에서, RAS 신호로부터 워드 라인에 대한 활성화 신호로서 2개의 신호(WL10X) 및 (WL00X)가 얻어지고, 상기 2개의 신호로부터 재차 비트 라인 신호(BL10Y) 및 (BL00Y)가 유도된다. 상기 비트 라인 신호(BL10Y) 및 (BL00Y)는 서로 부분적으로 중첩되고, 이것은 데이터 출력(DO)에서 높은 데이터 레이트를 야기시킨다(도 3 과 도 4 비교).
본 발명에서는 DRAM에서 제어기의 RAS 신호로부터 발생되는 독립 블록 활성화 신호에 의한 블록별 활성화가 중요하다. 이로 인해, 현재 블록이 비활성화되기 전에 다음 블록이 활성될 수 있다.
도 2 및 3의 실시예에서 각각 2개의 활성화 신호가 서로 중첩되지만, 3개의 활성화 신호가 중첩되는 것도 가능하다. 다만, 상기 활성화 신호가 상이한 블록에 의해 시간적으로 차례로 공급되는 것이 보장되어야 한다.

Claims (5)

  1. 어드레스 공간이 블록으로 분할되는 DRAM에 있어서,
    메모리 셀을 가지는 메모리 블록;
    펄스를 가지는 RAS를 공급하는 제어기를 포함하며;
    상기 메모리 블록은 각각 시작과 끝을 가지며, 상기 RAS로부터 유도된 활성화 신호에 의해 활성화되며, 상기 각각의 메모리 블록은 독립 활성화 신호를 가지며; 그리고
    상이한 메모리 블록에 대한 상기 활성화 신호는 상기 RAS 펄스로부터 상기 활성화 신호의 시작과 끝을 각각 유도함으로써 시간적으로 일부 중첩되어 상기 상이한 메모리 블록에 차례로 공급되며, 얻어진 데이터 레이트는 단지 하나의 메모리 블록의 활성화에 비해 적어도 2개의 상기 상이한 메모리 블록이 부분적으로 동시에 활성화됨으로써 증가되는 것을 특징으로 하는 DRAM.
  2. 제 1항에 있어서, 활성화 신호의 지속 시간이 상기 RAS로부터 유도되는 것을 특징으로 하는 DRAM.
  3. 제 1항에 있어서, 상기 활성화 신호의 지속 시간이 내부 타이머에 의해 공급되는 것을 특징으로 하는 DRAM.
  4. 제 1항에 있어서, 상기 RAS는 펄스 주기 및 상기 펄스 주기보다 훨씬 짧은 예비 충전 시간 주기를 포함하는 것을 특징으로 하는 DRAM.
  5. 어드레스 공간이 블록으로 분할되는 DRAM에 있어서,
    메모리 셀을 가지는 메모리 블록;
    펄스를 가지는 RAS를 공급하는 제어기; 및
    상기 활성화 신호의 각각의 주기를 결정하는 내부 타이머를 포함하며;
    상기 메모리 블록은 각각 시작과 끝을 가지며, 상기 RAS로부터 유도된 활성화 신호에 의해 활성화되며, 상기 각각의 메모리 블록은 독립 활성화 신호를 가지며;
    상이한 메모리 블록에 대한 상기 활성화 신호는 상기 RAS 펄스로부터 상기 활성화 신호의 시작을 유도함으로써 시간적으로 일부 중첩되어 상기 상이한 메모리 블록에 차례로 공급되며, 얻어진 데이터 레이트는 단지 하나의 메모리 블록의 활성화에 비해 적어도 2개의 상기 상이한 메모리 블록이 부분적으로 동시에 활성화됨으로써 증가되는 것을 특징으로 하는 DRAM.
KR1019997002700A 1996-09-30 1997-09-29 Ｄｒａｍ KR100327711B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19640419 1996-09-30
DE19640419.3 1996-09-30

Publications (2)

Publication Number Publication Date
KR20000048726A KR20000048726A (ko) 2000-07-25
KR100327711B1 true KR100327711B1 (ko) 2002-03-08

Family

ID=7807522

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019997002700A KR100327711B1 (ko) 1996-09-30 1997-09-29 Ｄｒａｍ

Country Status (8)

Country Link
US (1) USRE37930E1 (ko)
EP (1) EP0929897B1 (ko)
JP (1) JP2001501352A (ko)
KR (1) KR100327711B1 (ko)
CN (1) CN1158663C (ko)
DE (1) DE59706070D1 (ko)
TW (1) TW340220B (ko)
WO (1) WO1998014949A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5092897B2 (ja) * 2008-05-26 2012-12-05 富士通株式会社 データ移行処理プログラム、データ移行処理装置およびデータ移行処理方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS618796A (ja) * 1984-06-20 1986-01-16 Nec Corp ダイナミツクメモリ
JPS61199297A (ja) 1985-02-28 1986-09-03 Toshiba Corp 半導体記憶装置
JP3103575B2 (ja) * 1989-05-26 2000-10-30 松下電器産業株式会社 半導体記憶装置
JPH0467389A (ja) * 1990-07-02 1992-03-03 Mitsubishi Electric Corp 半導体集積回路
JPH0474378A (ja) * 1990-07-17 1992-03-09 Nec Corp 半導体メモリ装置
JP2894170B2 (ja) * 1993-08-18 1999-05-24 日本電気株式会社 メモリ装置
JP3178946B2 (ja) * 1993-08-31 2001-06-25 沖電気工業株式会社 半導体記憶装置及びその駆動方法
US5598374A (en) * 1995-07-14 1997-01-28 Cirrus Logic, Inc. Pipeland address memories, and systems and methods using the same
US5666322A (en) * 1995-09-21 1997-09-09 Nec Electronics, Inc. Phase-locked loop timing controller in an integrated circuit memory
JP3523004B2 (ja) * 1997-03-19 2004-04-26 株式会社東芝 同期式ランダムアクセスメモリ

Also Published As

Publication number Publication date
CN1234132A (zh) 1999-11-03
TW340220B (en) 1998-09-11
EP0929897A1 (de) 1999-07-21
USRE37930E1 (en) 2002-12-10
EP0929897B1 (de) 2001-11-21
WO1998014949A1 (de) 1998-04-09
KR20000048726A (ko) 2000-07-25
CN1158663C (zh) 2004-07-21
JP2001501352A (ja) 2001-01-30
DE59706070D1 (en) 2002-02-21

Similar Documents

Publication Publication Date Title
US11315620B2 (en) Semiconductor device performing row hammer refresh operation
EP0563082B1 (en) Hidden refresh of a dynamic random access memory
KR100276386B1 (ko) 반도체메모리장치의리프레시방법및회로
US7551502B2 (en) Semiconductor device
US7869297B2 (en) Dynamic semiconductor memory with improved refresh mechanism
KR100805359B1 (ko) 다이내믹 메모리내의 리프레시 메커니즘
US4677592A (en) Dynamic RAM
EP0647945B1 (en) Burst refresh mode for DRAMs
KR20020005353A (ko) 기입 회복 시간이 제로이고 최대 사이클 시간에 제한이없는 리프레쉬 타입 메모리 장치
US5243576A (en) Semiconductor memory device
KR970051291A (ko) 반도체 기억장치
US4439843A (en) Memory device
US6175535B1 (en) Cycle control circuit for extending a cycle period of a dynamic memory device subarray
JPH10222977A (ja) 半導体メモリ装置の隔離ゲート制御方法及び回路
KR100295985B1 (ko) 디램을리프레쉬하기위한방법및장치
KR100327711B1 (ko) Ｄｒａｍ
US6094398A (en) DRAM including an address space divided into individual blocks having memory cells activated by row address signals
KR100315152B1 (ko) 다이내믹반도체메모리의판독및리프레시방법
US6094397A (en) Method and apparatus for addressing multi-bank memory
US6700831B2 (en) Integrated memory having a plurality of memory cell arrays and method for operating the integrated memory
US7423925B2 (en) Memory
US6671218B2 (en) System and method for hiding refresh cycles in a dynamic type content addressable memory
JP3181456B2 (ja) 半導体記憶装置
JPS61129797A (ja) 非同期式メモリ装置
JPH0963268A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120217

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20130215

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee