CN1158663C - 动态随机存储器 - Google Patents

动态随机存储器 Download PDF

Info

Publication number
CN1158663C
CN1158663C CNB971983682A CN97198368A CN1158663C CN 1158663 C CN1158663 C CN 1158663C CN B971983682 A CNB971983682 A CN B971983682A CN 97198368 A CN97198368 A CN 97198368A CN 1158663 C CN1158663 C CN 1158663C
Authority
CN
China
Prior art keywords
trigger pip
dram
signal
storage block
bit line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB971983682A
Other languages
English (en)
Other versions
CN1234132A (zh
Inventor
J
J·里格尔
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of CN1234132A publication Critical patent/CN1234132A/zh
Application granted granted Critical
Publication of CN1158663C publication Critical patent/CN1158663C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

本发明涉及具有分为块的地址空间的DRAM，其中各个块的存储单元可由控制器提供的RAS-信号触发。因此每单元块可由RAS信号导出的触发信号触发，不同块的触发信号在时间上部分重叠一个接一个地提供给这些不同的块，致使与只触发一个块相比，由于至少两不同块部分地同时触发的结果提高了数据速率。

Description

动态随机存储器
本发明涉及具有分成块的地址空间的DRAM(具有直接存取的动态存储器)，其中各块的存储单元可由控制器提供的RAS(行地址信号)触发。
DRAM地址空间众所周知分成多块，物理上这些块彼此毗邻成一行，而逻辑上彼此毗邻成两行。然后在逻辑考虑方式下两行的彼此交叠的块形成唯一一块。
所以按照逻辑的考虑方式，具有4兆比特的存储量的DRAM(4MDRAM)具有4块，而16兆DRAM具有8块。
对此可参阅图1，在图1中给出了具有4块0，1，2，3的逻辑地址空间。
在这种DRAM情况下，一RAS循环由各单行的地址、相应的存储单元的内部数据估值组成，并持续到位线的补偿或“均衡”为止。当相应的触发的块的循环中止时RAS循环才结束。
这些在图4的细节内给出，在图4内，上部描绘了由控制器提供的RAS信号。由该RAS信号特别地导出字线信号WL，由此又获得位线信号BL，这正如由相应的箭头表示的那样。CAS表示“列地址信号”(column address signal)，而DO表示得到的数据输出。正如现在从图4看到的，RAS信号的循环时间Tcycle特别由存取时间tRAC和预充电时间构成。存取时间例如为60ns，而对循环时间Tcycle的典型值为110ns。
缩短循环时间是值得追求的，因为通过它实现较快读出DRAM。所以例如FPM运行(快页模式)允许较快速的存取。但是FPM运行限于一“页”，即：逻辑块的列(与图1的虚箭头比较)，这意味着在4MDRAM情况下为总地址空间的0.05％，即4M比特中的2K比特。
现在本发明的任务是建立一种DRAM，其特征为特短的循环时间并因此允许更快的数据存取。
在本文一开始所述类型的DRAM情况下，根据本发明的任务通过以下方式解决，即：任一单块通过独立的由RAS信号导出的触发信号进行触发，并且对不同块的这些触发信号依次以部分时间重叠的方式输送给不同块，所以与只触发一块的情况相比，由于至少两不同块的部分地同时触发的结果，数据速率增加了。
在本发明的DRAM的情况下，正如以下要详细说明的那样，它具有约60ns的循环时间，并因此也称为FRC-DRAM(快RAS循环)，人们因此可以，在中止至少事先选出的一块的触发之前，对未触发的块中的一块或多块进行触发。因此明显地缩短了RAS信号的循环时间，而且约减小了一半。这种循环时间的缩短尤其是通过在RAS循环内较小的预充电时间来达到的。
如果再容忍通常较长的预充电时间，则不需独立的转换，毫无问题地从现有的DRAM的正常模式转向本发明DRAM的FRC模式。因此没有时间损失，在正常模式和FRC模式之间“跳跃”是可能的。
而当如上所述在FPM运行情况下，地址限制处于总地址空间的0.05％，在本发明的FRC-DRAM情况下，这种限制明显地小很多：在本发明的FRC-DRAM情况下相继的X-地址不允许处于相同的存储块内。这表示在例如4M DRAM情况下，依照例如处于块0的X地址，可供支配块1到块3(参照图1)，这意味着：地址空间的75％是可以自由支配的。在16M DRAM情况下可自由支配地址的这个份额甚至更多。
在本发明的DRAM，对各个块的触发信号彼此无关地产生。这通过例如下述方式来实现，即：触发信号的开始和中止各由RAS信号导出。但是例如只有触发信号开始由RAS信号导出，随后触发信号中止通过内部计时器调整也是可能的。“恢复定时”在单个存储块内，也就是说，对该块单独产生，并且并非集中地如往常一样预先给出。
同样地适用于字线的控制电压和译码电压。
当本发明的DRAM占有例如4个独立的块时，即，例如有一4M DRAM时，则为了块选择可考虑低值X地址。因此两相继的地址处于同一块内的几率能够显著降低。实际上，总归按顺序地对地址的大部分进行存取，所以同一块的地址几乎不会相继出现。
当控制器应用了两不同的时间控制(定时)，而该时间控制依赖与最后的存取地址的距离工作时，则毫无问题地能够实现不相继地对同一块的存取。同样地，也能够通过一附加的比特的相应的存储来达到。
本发明的DRAM在4块情况下，在相继存取时准许循环时间收益为标准DRAM的循环时间的约55％，在统计存取时为标准DRAM的循环时间的67％，在实际使用时为标准DRAM的循环时间的60％。
因为在本发明的DRAM，触发信号由RAS信号导出，所以“CAS-before-RAS-Modus先于RAS模式的CAS模式”是不可能的。
本发明依靠附图详细说明如下，即：
图1表示4M DRAM的逻辑地址空间图，
图2表示在本发明的DRAM的触发信号1和2的分布，
图3表示在本发明的DRAM的各种信号的分布，
图4表示在现行的DRAM的各种信号的分布。
图1和图4已经在本文一开始详细说明过了。但是要指出图1复述了现行的DRAM和本发明的DRAM的逻辑地址空间。
正如图2指出的那样，从RAS信号导出触发信号1和2，其中触发信号1和2的开始和中止各自由RAS信号脉冲来获得。另外，正如以上所述，也可以只有触发信号开始由RAS信号导出，而该触发信号的中止是通过DRAM的内部计时器预先给出，这在图2上，对于触发信号2’由虚箭头表示。
图3给出4M DRAM的信号分布的具体例。在这里，控制器的RAS信号具有60ns的循环时间Tcycle，从60ns的循环时间中只有5ns部分归于预充电时间。如现行的DRAM一样，存取时间tRAS也是60ns(为此参照图4)。
在图3的例子中，从作为字线的触发信号的RAS信号得到两信号WL1OX和WLOOX，由它们再导出比特线信号BL1OY和BLOOY。这两比特线信号BL1OY和BLOOY彼此有部分重叠，这最终在数据输出端D0导致较高的数据速率(把图3与图4进行比较)。
本发明的主要之点是用独立的块触发信号进行块方式的触发，该块触发信号是由DRAM内的控制器的RAS信号产生。因此可以在当前块阻塞之前进行下一个块的触发。
在图2和图3的实施例内各有两触发信号彼此重叠时，则存在三触发信号重叠甚至也是可能的。只需保证这些触发信号在时间上一个接一个由不同块供给。

Claims (4)

1.直接存取的动态随机存储器(DRAM)
a)大量通过字线(WL)和位线(BL)可寻址的存储单元
b)其中地址空间按照逻辑的方式分成众多存储块
c)触发装置可接收由信号脉冲的周期序列构成的具有一定循环时间(Teycle)的行址信号，并当信号脉冲沿下降时，相继获得用于触发所属的存储块的独立存储块触发信号
d)其中从所属的存储块触发信号中导出所属的位线触发信号，该位线触发信号时间上与用于增加数据速率的随后触发的存储块的位线触发信号相重叠。
2.根据权利要求1的动态随机存储器，其特征在于：当行址信号(RAS)的信号脉冲沿上升时，触发装置结束上次导出的存储块触发信号。
3.根据权利要求1的动态随机存储器，其特征在于：触发装置具有一个内部计时器，该内部计时器结束上次导出的存储块触发信号。
4.根据权利要求1的动态随机存储器，其特征在于：行址信号(RSA)的预充电时间明显地小于信号脉冲的脉冲持续时间。
CNB971983682A 1996-09-30 1997-09-29 动态随机存储器 Expired - Lifetime CN1158663C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19640419 1996-09-30
DE19640419.3 1996-09-30

Publications (2)

Publication Number Publication Date
CN1234132A CN1234132A (zh) 1999-11-03
CN1158663C true CN1158663C (zh) 2004-07-21

Family

ID=7807522

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB971983682A Expired - Lifetime CN1158663C (zh) 1996-09-30 1997-09-29 动态随机存储器

Country Status (8)

Country Link
US (1) USRE37930E1 (zh)
EP (1) EP0929897B1 (zh)
JP (1) JP2001501352A (zh)
KR (1) KR100327711B1 (zh)
CN (1) CN1158663C (zh)
DE (1) DE59706070D1 (zh)
TW (1) TW340220B (zh)
WO (1) WO1998014949A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5092897B2 (ja) * 2008-05-26 2012-12-05 富士通株式会社 データ移行処理プログラム、データ移行処理装置およびデータ移行処理方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS618796A (ja) * 1984-06-20 1986-01-16 Nec Corp ダイナミツクメモリ
JPS61199297A (ja) 1985-02-28 1986-09-03 Toshiba Corp 半導体記憶装置
JP3103575B2 (ja) * 1989-05-26 2000-10-30 松下電器産業株式会社 半導体記憶装置
JPH0467389A (ja) * 1990-07-02 1992-03-03 Mitsubishi Electric Corp 半導体集積回路
JPH0474378A (ja) * 1990-07-17 1992-03-09 Nec Corp 半導体メモリ装置
JP2894170B2 (ja) * 1993-08-18 1999-05-24 日本電気株式会社 メモリ装置
JP3178946B2 (ja) * 1993-08-31 2001-06-25 沖電気工業株式会社 半導体記憶装置及びその駆動方法
US5598374A (en) * 1995-07-14 1997-01-28 Cirrus Logic, Inc. Pipeland address memories, and systems and methods using the same
US5666322A (en) * 1995-09-21 1997-09-09 Nec Electronics, Inc. Phase-locked loop timing controller in an integrated circuit memory
JP3523004B2 (ja) * 1997-03-19 2004-04-26 株式会社東芝 同期式ランダムアクセスメモリ

Also Published As

Publication number Publication date
JP2001501352A (ja) 2001-01-30
DE59706070D1 (en) 2002-02-21
KR100327711B1 (ko) 2002-03-08
WO1998014949A1 (de) 1998-04-09
KR20000048726A (ko) 2000-07-25
EP0929897A1 (de) 1999-07-21
USRE37930E1 (en) 2002-12-10
EP0929897B1 (de) 2001-11-21
TW340220B (en) 1998-09-11
CN1234132A (zh) 1999-11-03

Similar Documents

Publication Publication Date Title
US4691303A (en) Refresh system for multi-bank semiconductor memory
EP0273652B1 (en) Pseudo-static memory device having internal self-refresh circuit
EP0563082B1 (en) Hidden refresh of a dynamic random access memory
CA1241445A (en) Fast column access memory
EP1223583B1 (en) High-speed cycle clock-synchronous memory device
KR0150492B1 (ko) 다이나믹 반도체기억장치
US6973008B2 (en) Apparatus for flexible deactivation of word lines of dynamic memory modules and method therefor
US5305281A (en) Multiple array memory device with staggered read/write for high speed data access
DE102004053497A1 (de) Halbleiterspeicherbauelement und Wiederauffrischverfahren
US5313603A (en) Arrangement of controlling memory access requests to grouped memory banks
JPH07230685A (ja) カスケード型メモリセル構造を有した多バンクシンクロナスメモリシステム
JP3156636B2 (ja) 不揮発性半導体記憶装置
KR970051291A (ko) 반도체 기억장치
US4439843A (en) Memory device
DE10258131B4 (de) Halbleiterspeicherbauelement und zugehöriges Schreib-/Leseverfahren
CN1158663C (zh) 动态随机存储器
DE19547782A1 (de) Halbleiterspeichervorrichtung mit Vorladeschaltung
DE10321451A1 (de) Die Verwendung eines chipinternen Temperaturerfassungsschemas zum Wärmeschutz von DRAMs
KR100315152B1 (ko) 다이내믹반도체메모리의판독및리프레시방법
DE10154770B4 (de) Dynamische Speichervorrichtung mit einer Auswahleinrichtung für das selektive Ausblenden von nicht belegten Speicherzellen beim Refresh
JPS593790A (ja) ダイナミツクメモリ素子を用いた記憶装置
US6643211B2 (en) Integrated memory having a plurality of memory cell arrays
US6094398A (en) DRAM including an address space divided into individual blocks having memory cells activated by row address signals
EP0473311A2 (en) Memory row redrive
US6094397A (en) Method and apparatus for addressing multi-bank memory

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: INFINEON TECHNOLOGIES AG

Free format text: FORMER OWNER: SIEMENS AKTIENGESELLSCHAFT

Effective date: 20130225

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130225

Address after: German Neubiberg

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: Siemens AG

Effective date of registration: 20130225

Address after: Munich, Germany

Patentee after: QIMONDA AG

Address before: German Neubiberg

Patentee before: Infineon Technologies AG

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160113

Address after: German Berg, Laura Ibiza

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: QIMONDA AG

CX01 Expiry of patent term

Granted publication date: 20040721

CX01 Expiry of patent term