KR100307193B1 - 전계방사형캐소드 - Google Patents

전계방사형캐소드 Download PDF

Info

Publication number
KR100307193B1
KR100307193B1 KR1019980008077A KR19980008077A KR100307193B1 KR 100307193 B1 KR100307193 B1 KR 100307193B1 KR 1019980008077 A KR1019980008077 A KR 1019980008077A KR 19980008077 A KR19980008077 A KR 19980008077A KR 100307193 B1 KR100307193 B1 KR 100307193B1
Authority
KR
South Korea
Prior art keywords
electrode
cathode
channel
emitter
current
Prior art date
Application number
KR1019980008077A
Other languages
English (en)
Other versions
KR19980080122A (ko
Inventor
시게오 이토
다카히로 니이야마
마사하루 도미타
요시타카 가가와
아키라 이노우에
쥰지 이토
세이고 가네마루
Original Assignee
사또 다께오
고교 기쥬쯔인
니시무로 아츠시
후다바 덴시 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사또 다께오, 고교 기쥬쯔인, 니시무로 아츠시, 후다바 덴시 고교 가부시키가이샤 filed Critical 사또 다께오
Publication of KR19980080122A publication Critical patent/KR19980080122A/ko
Application granted granted Critical
Publication of KR100307193B1 publication Critical patent/KR100307193B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J3/00—Details of electron-optical or ion-optical arrangements or of ion traps common to two or more basic types of discharge tubes or lamps
    • H01J3/02—Electron guns
    • H01J3/021—Electron guns using a field emission, photo emission, or secondary emission electron source
    • H01J3/022—Electron guns using a field emission, photo emission, or secondary emission electron source with microengineered cathode, e.g. Spindt-type
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00—Electrodes common to discharge tubes
    • H01J2201/30—Cold cathodes
    • H01J2201/319—Circuit elements associated with the emitters by direct integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels

Landscapes

  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Electrodes For Cathode-Ray Tubes (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)

Abstract

(과제) 각 이미터의 방사전자량을 균일화함과 동시에, 게이트 전압과 이미터가 단락하더라도 라인결함이 생기지 않게 한다.
(해결수단) 채널형성전극(5)위에 형성된 채널의 전자이동량을, 전류제어전극(3)에 양의 전압을 인가함으로써 제어한다. 이로서, 캐소드 전극(4)으로부터 이미터(9)에 공급되는 전류량을 제어할 수가 있다. 또, 이미터(9)와 게이트 전극(7)이 단락하면 채널의 전류밀도가 증대하여 채널이 파괴됨으로 이미터(9)에의 전류공급을 정지시킬수가 있다.

Description

전계방사형 캐소드{FIELD EMISSION CATHODE}
(발명이 속하는 기술분야)
본 발명은 냉음극으로서 알려져 있는 전계방사형 캐소드에 관한 것이다.
(종래의 기술)
금속 또는 반도체 표면의 인가전압을 109[V/m]정도로 하면, 터널효과에 의하여 전자가 장벽을 통과하여, 상온에서도 진공중에 전자방사가 행해지게 된다. 이를 전계방사(Field Emission)라 부르고, 이와 같은 원리로 전자를 방사하는 캐소드를 전계방사형 캐소드(Field Emission Cathode), 혹은 전계방사소자로 부르고 있다.
근년, 반도체 미세가공기술을 구사하여, 미크론 사이즈의 전계방사형 캐소드로 이루어지는 면방사형의 전계방사형 캐소드를 제작하는 것이 가능하게되어 있고, 전계방사형 캐소드를 캐소드 기판위에 다수개 형성한 것은, 그의 각 이미터로부터 방사된 전자를 형광면에 조사함으로써 평면형의 표시장치나 각종의 전자장치를 구성하는 전자공급수단으로서 사용하는 것이 가능하게 되어 있다.
이와 같은 전계방사형 캐소드의 일예로서, 스핀트(Spindt)형이라 불리우는 전계방사형 캐소드(이하, 「FEC」)의 사시도를 도 14에 도시하고 있다.
이 도면에 있어서 캐소드 기판(100)위에 캐소드 전극층(101)이 형성되어 있고, 이 캐소드 전극층(101)위에 저항층(102), 절연층(103) 및 게이트 전극층(104)이 순차 성막되어 있다. 그리고 게이트 전극층(104) 및 절연층(103)에 형성된 개구내에 원뿔모양의 이미터(115)가 형성되고, 이 이미터(115)의 선단부분이 게이트 전극층(104)의 개구부로부터 임하고 있다.
이 FEC에 있어서는 집적회로를 제조하는 미세가공기술을 사용함으로써 이미터콘(115)과 게이트 전극층(104)의 거리를 서브미크론으로 할 수 있기 때문에 이미터(115)와 게이트 전극층(104)사이에 불과 수십볼트의 전압을 인가함으로써, 이미터(15)로부터 전자를 방사시킬수가 있다.
따라서, 도 14에 도시하는 바와 같이 상기의 FEC가 어레이 모양으로 다수개 형성되어 있는 캐소드 기판(100)의 상방에 형광재료가 도포되어 있는 애노드 기판(116)을 배치하여, 전압 VGE, VA을 인가하면 방사된 전자에 의하여 형광재를 발광시킬수 있는 표시장치로 할 수가 있다.
여기서, 이미터(115)와 캐소드 전극층(101) 사이에 저항층(102)이 설치되어 있는 것은 다음과 같은 이유에 의한 것이다. 스핀트형의 전계방사형 캐소드에 있어서는, 이미터(115)와 게이트 전극층(104)의 거리가 매우 짧게 되어 있기 때문에, 제조과정에 있어서는 먼지등에 의하여 이미터(115)와 게이트 전극층(104)이 단락해 버리는 일이 있다. 여기서 게이트 전극층(104)과 이미터(115)가 하나라도 단락해 있으면, 모든 게이트 전극층(104)과 이미터(115) 사이에 전압이 인가되지 않게 되어 동작불능으로 된다.
또, FEC의 초기의 동작시에는 국부적인 탈가스가 생겨, 이 가스에 의하여 이미터(115)와 게이트 전극층(104) 혹은 애소드 전극(116) 사이가 방전을 일으키는일이 있고, 이 때문에 대전류가 캐소드 전극층(101)으로 흘러 캐소드 전극층(101)이 파괴된다는 것이 있었다.
더욱더, 다수의 이미터(115)중의 전자가 방사되기 쉬운 이미터에 전자의 방사가 집중되기 때문에, 그 이미터에 전류가 집중하여, 화면상에 이상하게 밝은 스폿이 발생하는 일이 있었다.
거기서, 이미터(115)와 캐소드 전극층(101) 사이에 저항층(102)을 설치함으로서, 어떤 이미터(115)로부터의 방사전자가 많아지면, 이 이미터(115)에 흐르는 전류의 증가에 따라 상기 저항층(102)에 의하여 이 이미터콘(115)의 전자방사를 억제하는 방향으로 전압강하가 생겨, 이 이미터(115)에 있어서 전자방사의 폭주를 저지할 수 있다. 이와 같이 저항층(102)을 설치함으로써 특정의 이미터(115)에의 전류의 집중을 방지할 수가 있고, FEC의 제조상의 수율 향상이나 안정한 동작을 도모할 수 있게 된다.
(발명이 해결하려고 하는 과제)
그러나, 도 14에 도시하는 바와 같이 전계방사형 캐소드에 있어서, 캐소드 전극과 이미터 사이에 저항층을 설치하도록 하더라도, 다수의 이미터로부터 방사되는 방사전자량을 균일화하는 것은 곤란하고, 더욱더, 게이트전극과 이미터가 단락하였을때에, 그의 라인이 결함으로 되는 일이 있었다.
또, 복수의 이미터에 의하여 1화소마다 대응하는 전자원을 형성시키는 경우는, 그의 이미터어레이내에 있어서 이미터와 게이트 전극이 단락하였을 경우에, 필요한 전류를 취할 수 없고, 표시기에 적용되어 있을때에는 그 부분만 휘도가 저하한다라는 문제점이 있었다.
(과제를 해결하기 위한 수단)
본 발명은 이와 같은 문제점을 해결하기 위하여 이루어진 것이고, 본 발명의 전계방사형 캐소드는, 예리한 선단을 갖는 이미터와 그 선단을 둘러싸도록 형성된 게이트 전극으로 이루어지는 전계방사형 캐소드에 있어서, 상기 이미터는 금속 또는 금속화합물을 퇴적 혹은 가공하여 형성됨과 동시에, 캐소드 기판위에 형성된 채널형성전극의 일단위에 형성되어 있고, 이 채널형성전극의 타단에는 캐소드 전극이 형성됨과 동시에 상기 이미터와 상기 캐소드 전극사이에는, 상기 채널형성전극을 흐르는 전류를 제어하기 위한 전류제어전극이 하나 이상 설치되어 있는 것이다. 또, 상기 전계방사형 캐소드에 있어서, 상기 전류제어전극과 채널형성전극 사이에 절연층을 형성하도록 하여도 좋다. 더욱더, 상기 채널형성전극을 반도체막에 의하여 형성하여도 좋은 것이다.
더욱, 본 발명의 전계방사형 캐소드의 제1예에서는, 기판위에 전류제어전극, 제1절연층, 캐소드전극, 채널형성전극, 제2절연층, 게이트전극을 순차 성막한 적층캐소드기판에 대하여, 상기 게이트 전극 및 상기 제2절연층에 개구가 설치되어 이 개구의 저면에 노출되어 있는 상기 채널형성전극위에 이미터가 형성되고, 상기 전류제어전극과 상기 제1절연층을 통하여 대향하는 상기 채널형성전극의 부분에 채널이 형성되고, 이 채널의 통과 전류량이 상기 전류제어전극에 인가되는 전압에 의하여 제어됨으로써, 상기 캐소드 전극으로부터 상기 채널형성전극을 경유하여 상기이미터에 공급되는 전류량이 제어되도록 하고 있다.
또, 제1의 예에 있어서 스트라이프모양의 복수개의 상기 캐소드 전극과 스트라이프모양의 복수개의 상기 전류제어전극이 매트릭스모양으로 배열되어 있고, 상기 양전극의 교차부마다 1화소에 대응하는 복수의 이미터로 이루어지는 이미터어레이를 상기 채널형성전극위에 형성하는 것으로 하고 있다. 더욱더, 형광체의 피착된 애노드 전극이 형성되어 있는 애노드 기판을, 상기 캐소드 기판에 대향하여 설치하고, 상기 전류제어전극에 아날로그 또는 디지털 화상신호를 공급함으로써, 상기 애노드 기판위에 표시된 화상의 계조(階調)를 제어하도록 하여도 좋다.
더욱 또, 본 발명의 전계방사형 캐소드의 제2의 예에서는, 캐소드 기판위에 채널형성전극, 캐소드 전극, 절연층, 게이트 전극을 순차 성막한 적층 캐소드 기판에 대하여, 상기 게이트 전극 및 상기 절연층에 개구가 설치되어, 이 개구의 저면에 노출된 상기 채널형성전극위에 이미터가 형성되고, 상기 채널형성전극의 일부분에 채널이 형성되고, 이 채널위의 상기 절연층의 두께가 얇게 형성되어 있음과 동시에, 상기 채널에 대향하도록 전류제어전극이 형성되어 있고, 상기 채널의 통과 전류량이 상기 전류제어전극에 인가되는 전압에 의하여 제어됨으로써, 상기 캐소드 전극으로부터 상기 채널형성전극을 경유하여 상기 이미터에 공급되는 전류량이 제어되도록 하고 있다.
또, 제2의 예에 있어서, 스트라이프모양의 복수의 상기 캐소드 전극과, 스트라이프모양의 복수의 상기 전류제어전극이 매트릭스모양으로 배열되어 있고, 상기 양전극의 교차부마다 1화소에 대응하는 복수의 이미터로 이루어지는 이미터어레이를 상기 채널형성전극위에 형성하는 것으로 하고 있다. 더욱더, 형광체의 피착된 애노드 전극이 형성되어 있는 애노드 기판을, 상기 캐소드 기판에 대향하여 설치하고, 상기 전류제어전극에 아날로그 또는 디지털 화상신호를 공급함으로써, 상기 애노드 기판위에 표시된 화상의 계조를 제어하도록 하여도 좋다.
더욱 또, 본 발명의 전계방사형 캐소드의 제3예에서는, 기판위에 채널형성전극, 캐소드전극, 절연층, 케이트 전극을 순차 성막한 적층캐소드기판에 대하여, 상기 게이트 전극 및 상기 절연층에 개구가 설치되고, 이 개구의 저면에 노출된 상기 채널형성전극위에 이미터가 형성되고, 상기 채널형성전극에 있어서 상기 이미터와 상기 캐소드 전극사이에 형성된 채널위에 전류제어전극이 형성되어, 이 전류제어전극과 상기 채널형성전극의 계면에 쇼트키 장벽이 생겨있고, 이 채널의 통과전류량이 상기 전류제어전극에 인가되는 전압에 의하여 제어됨으로써, 상기 캐소드 전극으로부터 상기 채널형성전극을 경유하여 상기 이미터에 공급되는 전류량이 제어되도록 하고 있다.
또, 제3의 예에 있어서, 스트라이프모양의 복수의 상기 캐소드 전극과 스트라이프 모양의 복수의 상기 전류제어전극이 매트릭스모양으로 배열되어 있고, 상기 양전극의 교차부마다 1화소에 대응하는 복수의 이미터로 이루어지는 이미터 어레이를 상기 채널형성전극위에 형성하는 것으로 하고 있다. 또한, 형광체의 피착된 애노드전극이 형성되어 있는 애노드 기판을, 상기 캐소드 기판에 대향하여 설치하고, 상기 전류제어전극에 아날로그 또는 디지털 화상신호를 공급함으로써, 상기 애노드 기판위에 표시된 화상의 계조를 제어하도록 하여도 좋다.
더욱 또, 본 발명의 전계방사형 캐소드의 제4의 예에서는, 캐소드 기판위에 전류제어전극, 제1절연층, 캐소드전극, 채널형성전극, 제2절연층 게이트 전극을 순차 성막한 적층 캐소드 기판에 대하여 상기 게이트 전극 및 상기 제2절연층에 개구가 설치되고, 이 개구의 저면에 노출된 상기 채널형성전극위에 이미터가 형성되고, 상기 전류제어전극과 상기 제1절연층을 통하여 대향하는 상기 채널형성전극의 부분에 채널이 형성되고, 이 채널의 통과 전류량이 상기 전류제어전극에 인가되는 전압에 의하여 제어됨으로써, 상기 캐소드 전극으로부터 상기 채널형성전극을 경유하여, 상기 채널의 바로위에 형성된 상기 이미터에 공급되는 전류량이 제어되도록 하고 있다.
더욱 또, 본 발명의 전계방사형 캐소드의 제5의 예에서는, 캐소드 기판위에 전류제어전극, 제1절연층, 캐소드 전극, 채널형성전극, 제2절연층, 게이트전극을 순차 성막한 적층 캐소드 기판에 대하여, 상기 게이트 전극 및 상기 제2절연층에 개구가 설치되고, 이 개구의 저면에 노출된 상기 채널형성전극위에 이미터가 형성되어 상기 채널형성전극이 옴접속층에 끼워진 I층 반도체로부터 형성되어 있음과 동시에, 상기 전류제어전극과 상기 제1절연층을 통하여 대향하는 상기 채널형성전극의 부분에 채널이 형성되어, 이 채널의 통과전류량이 상기 전류제어전극에 인가되는 전압에 의하여 제어됨으로써, 상기 캐소드전극에서 상기 채널형성전극을 경유하여, 상기 채널의 바로 위에 형성된 상기 이미터에 공급되는 전류량이 제어되도록 하고 있다.
또, 제4의 및 제5의 예에 있어서, 스트라이프모양의 복수의 상기 캐소드 전극과 스트라이프모양의 복수의 상기 전류제어전극이 매트릭스모양으로 배열되어 있고, 상기 양전극의 교차부마다 1화소에 대응하는 복수의 이미터로 이루어지는 이미터어레이를 상기 채널형성전극위에 형성하는 것으로 하고 있다. 더욱더, 형광체의 피착된 애노드 전극이 형성되어 있는 애노드 기판을, 상기 캐소드 기판에 대향하여 설치하고, 상기 전류제어전극에 아날로그 또는 디지털 화상신호를 공급함으로써, 상기 애노드 기판위에 표시된 화상의 계조를 제어하도록 하여도 좋다.
더욱 또, 본 발명의 전계방사형 캐소드의 제6의 예에서는, p형 혹은 n형의 반도체기판의 일표면에 형성된 n형 혹은 p형 반도체 영역으로 이루어지는 소스 및 드레인과, 이 드레인위에 형성된 예리한 선단을 갖는 이미터와, 상기 드레인위와 상기 소스위를 적어도 제외하고, 상기 반도체 기판의 일표면위에 형성된 절연층과 이 절연층위에 상기 이미터의 선단을 둘러싸도록 형성된 게이트 전극과, 상기 드레인과 상기 소스의 사이이고, 상기 절연층위에 형성된 채널게이트 전극과 상기 소스위에 형성된 소스전극과 형광체의 피착되어 있는 애노드 전극이 형성되어 있음과 동시에, 상기 반도체 기판에 대향하여 설치된 애노드 기판을 구비하고, 상기 채널게이트 전극과 아날로그 또는 디지털 화상신호를 공급함으로써, 상기 애노드 기판위에 표시된 화상의 계조를 제어하도록 하고 있다.
이와 같은 본 발명의 전계방사형 캐소드에 의하면, 전류제어전극에 인가하는 전압에 따라, 이미터전류를 제어할 수 있게 된다. 따라서, 다수 형성되어 있는 이미터마다 이미터전류를 제어하는 것이 가능하게 되고, 다수의 이미터의 이미터전류를 균일화할 수가 있다. 따라서, 전계방사형 캐소드가 표시장치에 적용되어 있는경우에는, 각 화소의 휘도를 가지런히 하는 것이 가능하게 됨과 동시에 휘도조정을 행할 수 있게 된다.
또, 게이트 전극과 이미터가 단락한 경우에는 채널에 흐르는 전류밀도가 증대하여 채널이 파괴되게 되므로, 게이트전극과 단락하고 있는 이미터는 캐소드 전극으로부터 따로 떨어지게 되고, 라인결함의 발생을 방지할 수가 있다.
더욱더, 5V-15V의 저전압을 전류제어전극에 인가함으로써, 이미터 전류를 제어할 수 있음과 동시에, 이미터의 이미션의 컷오프를 행할수도 있다. 따라서 스트라이프모양의 캐소드 전극과 전류제어전극을 매트릭스모양으로 형성함으로써, 전계방사형 캐소드를 라인주사등의 스캔 구동을 행할 수 있게 된다. 더욱 또, 전류제어전극 혹은 채널게이트전극에 아날로그 또는 디지털 화상신호를 공급함으로써, 캐소드 기판에 대향하여 배치된 애노드 기판위에 표시되는 화상의 계조를 제어할 수 있게 된다.
도 1은 본 발명의 전계방사형 캐소드의 실시형태의 제1의 예의 구성을 도시하는 단면도이다.
도 2는 본 발명의 전계방사형 캐소드의 실시형태의 제1의 예의 구성을 도시하는 평면도이다.
도 3은 본 발명의 전계방사형 캐소드의 실시형태의 제1의 예의 변형예의 구성을 도시하는 평면도이다.
도 4는 본 발명의 전계방사형 캐소드의 실시형태의 제2의 예의 구성을 도시하는 단면도이다.
도 5는 본 발명의 전계방사형 캐소드의 실시형태의 제3의 예의 구성을 도시하는 단면도이다.
도 6은 본 발명의 전계방사형 캐소드의 실시형태의 제4의 예의 구성을 도시하는 단면도이다.
도 7은 본 발명의 전계방사형 캐소드의 실시형태의 제5의 예의 구성을 도시하는 단면도이다.
도 8은 본 발명의 전계방사형 캐소드의 실시형태의 제5의 예의 구성을 도시하는 평면도이다.
도 9는 본 발명의 전계방사형 캐소드에 있어서 전류제어전극전압에 대한 이미터전류, 및, 애노드 전류의 특성을 도시하는 도면이다.
도 10은 본 발명의 전계방사형 캐소드의 실시형태의 제1예를 표시장치에 적용한 경우의 타의 구성을 도시하는 도면이다.
도 11은 본 발명의 전계방사형 캐소드에 있어서 전류제어전극전압의 변화에 대한 애노드 전류의 변화를 도시하는 도면이다.
도 12는 제안되어 있는 전계방사형 캐소드의 구성을 도시하는 도면이다.
도 13은 도 11에 도시하는 전계방사형 캐소드를 표시장치에 적용한 경우의 구성을 도시하는 도면이다.
도 14는 종래의 전계방사형 캐소드의 구성의 일예를 도시한 도면이다.
"도면의 주요부분에 대한 부호의 설명"
1: 캐소드기판 2: 제1절연층 3: 전류제어전극
4: 캐소드전극 5: 채널형성전극 6: 제2절연층
7: 게이트전극 8: 개구 9: 이미터
11,12: 절연층 13-1,13-2: 옴접촉층 14: 채널형성전극
21: p형 실리콘 기판 21-1,21-2: n형 실리콘 영역
23: 채널게이트전극 24: 채널 25: 소스전극
40: 아날로그비디오 신호
(발명의 실시형태)
본 발명의 전계방사형 캐소드의 실시형태의 제1예의 구성을 도시하는 단면도를 도 1에, 그의 평면도를 도 2에 도시하고 있다. 다만, 도 2에는 전류제어전극(3), 캐소드전극(4), 채널형성전극(5)의 배치구조만이 도시되어 있다. 도 1에 도시하는 전계방사형 캐소드의 제1예에서는, 글라스등의 캐소드기판(1)위에 니오브 등으로 이루어지는 패터닝된 전류제어전극(3)이 성막되어 있고, 이 위에 실리콘 산화물 혹은 실리콘 질화물로 이루어지는 제1절연층(2)이 형성되어 있다.제1절연층(2)위에는, 패터닝된 캐소드 전극(4)이 성막됨과 동시에, 캐소드 전극(4)에 전기적으로 접속됨과 동시에, 전류제어전극(3)과 제1절연층(2)을 통하여 교차하도록, 약 0.5㎛이하의 두께의 비결정성 실리콘(a-Si) 혹은 폴리실리콘으로 이루어지는 채널형성전극(5)이 성막되어 있다.
또한, 채널형성전극(5)위에는, 실리콘 산화물로 이루어지는 제2절연층(6)이 형성되어 있음과 동시에, 이 제2절연층(6)위에 게이트 전극(7)이 형성되어 있다. 또, 제2절연층(6) 및 게이트 전극(7)에는, 개구(8)가 다수 형성되어 있고, 이 개구(8)의 저면, 즉, 채널형성전극(5)위에 고융점금속재료, 카본재료, 혹은 질화물, 규소화합물, 탄화물 등으로 이루어지는 이미터(9)가 형성되어 있다.
더욱이, 채널형성전극(5)에 있어서, 전류제어전극(3)과 교차하고 있는 부분만이 완전공핍형의 박막으로 된 채널로 되어 있고, 타의 부분은 도전율이 높은, 예를 들면 a-Si로 형성되어 있다. 이 채널은 통상은 비도통이고, 전류제어전극(3)에 양의 소정의 전압이 인가되었을때에 음의 유도전하에 의한 N형의 채널이 생김으로써 도통을 개시하게 된다.
이와 같이 구성된 전계방사형 캐소드의 평면도를 도 2에 도시한다. 더욱이, 도 1에 도시한 단면도는, 도 2에 도시하는 평면도에 2점 쇄선으로 도시한 절단선에 의하여 절단하였을때의 단면을 도시하고 있다.
도 2에 도시하는 바와 같이, 스트라이프모양의 전류제어전극(3)과 스트라이프모양의 캐소드전극(4)은 매트릭스모양으로 형성되어 있고, 예를들면, 전류제어전극(3)이 라인을 구성하고 있고, 캐소드전극(4)은 칼럼을 구성하고 있다. 전류제어전극(3)은, 채널에 교차하는 제1전류제어전극 3-1, 3-2,…와, 라인으로된 제2전류제어전극 3a-1, 3a-2,…으로 구성되어 있다. 또 a-Si등으로 이루어지는 채널형성전극(5)의 일단은, 스트라이프모양의 캐소드전극(4)에 전기적으로 접속되는 것과 같이, 직접 그 위에 형성되어 있고, 그 접속점에서 연신(延伸)되어 있는 전극(5)위이고, 제1전류제어전극 3-1, 3-2,…와 교차하는 부분에 채널이 형성되어 있다.
또한, 채널로부터 연신된 채널형성전극(5)은 폭이 넓게 되어 그 위에 복수의 콘모양의 이미터(9)가 형성되어 있다. 이 채널형성전극(5)위에 형성된 복수의 이미터(9)는, 표시장치에 적용되었을 경우에 1화소에 대응하는 것으로 된다. 즉, Kij, K(i+1)j는 각각 화소에 대응하게 된다.
더욱이, 도 2에서는 제1절연층(2), 제2절연층(6), 게이트전극(7)을 생략하여 도시하고 있다.
이와 같이 구성된 전계방사형 캐소드에 있어서, 전류제어전극(3)에 임계 전압 이상의 전압을 인가하면, 통상은 비도통으로 된 채널에 N형의 채널이 형성되어 도통을 개시하게 된다. 이로서, 캐소드전극(4)으로부터 이미터(9)에 전류가 공급되게 되어, 이미터(9)로부터 전자가 방사되게 된다. 이 임계전압은, 예를들면 5V- 15V 정도의 저전압으로 되고, 채널깊이에 의하여 이동전자량이 변화하게 되고, 채널길이가 클수록 임계전압은 저하하게 된다.
또, 전류제어전극(3)의 인가전압에 대한 이미터전류는, 도 9에 도시하는 바와 같이 자승(自乘)특성으로 변화하므로, 전류제어전극(3)의 인가전압을 제어함으로써, 각 이미터(9)로부터 방사되는 전자량을 제어하는 것이 가능하게 된다. 따라서, 표시장치에 적용된 경우에는, 전류제어전극(3)의 인가전압을 제어함으로써, 도 9에 도시하는 바와 같이 애노드전류, 즉 휘도조정을 행할 수가 있다.
또한, 전류제어전극(3)의 인가전압을 임계전압이하로 하면, 채널은 비도통상태로 되고, 캐소드 전극(4)으로부터 이미터(9)에의 전류공급을 정지할 수 있으므로, 게이트 전극(7)을 주사구동하는 일없이, 전류제어전극(3)과 캐소드 전극(4)으로 다이나믹하게 주사구동할 수 있게 된다. 따라서, 표시장치에 적용되었을때에, 캐소드 전극(4)에 1라인마다의 화상신호를 인가함과 동시에, 전류제어전극(3)를 순차 주사하여 구동함으로써, 화상을 표시할 수 있게 된다.
더욱이, 게이트전극(7)에는 이미터(9)로부터의 전자를 방사할 수 있는 고정전압을 인가하면 되고, 전류제어전극(3)로부터 고전압의 인가되는 게이트전극(7)을 주사구동할 필요가 없으므로, 구동회로의 구성을 간략화할 수가 있다. 또, 게이트 전극(7)은 주사되지 않으므로, 패터닝하지 않는 베타전극으로서 형성하도록 하여도 지장이 없지만 기생용량의 발생을 고려하면 패터닝하는 편이 썩 알맞는다.
더욱 또, 채널형성전극(5)의 채널부를 0.1∼0.2㎛정도의 두께의 완전 공핍형 극박막으로 함으로써, 이미터(9)가 폭주하였을 경우에, 채널에 흐르는 전류의 전류밀도의 증대에 의하여 채널을 파괴할 수 있게 된다. 이 경우에, 파괴된 채널에서는 전류가 흐르지 않는 것으로, 폭주한 이미터(9)를 캐소드 전극(4)으로부터 따로 떼어낼수가 있고, 이미터(9)와 게이트 전극(7)이 단락하였을 경우의 라인 결함의 발생을 방지할 수가 있다.
상기의 설명에서는, 복수의 이미터(9)를 1화소에 대응하여 형성하도록 하였지만, 하나의 이미터(9)를 1화소에 대응하여 형성하도록 하여도 좋다.
또, 본 발명의 전계방사형 캐소드의 실시형태의 제1예에 있어서 변형예의 구성을 도 3에 도시한다. 더욱이, 도 3은 상기 도 2에 대응하는 평면도이고, 전류제어전극(3), 캐소드전극(4) 채널형성전극(5)의 배치구조만이 도시되어 있다.
도 3에 있어서 스트라이프모양의 다수개의 캐소드 전극(4)과 스트라이프모양의 다수개의 전류제어전극(3)이 매트릭스모양으로 배열되어 있고, 전류제어전극(3)과 캐소드전극(4)이 교차하는 부분에 있어서, 양전극(3,4)은 패터닝되어 있다. 그리고, 이 교차부내에 위치하도록 복수의 이미터(9)가 형성되어 있는 채널형성전극(5)이, 도시하는 바와 같이 패터닝되어 형성되어 있다. 즉, 이 이미터(9)가 형성되어 있는 채널형성전극(5)은 복수의 섬모양으로 형성되어 있다.
이와 같이 구성된 전계방사형 캐소드는, 상술한 제1의 예와 꼭같은 작용을 이룰수가 있다.
다음에, 본 발명의 전계방사형 캐소드의 실시형태의 제2예의 구성을 도시하는 단면도를 도 4에 도시한다. 도 4에 도시한 전계방사형 캐소드의 제2예에서는, 글라스등의 캐소드기판(1)위의 일부에, 채널이 형성된 약 0.5㎛이하의 두께의 비결정성실리콘(a-Si) 혹은 폴리실리콘으로 이루어지는 채널형성전극(5)이 성막되어 있다. 그리고, 채널형성전극(5)위에 패터닝된 캐소드전극(4)이 성막됨과 동시에, 실리콘 산화물 혹은 실리콘 질화물로 이루어지는 절연층(11)이 형성되어 있다. 절연층(11)위에는 게이트 전극(7)이 형성되어 있다. 또, 절연층(11) 및 게이트전극(7)에는, 개구(8)가 다수형성되어 있고, 이 개구(8)의 저면, 즉, 채널형성전극(5)위에 고융점 금속재료, 카본재료, 혹은 질화물, 규소화합물, 탄화물등으로 이루어지는 콘모양의 이미터(9)가 형성되어 있다.
또한, 채널형성전극(5)에 있어서, 일부가 완전공핍형의 박막으로 되어 채널이 형성되어 있고, 이 채널부와 절연층(11)를 통하여 교차하도록 전류제어전극(3)이 절연층(11)위에 형성되어 있다. 더욱이, 채널부 이외의 채널형성전극(5)의 부분은 도전율이 높은, 예를들면 a-Si로 형성되어 있다. 이 채널은 통상 비도통이고, 전류제어전극(3)에 양의 소정의 전압이 인가되었을때에 유도전하가 채널내에 생김으로써 도통을 개시하게 된다.
이와 같이 구성된 전계방사형 캐소드에 있어서, 전류제어전극(3)에 임계전압을 인가하면, 통상은 비도통으로 된 채널의 공핍층의 폭이 좁아지고, 도통을 개시하게 된다. 이로써 캐소드 전극(4)으로부터 이미터(9)에 전류가 공급되게 되고 이미터(9)로부터 전자가 방사되게 된다. 이 임계전압은, 예를들면 5V∼15V정도의 저전압으로 충분하고, 채널길이에 의하여 이동전자량이 변화하게 되고, 채널길이가 클수록 임계전압은 저하하게 된다.
또, 전류제어전극(3)의 인가전압을 제어함으로써 채널의 도통도를 제어할 수가 있고, 각 이미터(9)로부터 방사되는 전자량을 제어할 수가 있다. 이경우의 전류제어전극(3)의 인가전압에 대한 이미터전류는,도 9에 도시하는 바와 같이 자승특성으로 변화하게 된다.
또한, 전류제어전극(3)과 캐소드전극(4)을 스트라이프모양으로 형성함과 동시에, 매트릭스를 구성시킴으로써, 표시장치에 적용되었을 경우에, 캐소드전극(4)에 1라인마다의 화상신호를 인가함과 동시에, 전류제어전극(3)을 순차 주사하여 구동함으로써 화상을 표시할 수 있게 된다.
이 경우, 게이트 전극(7)에는 이미터(9)로부터 전자를 방사할 수 있는 고정전압을 인가하면 좋고, 전류제어전극(3)으로부터 고전압의 인가되는 게이트 전극(7)을 주사구동할 필요가 없으므로, 구동회로의 구성을 간략화할 수가 있다.
더욱이, 표시장치에 적용되었을 경우에는, 도 9에 도시하는 바와 같이, 전류제어전극(3)의 인가전압에 대하여 애노드 전류가 변화하게 되고, 이를 이용하여 휘도조정을 행할 수가 있다.
더욱 또, 채널형성전극(5)의 채널부를 0.1∼0.2㎛정도의 두께의 완전공핍형 극박막으로 함으로서, 이미터(9)가 폭주하였을 경우에, 채널에 흐르는 전류의 전류밀도의 증대에 의하여 채널을 파괴할 수 있게 된다. 이로서 폭주한 이미터(9)를 캐소드전극(4)으로 따로 떼어낼수가 있고, 이미터(9)와 게이트전극(7)이 단락한 경우의 라인결함의 발생을 방지할 수가 있다.
더욱 또 복수의 이미터(9)를 1화소에 대응하여 형성하도록 하여도, 혹은, 하나의 이미터(9)를 1화소에 대응하여 형성하도록 하여도 좋다.
다음에, 본 발명의 전계방사형 캐소드의 실시형태의 제3예의 구성을 나타내는 단면도를 도 5에 도시한다.
도 5에 나타내는 전계방사형 캐소드의 제3의 예에서는, 글라스 등의 캐소드 기판(1)위에, 일부에 채널이 형성된 약 0.5㎛이하의 두께의 비결정성 실리콘(a-Si)혹은 폴리실리콘으로 이루어지는 채널형성전극(5)이 성막되어 있다. 그리고, 채널형성전극(5)위에 패터닝된 캐소드전극(4)이 성막됨과 동시에, 채널형성전극(5)위에 패터닝 된 전류제어전극(3)이 성막되어 있다. 그리고, 전류제어전극(3) 및 캐소드전극(4)위에 실리콘 산화물 혹은 실리콘 질화물로 이루어지는 절연층(12)이 형성되어 있다. 더욱이 채널형성전극(5)과 전류제어전극(3)의 계면에, 쇼트키 장벽이 생기도록, 채널형성전극(5)의 불순물의 도핑량 및 전류제어전극(3)의 금속재료가 선정되어있다.
또, 절연층(12)위에는 게이트전극(7)이 형성되어있다. 또, 절연층(12) 및 게이트전극(7)에는 개구(8)가 다수형성되어 있고, 이 개구(8)의 저면, 즉, 채널 형성전극(5)위에 고융점금속재료, 카본재료, 혹은 질화물, 규소화합물, 탄화물 등으로 이루어지는 콘모양의 이미터(9)가 형성되어있다.
더욱더, 채널형성전극(5)에 있어서, 그 위에 전류제어전극(3)이 형성되어 있는 부분이 완전공핍형의 박막으로 되어 채널이 형성되어 있고, 이 채널부를 제외하여 채널형성전극(5)은 도전율이 높은, 예를 들면, a-Si로 형성되어있다. 이 채널은 통상 비도통이고, 전류제어전극(3)에 양의 소정의 전압이 인가되었을때에 도통을 개시하게된다.
이와같이 구성된 전계 방사형 캐소드에 있어서, 전류제어전극(3)에 임계 전압이상의 전압을 인가하면, 통상은 비도통으로된 채널의 공핍층의 폭이 좁아지고 도통을 개시하게된다. 이로서, 캐소드전극(4)으로부터 이미터(9)에 전류가 공급되게되고, 이미터(9)로부터 전자가 방사되게된다. 이 임계전압을 예를들면, 5V∼15V정도의 저전압을 충분하고, 채널길이에 의하여 이동 전자량이 제어되어 채널길이가 클수록 임계전압을 저하하게 된다.
또, 전류제어전극(3)의 인가전압을 제어함으로써 채널의 도통도를 제어할 수가 있고, 각 이미터(9)로부터 방사되는 전자량을 제어할 수가 있다. 이 경우의 전류제어전극(3)의 인가전압에 대한 이미터 전류는 도9에 도시하는 바와같은 자승특성으로 변화하게 된다.
더욱더, 전류제어전극(3)과 캐소드전극(4)을 스프라이트모양으로 형성함과 동시에, 매트릭스를 구성시킴으로써, 표시장치에 적용되었을 경우에, 캐소드전극(4)에 1라인 마다의 화상신호를 인가함과 동시에 전류제어전극(3)을 순차 주사하여 구동함으로써, 화상을 표시할 수 있게 된다.
이 경우, 게이트전극(7)에는 이미터(9)로부터 전자를 방사할 수 있는 고정 전압을 인가하면 되고, 전류제어전극(3)으로부터 고전압의 인가되는 게이트전극(7)을 주사구동할 필요가 없으므로, 구동회로의 구성을 간략화할 수가 있다.
더욱이, 표시장치에 적용되었을 경우에는, 도9에 도시하는 바와같이 전류제어전극(3)의 인가전압에 대하여 에노드전류가 변화하게 되고, 이를 이용하여 휘도조정을 행할 수가 있다.
더욱 또, 채널형성전극(5)의 채널부를 0.1∼0.2㎛정도의 두께의 완전공핍형극 박막으로 함으로써, 이미터(9)가 폭주하였을 경우에, 채널에 흐르는 전류의 전류밀도의 증대에 의하여 채널을 파괴할 수 있게된다. 이로서, 폭주한 이미터(9)를 캐소드전극(4)으로부터 따로 떼어낼 수가 있고, 이미터(9)와 게이트전극(7)이 단락한 경우의 라인결함의 발생을 방지할 수가 있다.
더욱 또, 복수의 이미터(9)를 1화소에 대응하여 형성하도록 하여도, 혹은 하나의 이미터(9)를 1화소에 대응하여 형성하도록 하여도 좋다.
여기서, 상술한 본 발명의 전계 1방사형 캐소드의 제 1예 내지 제 3예에 있어서 채널이 일부에 형성되어 있는 채널형성전극(3)의 작성방법을 설명한다.
제 1의 방법은 p+의 a-Si에서 채널형성전극을 성막하고, 뒤이어 채널이 형성되는 부분의 a-Si에만 인등의 n형의 불순물을 도핑하여 p형으로 한다. 이로서, 일부에 완전공핍형의 채널이 형성된 채널형성전극을 작성할 수가 있다.
또, 제 2의 방법은 p형의 a-Si에서 채널형성전극을 성막하고, 뒤이어 채널이 형성되는 부분을 제외한 a-Si위에 보론등의 p형의 불순물을 도핑하여 p+로 한다. 이로서, 일부에 완전공핍형의 채널이 형성된 채널형성전극을 작성할 수가 있다.
더욱이, p형의 a-Si에는 메모리효과가 있기 때문에, 이를 이용한 스캔 구동할 수도 있게된다.
다음에 본 발명의 전계방사형 캐소드의 실시형태의 제 4예의 구성을 나타내는 단면도를 도 6에 도시한다.
도 6에 도시하는 전계방사형 캐소드의 제 4예에서는 상기 도 1에 도시하는 제 1예와 달리, 채널이 이미터(9)의 바로밑에 형성되어 있음과 동시에, 채널을 제어하는 전류제어전극(3)이 채널 및 제 1절연층(2)을 통하여 이미터(9)의 바로밑에 형성되어있다.
이와같은 구조로 하면, 채널형성전극(5)에 있어서 상기한 제 1의 방법을 채용하여 채널을 형성할 때에 게이트전극(7)과 제 2절연층(6)에 형성되어 있는 개구(8)로부터 n형의 불순물을 도핑함으로써 채널을 형성할 수가 있게된다.
이 제 4예의 전계방사형 캐소드의 동작 및 상기한 이외의 작용에 대하여는 상술한 전계방사형 캐소드의 제 1예와 꼭같으므로, 그 설명을 여기서는 생략한다.
다음에, 본 발명에 전계방사형 캐소드의 실시형태의 제 5예의 구성을 도시하는 단면도는 도 7에, 그의 평면도를 도 8에 도시한다. 다만, 도 8에는 전류제어전극(3)과 캐소드전극(4)과 옴접촉층(13-1, 13-2)의 배치구조만을 도시하고 있다.
도 7 및 도 8에 도시하는 전계방사형 캐소드의 제 5예에서는, 상기 도 1에 도시하는 제 1예와 달리, 채널이 이미터(9)의 바로 아래에 형성되어 있음과 동시에, 채널을 제어하는 전류제어전극(3)이 채널 및 제 1절연층(2)을 통하여 이미터(9)의 바로밑에 형성되어있다. 더욱더, 채널형성전극(14)이 옴접촉층(13-1,13-2)에 끼워진 a-Si의 I(intrinsic)층으로 형성되어있다. 이 I층의 비저항은 107∼108Ω·cm로 되어, 옴접촉층(13-1,13-2)의 비저항은 103∼105Ω·㎝로 되어 있고, 이로서, 이미터(9)형성 에리어의 저항균일화를 도모할 수가 있다. 더욱이 옴접촉층(13-1,13-2)은 a-Si의 I층(14)의 표면에 n형 불순물을 도핑함으로써 형성되어있다.
이와같이 구성된 전계방사형 캐소드의 제 5예에 있어서, 전류제어전극(3)에 임계전압을 인가하면, 통상 비도통으로된 채널에 있어서, 캐소드전극(4)에 전기적으로 접촉되어 있는 저항층으로 작용하는 옴접촉층(13-2)으로부터 I층(14)을 넘어서 옴접촉층(13-1)에 전류가 공급되게된다. 이로서, 캐소드 전극(4)에서 이미터(9)에 전류가 공급되게 되고, 이미터(9)로부터 전자가 방사되게 된다.
이 경우에, 옴접촉층(13-1,13-2)의 저항 작용에 의하여 각 이미터(9)에는 전류공급량의 균일화가 도모된다. 이 임계전압은 예를들면 5V∼15V 정도의 저전압으로 되고, 채널길이에 의하여 이동 전자량이 제어되어, 채널길이가 클수록 임계전압은 저하하게 된다.
또, 전류제어전극(3)이 인가전압에 대한 이미터전류는 도9에 도시하는 바와같이 자승특성으로 변화하는 것으로부터 전류제어전극(3)의 인가 전압을 제어함으로써, 각 이미터(9)로부터 방사되는 전자량을 제어하는 것이 가능하게 된다. 따라서, 표시장치에 적용되었을 경우에는 전류제어전극(3)의 인가전압을 제어함으로써, 도 9에 도시하는 바와같은 애노드전류, 즉 휘도조정을 행할 수가 있다.
또한, 도 8에 도시하는 바와같이 전류제어 전극(3)과 캐소드전극(4)을 스프라이프모양으로 형성함과 동시에, 양전극에 의하여 X-Y매트릭스을 구성시킴으로써, 표시장치에 적용되었을 경우에, 캐소드전극(4)에 1라인 마다의 화상신호를 인가함과 동시에, 전류제어전극(3)을 순차주사하여 구동함으로써 화상을 표시할 수 있게 된다.
이 경우, 게이트전극(7)에는 이미터(9)로부터 전자를 방사할 수 있는 고정전압을 인가하면 되고, 전류제어전극(3)으로부터 고전압의 인가되는 게이트전극(7)을 주사구동할 필요가 없으므로 구동회로의 구성을 간략화할 수가 있다.
더욱 또, 채널형성전극(14)의 채널부를 0.1∼0.2㎛정도의 두께의 완전공핍형 극박막으로 함으로써, 이미터(9)가 폭주한 경우에, 채널에 흐르는 전류의 전류밀도의 증대에 의하여 채널을 파괴할 수 있게된다. 이미터(9)와 게이트전극(7)이 단락한 경우의 라인결함의 발생을 방지할 수가 있다.
그런데, 상술한 바와같이 상기 설명한 제 1예 내지 제 5예에 있어서 전계방사형 캐소드는, 각각 표시장치의 전자원에 적용 할 수가 있다. 거기서, 상기 제 1예에 있어서 전게방사형 캐소드를 표시장치의 전자원에 적용한 경우의 구성을 도시하는 도10을 참조하면서 표시장치의 설명을 행한다.
도10에 있어서, 도1에 도시하는 제 1예에 있어서, 전계방사형 캐소드의 구성과 다른 구성은, 캐소드기판(1)에 소정간격 이격하여 절연성의 애노드기판(50)을 대향배치한 구성이다. 이 애노드기판(50)는 예를들면, 글라스제로 되어 있고, 그 내표면에는 애노드전극(51)을 형성하는 도전박막이 형성되어있다. 더욱더, 이 애노드전극(51)의 표면에는 형광체(52)가 피착되어있다.
그리고, 스트라이프모양의 복수개의 캐소드(4)에 주사펄스발생기(3-1)로부터 발생된 주사펄스를 저항R을 통하여 순차공급함으로써, 화소마다 구동주사제어한다. 또 게이트전극(7)에 게이트전압(Vg)을 인가하고, 더욱더 애노드전극(51)에 애노드전압 Va을 인가한다. 여기서, 전류제어전극(3)에 표시하고 싶은 화상의 아날로그비디오신호(40)을 공급하면 주사펄스발생기(3-1)에 의하여 발생된 주사펄스에 의하여 선택된 캐소드전극(4)에 접속되어 있는 채널형성전극(5)의 채널만이 도통한다. 이것에 의하여, 아날로그비디오신호(40)의 레벨에 따른 전류가 그 채널형성전극(5)위에 형성되어 있는 이미터(9)에 공급된다. 이 경우에, 이미터(9)의 선단과 게이트전극(7)사이에 있어서 강한 전계가 생기게 되기 때문에, 이미터(9)로부터는 공급된 전류의 밀도에 따라 전자가 전계방출되게된다.
이 전계방사된 전자는 진공분위기로 되어있는 캐소드기판(1)과 애노드기판(50)사이를 비상하여 애노드전극(51)위에 피착되어 있는 형광체(52)에 도달하게된다.
이로서, 형광체(52)가 발광하게되지만, 그의 발광강도는 애노드전극(51)에 흐르는 애노드 전류에 비례하게된다. 예를들면, 전류제어전극(3)에 인가되는 아날로그비디오신호(40)가 도 11 하단에 도시하는 바와같이 변화하면, 애노드전극(51)에 흐르는 애노드 전류는 도 11 상단에 도시하는 바와같이 변화한다.
즉, 애노드기판(50)에 있어서, 발광강도는 아날로그비디오신호(40)의 레벨에 따른 강도가 되기 때문에, 비디오신호(40)에 의하여 계조제어된 화상이 애노드기판(50)위에 표시되게 된다. 더욱이 계조제어할 경우에, 전류제어전극(3)에 인가하는 전압으로서는 수십볼트이하의 아날로그신호로 충분하다. 또, 휘도조정은 게이트전압(Vg)의 레벨를 제어함으로써 행할 수가 있다.
이와같이, 전류제어전극(3)에 수십볼트이하의 아날로그신호를 인가하여, 계조제어하는 구성에 의하면, 게이트전극(7)에 계조제어용 신호를 인가하는 경우에 비하여, 저전압으로 용이하게 무단계 계조제어를 행할 수 있게 된다. 이 때문에, 계조제어를 저소비전력, 저비용으로 행할 수가 있다.
더욱이, 계조제어용의 신호의 레벨에 비례하는 계조를 얻도록, 아날로그 또는 디지털신호를 계조보정회로를 통하여 전류제어전극(3)에 인가하도록 하여도 좋다.
또, 도 10에 도시하는 표시장치에 있어서, 구동제어방법은 상기, 한 전계방사형 캐소드의 제 2예 내지 전계방사형 캐소드의 제 5예에 있어서도 꼭같이 적용할 수가 있다.
그런데, 도 12에 도시하는 바와같은 구조의 전계방사형 캐소드가 제안되어있다. 이 전계방사형 캐소드는 예를들면 단결정 p(n)형 실리콘기판(21)의 일표면위에 n(p)형 불순물을 확산함으로써, n(p)형 실리콘영역(21-1,21-2)을 소정간격으로 2개 형성한다. 그리고, n(p)형 실리콘영역(21-1,21-2) 사이의 p(n)형 실리콘기판(21)위에는 절연층(16)이 형성되어 그의 절연층(16)위에 채널게이트전극(23)이 형성된다. 이로서, n(p)형 실리콘영역(12-1)과 n(p)형 실리콘영역(21-2) 사이에 n형의 채널(24)이 형성되게 되고, 결국은 C-MOS형의 전계효과 트랜지스터(FET)가 형성되게된다. 즉, n(p)형 실리콘영역(21-2)이 드레인, n(p)형 실리콘영역(21-1)이 소스, 채널게이트전극(23)이 게이트전극으로된다. 더구나, n(p)형 실리콘영역(21-1)위에는 소스전극(25)이 형성된다.
더욱, 드레인으로 하는 n(p)형 실리콘영역(21-2)위에는 선단의 예리한 이미터(9)가 형성되어 있고, 이 이미터(9)의 선단을 둘러싸도록, 절연층(16)위에 게이트전극(7)이 형성된다.
이와같은 구조의 전계방사형 캐소드도 표시장치의 전자원에 적용할 수가 있다. 거기서, 상기 전계방사형 캐소드를 표시장치의 전자원에 적용한 경우의 구성을 도시하는 도 13을 참조하면서 표시장치의 설명을 행한다.
도 13에 도시하는 바와같이, 도 12에 도시하는 전계방사형 캐소드의 p(n)형 실리콘기판(21)에 소정간격 이격하여 절연성의 애노드기판(50)을 대향배치하고 있다. 이 애노드기판(50)은 예를들면, 글라스제로 되어 있고, 그 내표면에는 애노드전극(51)을 형성하는 도전박막이 형성되어있다. 더욱더, 이 애노드전극(51)의 표면에는 형광체(52)가 피착되어있다.
그리고, 스트라이프모양의 복수의 소스전극(25)에 주사펄스발생기(25-1)로부터 발생된 주사펄스를 저항R를 통하여 순차공급함으로써, 화소마다 구동주사제어한다. 또 게이트전극(7)에 게이트전압(Vg)을 인가하고, 더욱더 애노드전극(51)에 애노드 전압(Va)을 인가한다. 여기서, 채널게이트전극(23)에 표시하고 싶은 화상의 아날로그 비디오신호(40)를 공급하면, 주사펄스발생기(25-1)에 의하여 발생된 주사펄스에 의하여 선택된 소스전극(25)와 드레인(21-2) 사이에 형성된 채널(24)만이 도통하고, 아날로그 비디오 신호(40)의 레벨에 따른 전류가 소스전극(25)으로부터 드레인(21-2)에 흐르게 된다. 이로서, 소스전극(25)으로부터 이미터전류가 이미터(9)에 공급된다. 이 경우에 이미터(9)의 선단과 게이트전극(7)사이에 있어서 강한 전계가 생기기 때문에, 이미터(9)로부터는 공급된 전류의 밀도에 따른 전자가 전계방출되게 된다.
이 전계 방사된 전자는 진공분위기로 되어 있는 p(n)형 실리콘 기판(21)과 애노드기판(50)사이를 비상하여 애노드전극(51)위에 피착되어 있는 형광체(52)에 도달하게된다.
이로서, 형광체(52)가 발광하게 되는데, 그의 발광강도는 애노드전극(51)에 흐르는 애노드전류에 비례하게된다. 예를들면, 채널게이트전극(23)에 인가되는 아날로그비디오신호(40)가 도11 하단에 도시하는 바와같이 변화하면, 애노드 전극(51)에 흐르는 애노드 저류는 도 11 상단에 도시하는 바와같이 변화한다.
즉, 애노드 기판(50)에 있어서, 발광강도는 아날로그 비디오신호(40)의 레벨에 따른 강도가 되기 때문에, 비디오신호(40)에 의하여 계조 제어된 화상이 애노드 기판(50)위에 표시되게 된다. 더욱이, 계조제어할 때, 채널케이트전극(23)에 인가하는 전압으로서는 수십볼트이하의 아날로그신호로 충분한다. 또, 휘도조절은 게이트전압(Vg)의 레벨을 제어함으로서 행할 수가 있다.
이와같이 채널게이트전극(23)에 수십볼트 이하의 아날로그 신호를 인가하여 계조제어하는 구성에 의하면, 게이트 전극(7)에 계조제어용 신호를 인가하는 경우에 비하여, 저전압으로 용이하게 무단계계조제어를 행할 수 있게된다. 이 때문에, 계조제어를 저소비전력, 저비용으로 행할 수가 있다.
더욱이, 계조제어용 신호의 레벨에 비례하는 계조를 얻는 것과 같이, 아날로그 또는 디지털신호를 계조보정회로를 통하여 채널게이트 전극(23)에 인가하도록 하여도 좋다.
이상 설명한 바와같이, 본 발명의 전계방사형 캐소드에 의하면, 전류제어전극에 인가하는 전압에 따라, 이 미터전류를 제어할 수 있게 된다.
따라서, 다수형성되어 있는 이미터마다 이미터전류를 제어하는 것이 가능하게되고, 다수의 이미터의 이미터전류를 균일화할 수가 있다. 따라서, 전계방사형 캐소드가 표시장치에 적용되어 있는 경우에는 각 화소의 휘도를 가지런히 하는 것이 가능하게됨과 동시에 휘도 조정을 행할 수 있게된다.
또, 게이트 전극과 이미터가 단락한 경우에는 채널에 흐르는 전류밀도가 증대하여 채널이 파괴되기 때문에, 게이트 전극과 단락하고 있는 이미터는 캐소드전극으로부터 따로 떼어지게되어, 라인결함의 발생을 방지할 수가 있다.
더욱더 5V∼15V의 저전압을 전류제어전극에 인가함으로써, 이미터전류를 제어할 수 있음과 동시에, 이미터의 이미션의 컷오프를 행할 수도 있다. 따라서, 스트라이프모양의 캐소드 전극과 전류제어전극을 매트릭스모양으로 형성함으로써, 전계방사형 캐소드를 라인주사등의 스캔구동을 행할 수 있게 된다.
더욱 또, 전류제어전극 혹은 채널 게이트 전극에 수십볼트이하의 아날로그화상신호를 공급함으로써 캐소드기판에 대향하여 배치된 애노드기판위에 표시되는 화상의 계조를 저전압으로 무단계 계조제어할 수 있게 된다. 이 때문에, 계조제어를 저소비전력, 저비용으로 행할 수가 있다.

Claims (17)

  1. 예리한 선단을 갖는 이미터와, 그 선단을 둘러싸도록 형성된 게이트전극으로 이루어지는 전계방사형 캐소드에 있어서, 상기 이미터는 금속 또는 금속화합물을 퇴적 혹은 가공하여 형성됨과 동시에, 캐소드 기판위에 형성된 채널형성 전극의 일단의 위에 형성되어 있고, 이 채널형성 전극의 타단에는 캐소드 전극이 형성됨과 동시에, 상기 이미터와 상기 캐소드 전극 사이에는 상기 채널 형성 전극을 흐르는 전류를 제어하기 위한 전류제어 전극이 하나 이상 설치되어 있는 것을 특징으로 하는 전계방사형 캐소드.
  2. 제 1 항에 있어서, 상기 전류제어전극과 상기 채널형성 전극 사이에 절연층이 형성되어 있는 것을 특징으로 하는 전계방사형 캐소드.
  3. 제 1 항에 또는 제 2항에 있어서, 상기 채널형성 전극이 이 반도체박막으로부터 형성되어 있는 것을 특징으로 하는 전계방사형 캐소드.
  4. 캐소드 기판위에 전류제어전극, 제 1절연층, 캐소드전극, 채널형성전극, 제 2절연층, 게이트 전극을 순차 성막한 적층캐소드 기판에 대하여, 상기 게이트 전극 및 상기 제2절연층에 개구가 설치되어, 이 개구의 저면에 노출되어 있는 상기 채널형성전극위에 이미터가 형성되고,
    상기 전류제어전극과 상기 제1절연층을 통하여 대향하는 상기 채널형성전극의 부분에 채널이 형성되고, 이 채널의 통과 전류량이 상기 전류제어전극에 인가되는 전압에 의하여 제어됨으로써, 상기 캐소드전극으로부터 상기 채널형성전극을 경유하여 상기 이미터에 공급되는 전류량이 제어되도록 한 것을 특징으로 하는 전계방사형 캐소드.
  5. 제 4 항에 있어서, 스트라이프모양의 복수개의 상기 캐소드 전극과, 스트라이프모양의 복수개의 상기 전류제어전극이 매트릭스모양으로 배열되어 있고, 상기 양전극의 교차부마다 1화소에 대응하는 복수의 이미터로 이루어지는 이미터어레이가 상기 채널형성전극위에 형성되어 있는 것을 특징으로 하는 전계방사형 캐소드.
  6. 제 5 항에 있어서, 상기 전류제어전극에 아날로그 또는 디지털 화상신호를 공급함으로써, 제어전극에 걸리는 신호전압에 의하여 이미터 방사전류를 변조제어하도록 한 것을 특징으로 하는 전계방사형 캐소드.
  7. 캐소드 기판위에 채널형성전극, 캐소드 전극, 절연층, 게이트 전극을 순차 성막한 적층 캐소드 기판에 대하여, 상기 게이트 전극 및 상기 절연층에 개구가 설치되어, 이 개구의 저면에 노출된 상기 채널형성전극위에 이미터가 형성되고,
    상기 채널형성전극의 일부분에 채널이 형성되고, 이 채널위의 상기 절연층의 두께가 얇게 형성되어 있음과 동시에, 상기 채널에 대향하도록 전류제어전극이 형성되어 있고, 상기 채널의 통과 전류량이 상기 전류제어전극에 인가되는 전압에 의하여 제어됨으로써, 상기 캐소드 전극으로부터 상기 채널형성전극을 경유하여 상기 이미터에 공급되는 전류량이 제어되도록 한 것을 특징으로 하는 전계방사형 캐소드.
  8. 제 7 항에 있어서, 스트라이프 모양의 복수의 상기 캐소드 전극과, 스트라이프모양의 복수의 상기 전류제어전극이 매트릭스모양으로 배열되어 있고, 상기 양전극의 교차부마다 복수의 이미터로 이루어지는 이미터어레이가 상기 채널형성전극위에 형성되어 있는 것을 특징으로 하는 전계방사형 캐소드.
  9. 제 8 항에 있어서, 상기 전류제어전극에 아날로그 또는 디지털 화상신호를 공급함으로써, 제어전극에 걸리는 신호전압에 의하여 방사전류를 변조제어하도록 한 것을 특징으로 하는 전계방사형 캐소드.
  10. 기판위에 채널형성전극, 캐소드전극, 절연층, 게이트 전극을 순차 성막한 적층캐소드기판에 대하여, 상기 게이트 전극 및 상기 절연층에 개구가 설치되고, 이 개구의 저면에 노출된 상기 채널형성전극위에 이미터가 형성되고,
    상기 채널형성전극에 있어서 상기 이미터와 상기 캐소드 전극 사이에 형성된 채널위에 전류제어전극이 형성되어, 이 전류제어전극과 상기 채널형성전극의 계면에 쇼트키 장벽이 생겨있고, 이 채널의 통과전류량이 상기 전류제어전극에 인가되는 전압에 의하여 제어됨으로써, 상기 캐소드 전극으로부터 상기 채널형성전극을 경유하여 상기 이미터에 공급되는 전류량이 제어되도록 한 것을 특징으로 하는 전계방사형 캐소드.
  11. 제 10 항에 있어서, 스트라이프 모양의 복수의 상기 캐소드 전극과 스트라이프 모양의 복수의 상기 전류제어전극이 매트릭스모양으로 배열되어 있고, 상기 양전극의 교차부마다 복수의 이미터로 이루어지는 이미터어레이가 상기 채널형성전극위에 형성되어 있는 것을 특징으로 하는 전계방사형 캐소드.
  12. 제 11 항에 있어서, 상기 전류제어전극에 아날로그 또는 디지털 화상신호를 공급함으로써, 제어전극에 걸리는 신호전압에 의하여 이미터 방사전류를 변조제어하도록 한 것을 특징으로 하는 전계방사형 캐소드.
  13. 캐소드 기판위에 전류제어전극, 제1절연층, 캐소드전극, 채널형성전극, 제2절연층, 게이트 전극을 순차 성막한 적층 캐소드 기판에 대하여, 상기 게이트 전극 및 상기 제2절연층에 개구가 설치되고, 이 개구의 저면에 노출된 상기 채널형성전극위에 이미터가 형성되고,
    상기 전류제어전극과 상기 제1절연층을 통하여 대향하는 상기 채널형성전극의 부분에 채널이 형성되고, 이 채널의 통과 전류량이 상기 전류제어전극에 인가되는 전압에 의하여 제어됨으로써, 상기 캐소드 전극으로부터 상기 채널형성전극을경유하여, 상기 채널의 바로 위에 형성된 상기 이미터에 공급되는 전류량이 제어되도록 한 것을 특징으로 하는 전계방사형 캐소드.
  14. 캐소드 기판위에 전류제어전극, 제1절연층, 캐소드 전극, 채널형성전극, 제2절연층, 게이트전극을 순차 성막한 적층 캐소드 기판에 대하여, 상기 게이트 전극 및 상기 제2절연층에 개구가 설치되고, 이 개구의 저면에 노출된 상기 채널형성전극위에 이미터가 형성되고,
    상기 채널형성전극이 옴접촉층에 끼워진 I층 반도체로부터 형성되어 있음과 동시에, 상기 전류제어전극과 상기 제1절연층을 통하여 대향하는 상기 채널형성전극의 부분에 채널이 형성되어, 이 채널의 통과전류량이 상기 전류제어전극에 인가되는 전압에 의하여 제어됨으로써, 상기 캐소드전극으로부터 상기 채널형성전극을 경유하여, 상기 채널의 바로 위에 형성된 상기 이미터에 공급되는 전류량이 제어되도록 한 것을 특징으로 하는 전계방사형 캐소드.
  15. 제 13 항 또는 제 14 항에 있어서, 스트라이프모양의 복수의 상기 캐소드 전극과 스트라이프 모양의 복수의 상기 전류제어전극이 매트릭스모양으로 배열되어 있고, 상기 양전극의 교차부마다 복수의 이미터로 이루어지는 이미터어레이가 상기 채널형성전극위에 형성되어 있는 것을 특징으로 하는 전계방사형 캐소드.
  16. 제 15 항에 있어서, 상기 전류제어전극에 아날로그 또는 디지털 화상신호를공급함으로써 제어전극에 걸리는 신호전압에 의하여 이미터 방사전류를 변조 제어하도록 한 것을 특징으로 하는 전계방사형 캐소드.
  17. p형 혹은 n형의 반도체기판의 일표면에 형성된 n형 혹은 p형 반도체 영역으로 이루어지는 소스 및 드레인,
    이 드레인위에 형성된 예리한 선단을 갖는 이미터,
    상기 드레인위와 상기 소스위를 적어도 제외하고, 상기 반도체 기판의 일표면위에 형성된 절연층,
    이 절연층위에 상기 이미터의 선단을 둘러싸도록 형성된 게이트 전극,
    상기 드레인과 상기 소스 사이에 있고, 상기 절연층 위에 형성된 채널게이트 전극,
    상기 소스위에 형성된 소스전극, 및
    상기 채널게이트 전극에 아날로그 또는 디지털 화상신호를 공급함으로써, 제어전극에 걸리는 신호전압에 의하여 이미터 방사전류를 변조제어하도록 한 것을 특징으로 하는 전계방사형 캐소드.
KR1019980008077A 1997-03-11 1998-03-11 전계방사형캐소드 KR100307193B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP97-72841 1997-03-11
JP97-072841 1997-03-11
JP7284197 1997-03-11
JP97-216160 1997-08-11
JP21616097A JP3764906B2 (ja) 1997-03-11 1997-08-11 電界放射型カソード

Publications (2)

Publication Number Publication Date
KR19980080122A KR19980080122A (ko) 1998-11-25
KR100307193B1 true KR100307193B1 (ko) 2001-11-15

Family

ID=26413976

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980008077A KR100307193B1 (ko) 1997-03-11 1998-03-11 전계방사형캐소드

Country Status (5)

Country Link
US (1) US6163107A (ko)
JP (1) JP3764906B2 (ko)
KR (1) KR100307193B1 (ko)
FR (1) FR2760893B1 (ko)
TW (1) TW398002B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4529011B2 (ja) * 1997-10-01 2010-08-25 凸版印刷株式会社 冷電子放出素子及びその製造方法
JPH11167858A (ja) * 1997-10-01 1999-06-22 Toppan Printing Co Ltd 冷電子放出素子及びその製造方法
KR100263310B1 (ko) * 1998-04-02 2000-08-01 김순택 전계 방출용 음극을 갖는 평판 디스플레이와 이의제조방법
JP2000182547A (ja) * 1998-12-16 2000-06-30 Sony Corp 平面型表示装置
US6344378B1 (en) * 1999-03-01 2002-02-05 Micron Technology, Inc. Field effect transistors, field emission apparatuses, thin film transistors, and methods of forming field effect transistors
JP2000260299A (ja) * 1999-03-09 2000-09-22 Matsushita Electric Ind Co Ltd 冷電子放出素子及びその製造方法
JP3595718B2 (ja) 1999-03-15 2004-12-02 株式会社東芝 表示素子およびその製造方法
JP4196490B2 (ja) 1999-05-18 2008-12-17 ソニー株式会社 冷陰極電界電子放出表示装置用カソード・パネル及び冷陰極電界電子放出表示装置、並びに、冷陰極電界電子放出表示装置用カソード・パネルの製造方法
US6366266B1 (en) 1999-09-02 2002-04-02 Micron Technology, Inc. Method and apparatus for programmable field emission display
US20030038600A1 (en) * 2000-12-22 2003-02-27 Ngk Insulators, Ltd. Electron-emitting device and field emission display using the same
EP1274111B1 (en) * 2001-07-06 2005-09-07 ICT, Integrated Circuit Testing GmbH Electron emission device
US6750461B2 (en) * 2001-10-03 2004-06-15 Si Diamond Technology, Inc. Large area electron source
FR2853133B1 (fr) * 2003-03-27 2005-04-29 Commissariat Energie Atomique Dispositif et procede de commande et de controle d'une dose d'electrons emise par un micro-emetteur
KR20060104658A (ko) * 2005-03-31 2006-10-09 삼성에스디아이 주식회사 전자 방출 소자
KR20070010660A (ko) * 2005-07-19 2007-01-24 삼성에스디아이 주식회사 전자 방출 소자 및 이를 구비한 평판 디스플레이 장치
KR20070011804A (ko) * 2005-07-21 2007-01-25 삼성에스디아이 주식회사 전자 방출 소자 및 이를 구비한 평판 디스플레이 장치
JP4795915B2 (ja) * 2006-11-09 2011-10-19 日本電信電話株式会社 電子放出素子
JP5151667B2 (ja) * 2008-05-12 2013-02-27 パナソニック株式会社 マトリックス型冷陰極電子源装置
KR101138423B1 (ko) * 2009-03-30 2012-04-26 한국전자통신연구원 전계방출장치 및 그의 구동 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04229922A (ja) * 1990-06-13 1992-08-19 Commiss Energ Atom マイクロチップ放出カソード付電子放出源
JPH0644927A (ja) * 1992-03-31 1994-02-18 Futaba Corp 電界放出形カソード
KR950020899A (ko) * 1993-12-20 1995-07-26 호소야 레이지 디스플레이 장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3755704A (en) * 1970-02-06 1973-08-28 Stanford Research Inst Field emission cathode structures and devices utilizing such structures
US4513308A (en) * 1982-09-23 1985-04-23 The United States Of America As Represented By The Secretary Of The Navy p-n Junction controlled field emitter array cathode
NL8400297A (nl) * 1984-02-01 1985-09-02 Philips Nv Halfgeleiderinrichting voor het opwekken van een elektronenbundel.
FR2568394B1 (fr) * 1984-07-27 1988-02-12 Commissariat Energie Atomique Dispositif de visualisation par cathodoluminescence excitee par emission de champ
US5173634A (en) * 1990-11-30 1992-12-22 Motorola, Inc. Current regulated field-emission device
JPH05182609A (ja) * 1991-12-27 1993-07-23 Sharp Corp 画像表示装置
US5318918A (en) * 1991-12-31 1994-06-07 Texas Instruments Incorporated Method of making an array of electron emitters
US5359256A (en) * 1992-07-30 1994-10-25 The United States Of America As Represented By The Secretary Of The Navy Regulatable field emitter device and method of production thereof
JP2861755B2 (ja) * 1993-10-28 1999-02-24 日本電気株式会社 電界放出型陰極装置
JP2985942B2 (ja) * 1996-05-28 1999-12-06 日本電気株式会社 電界放出型冷陰極装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04229922A (ja) * 1990-06-13 1992-08-19 Commiss Energ Atom マイクロチップ放出カソード付電子放出源
JPH0644927A (ja) * 1992-03-31 1994-02-18 Futaba Corp 電界放出形カソード
KR950020899A (ko) * 1993-12-20 1995-07-26 호소야 레이지 디스플레이 장치

Also Published As

Publication number Publication date
TW398002B (en) 2000-07-11
US6163107A (en) 2000-12-19
JP3764906B2 (ja) 2006-04-12
KR19980080122A (ko) 1998-11-25
JPH10312737A (ja) 1998-11-24
FR2760893A1 (fr) 1998-09-18
FR2760893B1 (fr) 2000-05-26

Similar Documents

Publication Publication Date Title
KR100307193B1 (ko) 전계방사형캐소드
TWI266346B (en) Field emission display
US5212426A (en) Integrally controlled field emission flat display device
US6791278B2 (en) Field emission display using line cathode structure
KR100745920B1 (ko) 화상 표시 장치
JPH07130281A (ja) 電界放出型陰極装置
US7309954B2 (en) Field emission display having gate plate
KR20060104659A (ko) 전자 방출 소자
US20040145299A1 (en) Line patterned gate structure for a field emission display
KR100568501B1 (ko) 전계 방출 디스플레이
US6522062B2 (en) Fluorescent display device and method for driving same
US6137219A (en) Field emission display
US6218778B1 (en) Field emission device having interlayer connections
KR100346548B1 (ko) 표면 전도형 전자 방출원을 갖는 평판 디스플레이 장치
KR100517821B1 (ko) 게이트 판을 구비하는 전계 방출 디스플레이
US5550426A (en) Field emission device
US5920296A (en) Flat screen having individually dipole-protected microdots
JP4590089B2 (ja) 有機ｅｌ素子
JP2832919B2 (ja) 電界放出素子を用いた表示装置
JPH0854837A (ja) 発光デバイス及びそれを備えた表示パネル
JPH06208341A (ja) 画像表示装置
KR20000043850A (ko) 전계방출표시소자 및 그 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050809

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee