JPH10312737A - 電界放射型カソード - Google Patents
電界放射型カソードInfo
- Publication number
- JPH10312737A JPH10312737A JP21616097A JP21616097A JPH10312737A JP H10312737 A JPH10312737 A JP H10312737A JP 21616097 A JP21616097 A JP 21616097A JP 21616097 A JP21616097 A JP 21616097A JP H10312737 A JPH10312737 A JP H10312737A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- cathode
- channel
- emitter
- current control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J3/00—Details of electron-optical or ion-optical arrangements or of ion traps common to two or more basic types of discharge tubes or lamps
- H01J3/02—Electron guns
- H01J3/021—Electron guns using a field emission, photo emission, or secondary emission electron source
- H01J3/022—Electron guns using a field emission, photo emission, or secondary emission electron source with microengineered cathode, e.g. Spindt-type
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2201/00—Electrodes common to discharge tubes
- H01J2201/30—Cold cathodes
- H01J2201/319—Circuit elements associated with the emitters by direct integration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2329/00—Electron emission display panels, e.g. field emission display panels
Landscapes
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
- Electrodes For Cathode-Ray Tubes (AREA)
- Cold Cathode And The Manufacture (AREA)
- Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)
Abstract
(57)【要約】
【課題】各エミッタの放射電子量を均一化すると共に、
ゲート電極とエミッタが短絡してもライン欠陥を生じさ
せないようにする。 【解決手段】チャネル形成電極５上に形成されたチャネ
ルの電子移動量を、電流制御電極３に正の電圧を印加す
ることにより制御する。これにより、カソード電極４か
らエミッタ９に供給される電流量を制御することができ
る。また、エミッタ９とゲート電極７とが短絡すると、
チャネルの電流密度が増大してチャネルが破壊されるこ
とにより、エミッタ９への電流供給を停止させることが
できる。
ゲート電極とエミッタが短絡してもライン欠陥を生じさ
せないようにする。 【解決手段】チャネル形成電極５上に形成されたチャネ
ルの電子移動量を、電流制御電極３に正の電圧を印加す
ることにより制御する。これにより、カソード電極４か
らエミッタ９に供給される電流量を制御することができ
る。また、エミッタ９とゲート電極７とが短絡すると、
チャネルの電流密度が増大してチャネルが破壊されるこ
とにより、エミッタ９への電流供給を停止させることが
できる。
Description
【０００１】
【発明の属する技術分野】本発明はコールドカソードと
して知られている電界放射型カソードに関するものであ
る。
して知られている電界放射型カソードに関するものであ
る。
【０００２】
【従来の技術】金属または半導体表面の印加電圧を１０
9 ［Ｖ／ｍ］程度にすると、トンネル効果により電子が
障壁を通過して、常温でも真空中に電子放射が行われる
ようになる。これを電界放射（Field Emission）と呼
び、このような原理で電子を放射するカソードを電界放
射型カソード（Field Emission Cathode）、あるいは電
界放射素子と呼んでいる。
9 ［Ｖ／ｍ］程度にすると、トンネル効果により電子が
障壁を通過して、常温でも真空中に電子放射が行われる
ようになる。これを電界放射（Field Emission）と呼
び、このような原理で電子を放射するカソードを電界放
射型カソード（Field Emission Cathode）、あるいは電
界放射素子と呼んでいる。
【０００３】近年、半導体微細加工技術を駆使して、ミ
クロンサイズの電界放射型カソードからなる面放射型の
電界放射型カソードを作製することが可能となってお
り、電界放射型カソードをカソード基板上に多数個形成
したものは、その各エミッタから放射された電子を蛍光
面に照射することによって平面型の表示装置や各種の電
子装置を構成する電子供給手段として用いることが可能
とされている。
クロンサイズの電界放射型カソードからなる面放射型の
電界放射型カソードを作製することが可能となってお
り、電界放射型カソードをカソード基板上に多数個形成
したものは、その各エミッタから放射された電子を蛍光
面に照射することによって平面型の表示装置や各種の電
子装置を構成する電子供給手段として用いることが可能
とされている。
【０００４】このような電界放射型カソードの一例とし
て、スピント（Spindt）型と呼ばれる電界放射型カソー
ド（以下、「ＦＥＣ」と記す）の斜視図を図１４に示
す。この図において、カソード基板１００上にカソード
電極層１０１が形成されており、このカソード電極層１
０１上に抵抗層１０２、絶縁層１０３及びゲート電極層
１０４が順次成膜されている。そしてゲート電極層１０
４および絶縁層１０３に形成された開口内に円錐状のエ
ミッタ１１５が形成され、このエミッタ１１５の先端部
分がゲート電極層１０４の開口部から臨んでいる。
て、スピント（Spindt）型と呼ばれる電界放射型カソー
ド（以下、「ＦＥＣ」と記す）の斜視図を図１４に示
す。この図において、カソード基板１００上にカソード
電極層１０１が形成されており、このカソード電極層１
０１上に抵抗層１０２、絶縁層１０３及びゲート電極層
１０４が順次成膜されている。そしてゲート電極層１０
４および絶縁層１０３に形成された開口内に円錐状のエ
ミッタ１１５が形成され、このエミッタ１１５の先端部
分がゲート電極層１０４の開口部から臨んでいる。
【０００５】このＦＥＣにおいては、集積回路を製造す
る微細加工技術を用いることによりエミッタコーン１１
５とゲート電極層１０４との距離をサブミクロンとする
ことができるため、エミッタ１１５とゲート電極層１０
４間に僅か数十ボルトの電圧を印加することにより、エ
ミッタ１１５から電子を放射させることができる。した
がって、図１４に示すように上記のＦＥＣがアレイ状に
多数個形成されているカソード基板１００の上方に蛍光
材料が塗布されているアノード基板１１６を配置して、
電圧ＶGE、ＶA を印加すると、放射された電子によって
蛍光材を発光させることができる表示装置とすることが
できる。
る微細加工技術を用いることによりエミッタコーン１１
５とゲート電極層１０４との距離をサブミクロンとする
ことができるため、エミッタ１１５とゲート電極層１０
４間に僅か数十ボルトの電圧を印加することにより、エ
ミッタ１１５から電子を放射させることができる。した
がって、図１４に示すように上記のＦＥＣがアレイ状に
多数個形成されているカソード基板１００の上方に蛍光
材料が塗布されているアノード基板１１６を配置して、
電圧ＶGE、ＶA を印加すると、放射された電子によって
蛍光材を発光させることができる表示装置とすることが
できる。
【０００６】ここで、エミッタ１１５とカソード電極層
１０１との間に抵抗層１０２が設けられているのは、次
のような理由によるものである。スピント型の電界放射
型カソードにおいては、エミッタ１１５とゲート電極層
１０４との距離が非常に短くされているために、製造の
過程において塵埃などによりエミッタ１１５とゲート電
極層１０４とが短絡してしまうことがある。ここで、ゲ
ート電極層１０４とエミッタ１１５とが一つでも短絡し
ていると、全てのゲート電極層１０４とエミッタ１１５
間に電圧が印加されなくなり動作不能となる。
１０１との間に抵抗層１０２が設けられているのは、次
のような理由によるものである。スピント型の電界放射
型カソードにおいては、エミッタ１１５とゲート電極層
１０４との距離が非常に短くされているために、製造の
過程において塵埃などによりエミッタ１１５とゲート電
極層１０４とが短絡してしまうことがある。ここで、ゲ
ート電極層１０４とエミッタ１１５とが一つでも短絡し
ていると、全てのゲート電極層１０４とエミッタ１１５
間に電圧が印加されなくなり動作不能となる。
【０００７】また、ＦＥＣの初期の動作時には局部的な
脱ガスが生じ、このガスによりエミッタ１１５とゲート
電極層１０４あるいはアノード電極１１６間が放電を起
こすことがあり、このため大電流がカソード電極層１０
１に流れてカソード電極層１０１が破壊されるというこ
とがあった。さらに、多数のエミッタ１１５のうちの電
子が放射されやすいエミッタに電子の放射が集中される
ため、そのエミッタに電流が集中し、画面上に異常に明
るいスポットが発生することがあった。
脱ガスが生じ、このガスによりエミッタ１１５とゲート
電極層１０４あるいはアノード電極１１６間が放電を起
こすことがあり、このため大電流がカソード電極層１０
１に流れてカソード電極層１０１が破壊されるというこ
とがあった。さらに、多数のエミッタ１１５のうちの電
子が放射されやすいエミッタに電子の放射が集中される
ため、そのエミッタに電流が集中し、画面上に異常に明
るいスポットが発生することがあった。
【０００８】そこで、エミッタ１１５とカソード電極層
１０１との間に抵抗層１０２を設けることにより、ある
エミッタ１１５からの放射電子が多くなると、該エミッ
タ１１５に流れる電流の増加に応じて前記抵抗層１０２
により該エミッタコーン１１５の電子放射を抑制する方
向に電圧降下が生じ、該エミッタ１１５における電子放
射の暴走を食い止めることができる。このように、抵抗
層１０２を設けることにより特定のエミッタ１１５への
電流の集中を防止することができ、ＦＥＣの製造上の歩
留まりの向上や安定な動作を図ることができるようにな
る。
１０１との間に抵抗層１０２を設けることにより、ある
エミッタ１１５からの放射電子が多くなると、該エミッ
タ１１５に流れる電流の増加に応じて前記抵抗層１０２
により該エミッタコーン１１５の電子放射を抑制する方
向に電圧降下が生じ、該エミッタ１１５における電子放
射の暴走を食い止めることができる。このように、抵抗
層１０２を設けることにより特定のエミッタ１１５への
電流の集中を防止することができ、ＦＥＣの製造上の歩
留まりの向上や安定な動作を図ることができるようにな
る。
【０００９】
【発明が解決しようとする課題】しかしながら、図１４
に示すように電界放射型カソードにおいて、カソード電
極とエミッタとの間に抵抗層を設けるようにしても、多
数のエミッタから放射される放射電子量を均一化するこ
とは困難であり、さらに、ゲート電極とエミッタとが短
絡したときに、そのラインが欠陥となることがあった。
また、複数のエミッタにより一画素毎に対応する電子源
を形成させる場合は、そのエミッタアレー内においてエ
ミッタとゲート電極とが短絡した際に、必要な電流がと
れず、表示器に適用されているときにはその部分だけ輝
度が低下するという問題点があった。
に示すように電界放射型カソードにおいて、カソード電
極とエミッタとの間に抵抗層を設けるようにしても、多
数のエミッタから放射される放射電子量を均一化するこ
とは困難であり、さらに、ゲート電極とエミッタとが短
絡したときに、そのラインが欠陥となることがあった。
また、複数のエミッタにより一画素毎に対応する電子源
を形成させる場合は、そのエミッタアレー内においてエ
ミッタとゲート電極とが短絡した際に、必要な電流がと
れず、表示器に適用されているときにはその部分だけ輝
度が低下するという問題点があった。
【００１０】
【課題を解決するための手段】本発明はこのような問題
点を解決するためになされたものであり、本発明の電界
放射型カソードは、鋭利な先端を有するエミッタと、そ
の先端を取りまくように形成されたゲート電極からなる
電界放射型カソードにおいて、前記エミッタは金属又は
金属化合物を堆積あるいは加工して形成されると共に、
カソード基板上に形成されたチャネル形成電極の一端の
上に形成されており、該チャネル形成電極の他端にはカ
ソード電極が形成されると共に、前記エミッタと前記カ
ソード電極との間には、前記チャネル形成電極を流れる
電流を制御するための電流制御電極が一つ以上設けられ
ているものである。また、上記電界放射型カソードにお
いて、前記電流制御電極とチャネル形成電極の間に絶縁
層を形成するようにしてもよい。さらに、前記チャネル
形成電極を半導体膜により形成してもよいものである。
点を解決するためになされたものであり、本発明の電界
放射型カソードは、鋭利な先端を有するエミッタと、そ
の先端を取りまくように形成されたゲート電極からなる
電界放射型カソードにおいて、前記エミッタは金属又は
金属化合物を堆積あるいは加工して形成されると共に、
カソード基板上に形成されたチャネル形成電極の一端の
上に形成されており、該チャネル形成電極の他端にはカ
ソード電極が形成されると共に、前記エミッタと前記カ
ソード電極との間には、前記チャネル形成電極を流れる
電流を制御するための電流制御電極が一つ以上設けられ
ているものである。また、上記電界放射型カソードにお
いて、前記電流制御電極とチャネル形成電極の間に絶縁
層を形成するようにしてもよい。さらに、前記チャネル
形成電極を半導体膜により形成してもよいものである。
【００１１】さらに、本発明の電界放射型カソードの第
１の例では、基板上に電流制御電極、第１絶縁層、カソ
ード電極、チャネル形成電極、第２絶縁層、ゲート電極
を順次成膜した積層カソード基板に対して、前記ゲート
電極及び前記第２絶縁層に開口が設けられ、該開口の底
面に露出されている前記チャネル形成電極上にエミッタ
が形成され、前記電流制御電極と前記第１絶縁層を介し
て対向する前記チャネル形成電極の部分にチャネルが形
成され、該チャネルの通過電流量が前記電流制御電極に
印加される電圧により制御されることにより、前記カソ
ード電極から前記チャネル形成電極を経て前記エミッタ
に供給される電流量が制御されるようにしている。
１の例では、基板上に電流制御電極、第１絶縁層、カソ
ード電極、チャネル形成電極、第２絶縁層、ゲート電極
を順次成膜した積層カソード基板に対して、前記ゲート
電極及び前記第２絶縁層に開口が設けられ、該開口の底
面に露出されている前記チャネル形成電極上にエミッタ
が形成され、前記電流制御電極と前記第１絶縁層を介し
て対向する前記チャネル形成電極の部分にチャネルが形
成され、該チャネルの通過電流量が前記電流制御電極に
印加される電圧により制御されることにより、前記カソ
ード電極から前記チャネル形成電極を経て前記エミッタ
に供給される電流量が制御されるようにしている。
【００１２】また、第１の例において、ストライプ状の
複数本の前記カソード電極と、ストライプ状の複数本の
前記電流制御電極とがマトリクス状に配列されており、
前記両電極の交差部毎に一画素に対応する複数のエミッ
タからなるエミッタアレーを前記チャネル形成電極上に
形成することとしている。さらに、蛍光体の被着された
アノード電極が形成されているアノード基板を、前記カ
ソード基板に対向して設け、前記電流制御電極にアナロ
グ画像信号を供給することにより、前記アノード基板上
に表示された画像の階調を制御するようにしてもよい。
複数本の前記カソード電極と、ストライプ状の複数本の
前記電流制御電極とがマトリクス状に配列されており、
前記両電極の交差部毎に一画素に対応する複数のエミッ
タからなるエミッタアレーを前記チャネル形成電極上に
形成することとしている。さらに、蛍光体の被着された
アノード電極が形成されているアノード基板を、前記カ
ソード基板に対向して設け、前記電流制御電極にアナロ
グ画像信号を供給することにより、前記アノード基板上
に表示された画像の階調を制御するようにしてもよい。
【００１３】さらにまた、本発明の電界放射型カソード
の第２の例では、カソード基板上にチャネル形成電極、
カソード電極、絶縁層、ゲート電極を順次成膜した積層
カソード基板に対して、前記ゲート電極及び前記絶縁層
に開口が設けられ、該開口の底面に露出された前記チャ
ネル形成電極上にエミッタが形成され、前記チャネル形
成電極の一部分にチャネルが形成され、該チャネル上の
前記絶縁層の厚さが薄く形成されていると共に、前記チ
ャネルに対向するよう電流制御電極が形成されており、
前記チャネルの通過電流量が前記電流制御電極に印加さ
れる電圧により制御されることにより、前記カソード電
極から前記チャネル形成電極を経て前記エミッタに供給
される電流量が制御されるようにしている。
の第２の例では、カソード基板上にチャネル形成電極、
カソード電極、絶縁層、ゲート電極を順次成膜した積層
カソード基板に対して、前記ゲート電極及び前記絶縁層
に開口が設けられ、該開口の底面に露出された前記チャ
ネル形成電極上にエミッタが形成され、前記チャネル形
成電極の一部分にチャネルが形成され、該チャネル上の
前記絶縁層の厚さが薄く形成されていると共に、前記チ
ャネルに対向するよう電流制御電極が形成されており、
前記チャネルの通過電流量が前記電流制御電極に印加さ
れる電圧により制御されることにより、前記カソード電
極から前記チャネル形成電極を経て前記エミッタに供給
される電流量が制御されるようにしている。
【００１４】また、第２の例において、ストライプ状の
複数の前記カソード電極と、ストライプ状の複数の前記
電流制御電極とがマトリクス状に配列されており、前記
両電極の交差部毎に一画素に対応する複数のエミッタか
らなるエミッタアレーを前記チャネル形成電極上に形成
することとしている。さらに、蛍光体の被着されたアノ
ード電極が形成されているアノード基板を、前記カソー
ド基板に対向して設け、前記電流制御電極にアナログ画
像信号を供給することにより、前記アノード基板上に表
示された画像の階調を制御するようにしてもよい。
複数の前記カソード電極と、ストライプ状の複数の前記
電流制御電極とがマトリクス状に配列されており、前記
両電極の交差部毎に一画素に対応する複数のエミッタか
らなるエミッタアレーを前記チャネル形成電極上に形成
することとしている。さらに、蛍光体の被着されたアノ
ード電極が形成されているアノード基板を、前記カソー
ド基板に対向して設け、前記電流制御電極にアナログ画
像信号を供給することにより、前記アノード基板上に表
示された画像の階調を制御するようにしてもよい。
【００１５】さらにまた、本発明の電界放射型カソード
の第３の例では、基板上にチャネル形成電極、カソード
電極、絶縁層、ゲート電極を順次成膜した積層カソード
基板に対して、前記ゲート電極及び前記絶縁層に開口が
設けられ、該開口の底面に露出された前記チャネル形成
電極上にエミッタが形成され、前記チャネル形成電極に
おける前記エミッタと前記カソード電極との間に形成さ
れたチャネル上に電流制御電極が形成されて、該電流制
御電極と前記チャネル形成電極との界面にショットキー
障壁が生じており、該チャネルの通過電流量が前記電流
制御電極に印加される電圧により制御されることによ
り、前記カソード電極から前記チャネル形成電極を経て
前記エミッタに供給される電流量が制御されるようにし
ている。
の第３の例では、基板上にチャネル形成電極、カソード
電極、絶縁層、ゲート電極を順次成膜した積層カソード
基板に対して、前記ゲート電極及び前記絶縁層に開口が
設けられ、該開口の底面に露出された前記チャネル形成
電極上にエミッタが形成され、前記チャネル形成電極に
おける前記エミッタと前記カソード電極との間に形成さ
れたチャネル上に電流制御電極が形成されて、該電流制
御電極と前記チャネル形成電極との界面にショットキー
障壁が生じており、該チャネルの通過電流量が前記電流
制御電極に印加される電圧により制御されることによ
り、前記カソード電極から前記チャネル形成電極を経て
前記エミッタに供給される電流量が制御されるようにし
ている。
【００１６】また、第３の例において、ストライプ状の
複数の前記カソード電極と、ストライプ状の複数の前記
電流制御電極とがマトリクス状に配列されており、前記
両電極の交差部毎に一画素に対応する複数のエミッタか
らなるエミッタアレーを前記チャネル形成電極上に形成
することとしている。さらに、蛍光体の被着されたアノ
ード電極が形成されているアノード基板を、前記カソー
ド基板に対向して設け、前記電流制御電極にアナログ画
像信号を供給することにより、前記アノード基板上に表
示された画像の階調を制御するようにしてもよい。
複数の前記カソード電極と、ストライプ状の複数の前記
電流制御電極とがマトリクス状に配列されており、前記
両電極の交差部毎に一画素に対応する複数のエミッタか
らなるエミッタアレーを前記チャネル形成電極上に形成
することとしている。さらに、蛍光体の被着されたアノ
ード電極が形成されているアノード基板を、前記カソー
ド基板に対向して設け、前記電流制御電極にアナログ画
像信号を供給することにより、前記アノード基板上に表
示された画像の階調を制御するようにしてもよい。
【００１７】さらにまた、本発明の電界放射型カソード
の第４の例では、カソード基板上に電流制御電極、第１
絶縁層、カソード電極、チャネル形成電極、第２絶縁
層、ゲート電極を順次成膜した積層カソード基板に対し
て、前記ゲート電極及び前記第２絶縁層に開口が設けら
れ、該開口の底面に露出された前記チャネル形成電極上
にエミッタが形成され、前記電流制御電極と前記第１絶
縁層を介して対向する前記チャネル形成電極の部分にチ
ャネルが形成され、該チャネルの通過電流量が前記電流
制御電極に印加される電圧により制御されることによ
り、前記カソード電極から前記チャネル形成電極を経
て、前記チャネルの直上に形成された前記エミッタに供
給される電流量が制御されるようにしている。
の第４の例では、カソード基板上に電流制御電極、第１
絶縁層、カソード電極、チャネル形成電極、第２絶縁
層、ゲート電極を順次成膜した積層カソード基板に対し
て、前記ゲート電極及び前記第２絶縁層に開口が設けら
れ、該開口の底面に露出された前記チャネル形成電極上
にエミッタが形成され、前記電流制御電極と前記第１絶
縁層を介して対向する前記チャネル形成電極の部分にチ
ャネルが形成され、該チャネルの通過電流量が前記電流
制御電極に印加される電圧により制御されることによ
り、前記カソード電極から前記チャネル形成電極を経
て、前記チャネルの直上に形成された前記エミッタに供
給される電流量が制御されるようにしている。
【００１８】さらにまた、本発明の電界放射型カソード
の第５の例では、カソード基板上に電流制御電極、第１
絶縁層、カソード電極、チャネル形成電極、第２絶縁
層、ゲート電極を順次成膜した積層カソード基板に対し
て、前記ゲート電極及び前記第２絶縁層に開口が設けら
れ、該開口の底面に露出された前記チャネル形成電極上
にエミッタが形成され、前記チャネル形成電極がオーミ
ックコンタクト層に挟まれたＩ層半導体から形成されて
いると共に、前記電流制御電極と前記第１絶縁層を介し
て対向する前記チャネル形成電極の部分にチャネルが形
成され、該チャネルの通過電流量が前記電流制御電極に
印加される電圧により制御されることにより、前記カソ
ード電極から前記チャネル形成電極を経て、前記チャネ
ルの直上に形成された前記エミッタに供給される電流量
が制御されるようにしている。
の第５の例では、カソード基板上に電流制御電極、第１
絶縁層、カソード電極、チャネル形成電極、第２絶縁
層、ゲート電極を順次成膜した積層カソード基板に対し
て、前記ゲート電極及び前記第２絶縁層に開口が設けら
れ、該開口の底面に露出された前記チャネル形成電極上
にエミッタが形成され、前記チャネル形成電極がオーミ
ックコンタクト層に挟まれたＩ層半導体から形成されて
いると共に、前記電流制御電極と前記第１絶縁層を介し
て対向する前記チャネル形成電極の部分にチャネルが形
成され、該チャネルの通過電流量が前記電流制御電極に
印加される電圧により制御されることにより、前記カソ
ード電極から前記チャネル形成電極を経て、前記チャネ
ルの直上に形成された前記エミッタに供給される電流量
が制御されるようにしている。
【００１９】また、第４の例および第５の例において、
ストライプ状の複数の前記カソード電極と、ストライプ
状の複数の前記電流制御電極とがマトリクス状に配列さ
れており、前記両電極の交差部毎に一画素に対応する複
数のエミッタからなるエミッタアレーを前記チャネル形
成電極上に形成することとしている。さらに、蛍光体の
被着されたアノード電極が形成されているアノード基板
を、前記カソード基板に対向して設け、前記電流制御電
極にアナログ画像信号を供給することにより、前記アノ
ード基板上に表示された画像の階調を制御するようにし
てもよい。
ストライプ状の複数の前記カソード電極と、ストライプ
状の複数の前記電流制御電極とがマトリクス状に配列さ
れており、前記両電極の交差部毎に一画素に対応する複
数のエミッタからなるエミッタアレーを前記チャネル形
成電極上に形成することとしている。さらに、蛍光体の
被着されたアノード電極が形成されているアノード基板
を、前記カソード基板に対向して設け、前記電流制御電
極にアナログ画像信号を供給することにより、前記アノ
ード基板上に表示された画像の階調を制御するようにし
てもよい。
【００２０】さらにまた、本発明の電界放射型カソード
の第６の例では、ｐ型あるいｎ型の半導体基板の一表面
に形成されたｎ型あるいはｐ型半導体領域からなるソー
スおよびドレインと、該ドレイン上に形成された鋭利な
先端を有するエミッタと、前記ドレイン上と前記ソース
上とを少なくとも除いて、前記半導体基板の一表面上に
形成された絶縁層と、該絶縁層の上に前記エミッタの先
端を取りまくように形成されたゲート電極と、前記ドレ
インと前記ソースとの間であって、前記絶縁層の上に形
成されたチャネルゲート電極と、前記ソースの上に形成
されたソース電極と、蛍光体の被着されているアノード
電極が形成されていると共に、前記半導体基板に対向し
て設けられたアノード基板とを備え、前記チャネルゲー
ト電極にアナログ画像信号を供給することにより、前記
アノード基板上に表示された画像の階調を制御するよう
にしている。
の第６の例では、ｐ型あるいｎ型の半導体基板の一表面
に形成されたｎ型あるいはｐ型半導体領域からなるソー
スおよびドレインと、該ドレイン上に形成された鋭利な
先端を有するエミッタと、前記ドレイン上と前記ソース
上とを少なくとも除いて、前記半導体基板の一表面上に
形成された絶縁層と、該絶縁層の上に前記エミッタの先
端を取りまくように形成されたゲート電極と、前記ドレ
インと前記ソースとの間であって、前記絶縁層の上に形
成されたチャネルゲート電極と、前記ソースの上に形成
されたソース電極と、蛍光体の被着されているアノード
電極が形成されていると共に、前記半導体基板に対向し
て設けられたアノード基板とを備え、前記チャネルゲー
ト電極にアナログ画像信号を供給することにより、前記
アノード基板上に表示された画像の階調を制御するよう
にしている。
【００２１】このような本発明の電界放射型カソードに
よれば、電流制御電極に印加する電圧に応じて、エミッ
タ電流を制御することができるようになる。従って、多
数形成されているのエミッタ毎にエミッタ電流を制御す
ることが可能となり、多数のエミッタのエミッタ電流を
均一化することができる。従って、電界放射型カソード
が表示装置に適用されている際には、各画素の輝度を揃
えることが可能になると共に、輝度調整を行うことがで
きるようになる。また、ゲート電極とエミッタとが短絡
した際には、チャネルに流れる電流密度が増大してチャ
ネルが破壊されるようになるため、ゲート電極と短絡し
ているエミッタはカソード電極から切り離されるように
なり、ライン欠陥の発生を防止することができる。
よれば、電流制御電極に印加する電圧に応じて、エミッ
タ電流を制御することができるようになる。従って、多
数形成されているのエミッタ毎にエミッタ電流を制御す
ることが可能となり、多数のエミッタのエミッタ電流を
均一化することができる。従って、電界放射型カソード
が表示装置に適用されている際には、各画素の輝度を揃
えることが可能になると共に、輝度調整を行うことがで
きるようになる。また、ゲート電極とエミッタとが短絡
した際には、チャネルに流れる電流密度が増大してチャ
ネルが破壊されるようになるため、ゲート電極と短絡し
ているエミッタはカソード電極から切り離されるように
なり、ライン欠陥の発生を防止することができる。
【００２２】さらに、５Ｖ〜１５Ｖの低電圧を電流制御
電極に印加することにより、エミッタ電流を制御するこ
とができると共に、エミッタのエミッションのカットオ
フを行うこともできる。従って、ストライプ状のカソー
ド電極と電流制御電極とをマトリクス状に形成すること
により、電界放射型カソードをライン走査等のスキャン
駆動を行うことができるようになる。さらにまた、電流
制御電極あるいはチャネルゲート電極にアナログ画像信
号を供給することにより、カソード基板に対向して配置
されたアノード基板上に表示される画像の階調を制御す
ることができるようになる。
電極に印加することにより、エミッタ電流を制御するこ
とができると共に、エミッタのエミッションのカットオ
フを行うこともできる。従って、ストライプ状のカソー
ド電極と電流制御電極とをマトリクス状に形成すること
により、電界放射型カソードをライン走査等のスキャン
駆動を行うことができるようになる。さらにまた、電流
制御電極あるいはチャネルゲート電極にアナログ画像信
号を供給することにより、カソード基板に対向して配置
されたアノード基板上に表示される画像の階調を制御す
ることができるようになる。
【００２３】
【発明の実施の形態】本発明の電界放射型カソードの実
施の形態の第１の例の構成を示す断面図を図１に、その
平面図を図２に示す。ただし、図２には電流制御電極３
と、カソード電極４と、チャネル形成電極５との配置構
造のみが示されている。図１に示す電界放射型カソード
の第１の例では、ガラス等のカソード基板１上に、ニオ
ブ等からなるパターニングされた電流制御電極３が成膜
されており、この上にシリコン酸化物あるいはシリコン
窒化物からなる第１絶縁層２が形成されている。第１絶
縁層２上には、パターニングされたカソード電極４が成
膜されると共に、カソード電極４に電気的に接続される
と共に、電流制御電極３と第１絶縁層２を介して交差す
るように、約０．５μｍ以下の厚さのアモルファスシリ
コン（ａ−Ｓｉ）あるいはポリシリコンからなるチャネ
ル形成電極５が成膜されている。
施の形態の第１の例の構成を示す断面図を図１に、その
平面図を図２に示す。ただし、図２には電流制御電極３
と、カソード電極４と、チャネル形成電極５との配置構
造のみが示されている。図１に示す電界放射型カソード
の第１の例では、ガラス等のカソード基板１上に、ニオ
ブ等からなるパターニングされた電流制御電極３が成膜
されており、この上にシリコン酸化物あるいはシリコン
窒化物からなる第１絶縁層２が形成されている。第１絶
縁層２上には、パターニングされたカソード電極４が成
膜されると共に、カソード電極４に電気的に接続される
と共に、電流制御電極３と第１絶縁層２を介して交差す
るように、約０．５μｍ以下の厚さのアモルファスシリ
コン（ａ−Ｓｉ）あるいはポリシリコンからなるチャネ
ル形成電極５が成膜されている。
【００２４】さらに、チャネル形成電極５上には、シリ
コン酸化物からなる第２絶縁層６が形成されていると共
に、この第２絶縁層６上にゲート電極７が形成されてい
る。また、第２絶縁層６およびゲート電極７には、開口
８が多数形成されており、この開口８の底面、つまりチ
ャネル形成電極５上に高融点金属材料、カーボン材料、
あるいは窒化物、けい素化合物、炭化物等からなるエミ
ッタ９が形成されている。なお、チャネル形成電極５に
おいて、電流制御電極３と交差している部分のみが完全
空乏型の薄膜とされたチャネルとされており、他の部分
は導電率の高い、例えばａ−Ｓｉで形成されている。こ
のチャネルは通常は非導通であり、電流制御電極３に正
の所定の電圧が印加されたときに負の誘導電荷によるＮ
型のチャネルが生じることにより導通を開始するように
なる。
コン酸化物からなる第２絶縁層６が形成されていると共
に、この第２絶縁層６上にゲート電極７が形成されてい
る。また、第２絶縁層６およびゲート電極７には、開口
８が多数形成されており、この開口８の底面、つまりチ
ャネル形成電極５上に高融点金属材料、カーボン材料、
あるいは窒化物、けい素化合物、炭化物等からなるエミ
ッタ９が形成されている。なお、チャネル形成電極５に
おいて、電流制御電極３と交差している部分のみが完全
空乏型の薄膜とされたチャネルとされており、他の部分
は導電率の高い、例えばａ−Ｓｉで形成されている。こ
のチャネルは通常は非導通であり、電流制御電極３に正
の所定の電圧が印加されたときに負の誘導電荷によるＮ
型のチャネルが生じることにより導通を開始するように
なる。
【００２５】このように構成された電界放射型カソード
の平面図を図２に示す。なお、図１に示す断面図は、図
２に示す平面図に２点鎖線で示す切断線により切断した
ときの断面を示している。図２に示すように、ストライ
プ状の電流制御電極３とストライプ状のカソード電極４
とはマトリクス状に形成されており、例えば、電流制御
電極３がラインを構成しており、カソード電極４がカラ
ムを構成している。電流制御電極３は、チャネルに交差
する第１電流制御電極３−１，３−２・・・と、ライン
とされた第２電流制御電極３ａ−１，３ａ−２・・・か
ら構成されている。また、ａ−Ｓｉ等からなるチャネル
形成電極５の一端は、ストライプ状のカソード電極４に
電気的に接続されるように直接その上に形成されてお
り、その接続点から延伸されている電極５上であって、
第１電流制御電極３−１，３−２・・・と交差する部分
にチャネルが形成されている。
の平面図を図２に示す。なお、図１に示す断面図は、図
２に示す平面図に２点鎖線で示す切断線により切断した
ときの断面を示している。図２に示すように、ストライ
プ状の電流制御電極３とストライプ状のカソード電極４
とはマトリクス状に形成されており、例えば、電流制御
電極３がラインを構成しており、カソード電極４がカラ
ムを構成している。電流制御電極３は、チャネルに交差
する第１電流制御電極３−１，３−２・・・と、ライン
とされた第２電流制御電極３ａ−１，３ａ−２・・・か
ら構成されている。また、ａ−Ｓｉ等からなるチャネル
形成電極５の一端は、ストライプ状のカソード電極４に
電気的に接続されるように直接その上に形成されてお
り、その接続点から延伸されている電極５上であって、
第１電流制御電極３−１，３−２・・・と交差する部分
にチャネルが形成されている。
【００２６】さらに、チャネルから延伸されたチャネル
形成電極５は幅広とされて、その上に複数のコーン状の
エミッタ９が形成されている。このチャネル形成電極５
上に形成された複数のエミッタ９は、表示装置に適用さ
れた際に一画素に対応することになる。すなわち、Ｋｉ
ｊ，Ｋ（ｉ＋１）ｊはそれぞれ画素に対応するようにな
る。なお、図２においては第１絶縁層２、第２絶縁層
６、ゲート電極７を省略して示している。
形成電極５は幅広とされて、その上に複数のコーン状の
エミッタ９が形成されている。このチャネル形成電極５
上に形成された複数のエミッタ９は、表示装置に適用さ
れた際に一画素に対応することになる。すなわち、Ｋｉ
ｊ，Ｋ（ｉ＋１）ｊはそれぞれ画素に対応するようにな
る。なお、図２においては第１絶縁層２、第２絶縁層
６、ゲート電極７を省略して示している。
【００２７】このように構成された電界放射型カソード
において、電流制御電極３にスレショルド電圧以上の電
圧を印加すると、通常は非導通とされたチャネルにＮ型
のチャネルが形成されて導通を開始するようになる。こ
れによりカソード電極４からエミッタ９に電流が供給さ
れるようになり、エミッタ９から電子が放射されるよう
になる。このスレショルド電圧は、例えば５Ｖ〜１５Ｖ
程度の低電圧でよく、チャネル長により移動電子量が変
化するようになり、チャネル長が大きいほどスレショル
ド電圧は低下するようになる。また、電流制御電極３の
印加電圧に対するエミッタ電流は、図９に示すように二
乗特性で変化することから、電流制御電極３の印加電圧
を制御することにより、各エミッタ９から放射される電
子量を制御することが可能となる。従って、表示装置に
適用された際には、電流制御電極３の印加電圧を制御す
ることにより、図９に示すようにアノード電流、すなわ
ち輝度調整を行うことができる。
において、電流制御電極３にスレショルド電圧以上の電
圧を印加すると、通常は非導通とされたチャネルにＮ型
のチャネルが形成されて導通を開始するようになる。こ
れによりカソード電極４からエミッタ９に電流が供給さ
れるようになり、エミッタ９から電子が放射されるよう
になる。このスレショルド電圧は、例えば５Ｖ〜１５Ｖ
程度の低電圧でよく、チャネル長により移動電子量が変
化するようになり、チャネル長が大きいほどスレショル
ド電圧は低下するようになる。また、電流制御電極３の
印加電圧に対するエミッタ電流は、図９に示すように二
乗特性で変化することから、電流制御電極３の印加電圧
を制御することにより、各エミッタ９から放射される電
子量を制御することが可能となる。従って、表示装置に
適用された際には、電流制御電極３の印加電圧を制御す
ることにより、図９に示すようにアノード電流、すなわ
ち輝度調整を行うことができる。
【００２８】さらに、電流制御電極３の印加電圧をスレ
ショルド電圧以下とすると、チャネルは非導通状態とな
りカソード電極４からエミッタ９への電流供給を停止す
ることができるので、ゲート電極７を走査駆動すること
なく、電流制御電極３とカソード電極４とでダイナミッ
クに走査駆動することができるようになる。従って、表
示装置に適用された際に、カソード電極４に１ライン毎
の画像信号を印加すると共に、電流制御電極３を順次走
査して駆動することにより、画像を表示することができ
るようになる。なお、ゲート電極７にはエミッタ９から
電子を放射することのできる固定電圧を印加すればよ
く、電流制御電極３より高電圧の印加されるゲート電極
７を走査駆動する必要がないので、駆動回路の構成を簡
略化することができる。また、ゲート電極７は走査され
ないことから、パターニングしないベタ電極として形成
するようにしても差し支えないが、寄生容量の発生を考
慮すればパターニングする方が好適である。
ショルド電圧以下とすると、チャネルは非導通状態とな
りカソード電極４からエミッタ９への電流供給を停止す
ることができるので、ゲート電極７を走査駆動すること
なく、電流制御電極３とカソード電極４とでダイナミッ
クに走査駆動することができるようになる。従って、表
示装置に適用された際に、カソード電極４に１ライン毎
の画像信号を印加すると共に、電流制御電極３を順次走
査して駆動することにより、画像を表示することができ
るようになる。なお、ゲート電極７にはエミッタ９から
電子を放射することのできる固定電圧を印加すればよ
く、電流制御電極３より高電圧の印加されるゲート電極
７を走査駆動する必要がないので、駆動回路の構成を簡
略化することができる。また、ゲート電極７は走査され
ないことから、パターニングしないベタ電極として形成
するようにしても差し支えないが、寄生容量の発生を考
慮すればパターニングする方が好適である。
【００２９】さらにまた、チャネル形成電極５のチャネ
ル部を０．１〜０．２μｍ程度の厚さの完全空乏型極薄
膜とすることにより、エミッタ９が暴走した際に、チャ
ネルに流れる電流の電流密度の増大によりチャネルを破
壊することができるようになる。この際に、破壊された
チャネルでは電流を流せないことから、暴走したエミッ
タ９をカソード電極４から切り離すことができ、エミッ
タ９とゲート電極７とが短絡した際のライン欠陥の発生
を防止することができる。上記の説明では、複数のエミ
ッタ９を１画素に対応して形成するようにしたが、１つ
のエミッタ９を１画素に対応して形成するようにしても
よい。
ル部を０．１〜０．２μｍ程度の厚さの完全空乏型極薄
膜とすることにより、エミッタ９が暴走した際に、チャ
ネルに流れる電流の電流密度の増大によりチャネルを破
壊することができるようになる。この際に、破壊された
チャネルでは電流を流せないことから、暴走したエミッ
タ９をカソード電極４から切り離すことができ、エミッ
タ９とゲート電極７とが短絡した際のライン欠陥の発生
を防止することができる。上記の説明では、複数のエミ
ッタ９を１画素に対応して形成するようにしたが、１つ
のエミッタ９を１画素に対応して形成するようにしても
よい。
【００３０】また、本発明の電界放射型カソードの実施
の形態の第１の例における変形例の構成を図３に示す。
なお、図３は前記図２に対応する平面図であり、電流制
御電極３と、カソード電極４と、チャネル形成電極５と
の配置構造のみが示されている。図３において、ストラ
イプ状の多数本のカソード電極４と、ストライプ状の多
数本の電流制御電極３とがマトリクス状に配列されてお
り、電流制御電極３とカソード電極４とが交差する部分
において、両電極３，４はパターニングされている。そ
して、この交差部内に位置するよう複数のエミッタ９が
形成されているチャネル形成電極５が、図示するように
パターニングされて形成されている。すなわち、このエ
ミッタ９が形成されているチャネル形成電極５は複数の
島状に形成されている。このように構成された電界放射
型カソードは、前述した第１の例と同様の作用を奏する
ことができる。
の形態の第１の例における変形例の構成を図３に示す。
なお、図３は前記図２に対応する平面図であり、電流制
御電極３と、カソード電極４と、チャネル形成電極５と
の配置構造のみが示されている。図３において、ストラ
イプ状の多数本のカソード電極４と、ストライプ状の多
数本の電流制御電極３とがマトリクス状に配列されてお
り、電流制御電極３とカソード電極４とが交差する部分
において、両電極３，４はパターニングされている。そ
して、この交差部内に位置するよう複数のエミッタ９が
形成されているチャネル形成電極５が、図示するように
パターニングされて形成されている。すなわち、このエ
ミッタ９が形成されているチャネル形成電極５は複数の
島状に形成されている。このように構成された電界放射
型カソードは、前述した第１の例と同様の作用を奏する
ことができる。
【００３１】次に、本発明の電界放射型カソードの実施
の形態の第２の例の構成を示す断面図を図４に示す。図
４に示す電界放射型カソードの第２の例では、ガラス等
のカソード基板１上に、一部にチャネルが形成された約
０．５μｍ以下の厚さのアモルファスシリコン（ａ−Ｓ
ｉ）あるいはポリシリコンからなるチャネル形成電極５
が成膜されている。そして、チャネル形成電極５上にパ
ターニングされたカソード電極４が成膜されると共に、
シリコン酸化物あるいはシリコン窒化物からなる絶縁層
１１が形成されている。絶縁層１１上には、ゲート電極
７が形成されている。また、絶縁層１１およびゲート電
極７には、開口８が多数形成されており、この開口８の
底面、つまりチャネル形成電極５上に高融点金属材料、
カーボン材料、あるいは窒化物、けい素化合物、炭化物
等からなるコーン状のエミッタ９が形成されている。
の形態の第２の例の構成を示す断面図を図４に示す。図
４に示す電界放射型カソードの第２の例では、ガラス等
のカソード基板１上に、一部にチャネルが形成された約
０．５μｍ以下の厚さのアモルファスシリコン（ａ−Ｓ
ｉ）あるいはポリシリコンからなるチャネル形成電極５
が成膜されている。そして、チャネル形成電極５上にパ
ターニングされたカソード電極４が成膜されると共に、
シリコン酸化物あるいはシリコン窒化物からなる絶縁層
１１が形成されている。絶縁層１１上には、ゲート電極
７が形成されている。また、絶縁層１１およびゲート電
極７には、開口８が多数形成されており、この開口８の
底面、つまりチャネル形成電極５上に高融点金属材料、
カーボン材料、あるいは窒化物、けい素化合物、炭化物
等からなるコーン状のエミッタ９が形成されている。
【００３２】さらに、チャネル形成電極５において、一
部が完全空乏型の薄膜とされてチャネルが形成されてお
り、このチャネル部と絶縁層１１を介して交差するよう
に電流制御電極３が絶縁層１１上に形成されている。な
お、チャネル部以外のチャネル形成電極５の部分は導電
率の高い、例えばａ−Ｓｉで形成されている。このチャ
ネルは通常は非導通であり、電流制御電極３に正の所定
の電圧が印加されたときに誘導電荷がチャネル内に生じ
ることにより導通を開始するようになる。
部が完全空乏型の薄膜とされてチャネルが形成されてお
り、このチャネル部と絶縁層１１を介して交差するよう
に電流制御電極３が絶縁層１１上に形成されている。な
お、チャネル部以外のチャネル形成電極５の部分は導電
率の高い、例えばａ−Ｓｉで形成されている。このチャ
ネルは通常は非導通であり、電流制御電極３に正の所定
の電圧が印加されたときに誘導電荷がチャネル内に生じ
ることにより導通を開始するようになる。
【００３３】このように構成された電界放射型カソード
において、電流制御電極３にスレショルド電圧を印加す
ると、通常は非導通とされたチャネルの空乏層の幅が狭
くなり導通を開始するようになる。これによりカソード
電極４からエミッタ９に電流が供給されるようになり、
エミッタ９から電子が放射されるようになる。このスレ
ショルド電圧は、例えば５Ｖ〜１５Ｖ程度の低電圧でよ
く、チャネル長により移動電子量が変化するようにな
り、チャネル長が大きいほどスレショルド電圧は低下す
るようになる。また、電流制御電極３の印加電圧を制御
することにより、チャネルの導通度を制御することがで
き、各エミッタ９から放射される電子量を制御すること
ができる。この際の電流制御電極３の印加電圧に対する
エミッタ電流は、図９に示すように二乗特性で変化する
ようになる。
において、電流制御電極３にスレショルド電圧を印加す
ると、通常は非導通とされたチャネルの空乏層の幅が狭
くなり導通を開始するようになる。これによりカソード
電極４からエミッタ９に電流が供給されるようになり、
エミッタ９から電子が放射されるようになる。このスレ
ショルド電圧は、例えば５Ｖ〜１５Ｖ程度の低電圧でよ
く、チャネル長により移動電子量が変化するようにな
り、チャネル長が大きいほどスレショルド電圧は低下す
るようになる。また、電流制御電極３の印加電圧を制御
することにより、チャネルの導通度を制御することがで
き、各エミッタ９から放射される電子量を制御すること
ができる。この際の電流制御電極３の印加電圧に対する
エミッタ電流は、図９に示すように二乗特性で変化する
ようになる。
【００３４】さらに、電流制御電極３とカソード電極４
とをストライプ状に形成すると共に、マトリクスを構成
させることにより、表示装置に適用された際に、カソー
ド電極４に１ライン毎の画像信号を印加すると共に、電
流制御電極３を順次走査して駆動することにより、画像
を表示することができるようになる。この際、ゲート電
極７にはエミッタ９から電子を放射することのできる固
定電圧を印加すればよく、電流制御電極３より高電圧の
印加されるゲート電極７を走査駆動する必要がないの
で、駆動回路の構成を簡略化することができる。なお、
表示装置に適用された際には、図９に示すように電流制
御電極３の印加電圧に対してアノード電流が変化するよ
うになり、これを利用して輝度調整を行うことができ
る。
とをストライプ状に形成すると共に、マトリクスを構成
させることにより、表示装置に適用された際に、カソー
ド電極４に１ライン毎の画像信号を印加すると共に、電
流制御電極３を順次走査して駆動することにより、画像
を表示することができるようになる。この際、ゲート電
極７にはエミッタ９から電子を放射することのできる固
定電圧を印加すればよく、電流制御電極３より高電圧の
印加されるゲート電極７を走査駆動する必要がないの
で、駆動回路の構成を簡略化することができる。なお、
表示装置に適用された際には、図９に示すように電流制
御電極３の印加電圧に対してアノード電流が変化するよ
うになり、これを利用して輝度調整を行うことができ
る。
【００３５】さらにまた、チャネル形成電極５のチャネ
ル部を０．１〜０．２μｍ程度の厚さの完全空乏型極薄
膜とすることにより、エミッタ９が暴走した際に、チャ
ネルに流れる電流の電流密度の増大によりチャネルを破
壊することができるようになる。これにより、暴走した
エミッタ９をカソード電極４から切り離すことができ、
エミッタ９とゲート電極７とが短絡した際のライン欠陥
の発生を防止することができる。さらにまた、複数のエ
ミッタ９を１画素に対応して形成するようにしても、あ
るいは、１つのエミッタ９を１画素に対応して形成する
ようにしてもよい。
ル部を０．１〜０．２μｍ程度の厚さの完全空乏型極薄
膜とすることにより、エミッタ９が暴走した際に、チャ
ネルに流れる電流の電流密度の増大によりチャネルを破
壊することができるようになる。これにより、暴走した
エミッタ９をカソード電極４から切り離すことができ、
エミッタ９とゲート電極７とが短絡した際のライン欠陥
の発生を防止することができる。さらにまた、複数のエ
ミッタ９を１画素に対応して形成するようにしても、あ
るいは、１つのエミッタ９を１画素に対応して形成する
ようにしてもよい。
【００３６】次に、本発明の電界放射型カソードの実施
の形態の第３の例の構成を示す断面図を図５に示す。図
５に示す電界放射型カソードの第３の例では、ガラス等
のカソード基板１上に、一部にチャネルが形成された約
０．５μｍ以下の厚さのアモルファスシリコン（ａ−Ｓ
ｉ）あるいはポリシリコンからなるチャネル形成電極５
が成膜されている。そして、チャネル形成電極５上にパ
ターニングされたカソード電極４が成膜されると共に、
チャネル形成電極５上にパターニングされた電流制御電
極３が成膜されている。そして、電流制御電極３および
カソード電極４上にはシリコン酸化物あるいはシリコン
窒化物からなる絶縁層１２が形成されている。なお、チ
ャネル形成電極５と電流制御電極３との界面に、ショッ
トキー障壁が生じるように、チャネル形成電極５の不純
物のドープ量および電流制御電極３の金属材料が選定さ
れている。
の形態の第３の例の構成を示す断面図を図５に示す。図
５に示す電界放射型カソードの第３の例では、ガラス等
のカソード基板１上に、一部にチャネルが形成された約
０．５μｍ以下の厚さのアモルファスシリコン（ａ−Ｓ
ｉ）あるいはポリシリコンからなるチャネル形成電極５
が成膜されている。そして、チャネル形成電極５上にパ
ターニングされたカソード電極４が成膜されると共に、
チャネル形成電極５上にパターニングされた電流制御電
極３が成膜されている。そして、電流制御電極３および
カソード電極４上にはシリコン酸化物あるいはシリコン
窒化物からなる絶縁層１２が形成されている。なお、チ
ャネル形成電極５と電流制御電極３との界面に、ショッ
トキー障壁が生じるように、チャネル形成電極５の不純
物のドープ量および電流制御電極３の金属材料が選定さ
れている。
【００３７】また、絶縁層１２上には、ゲート電極７が
形成されている。また、絶縁層１２およびゲート電極７
には、開口８が多数形成されており、この開口８の底
面、つまりチャネル形成電極５上に高融点金属材料、カ
ーボン材料、あるいは窒化物、けい素化合物、炭化物等
からなるコーン状のエミッタ９が形成されている。さら
に、チャネル形成電極５において、その上に電流制御電
極３が形成されている部分が完全空乏型の薄膜とされて
チャネルが形成されており、このチャネル部を除いてチ
ャネル形成電極５は導電率の高い、例えばａ−Ｓｉで形
成されている。このチャネルは通常は非導通であり、電
流制御電極３に正の所定の電圧が印加されたときに導通
を開始するようになる。
形成されている。また、絶縁層１２およびゲート電極７
には、開口８が多数形成されており、この開口８の底
面、つまりチャネル形成電極５上に高融点金属材料、カ
ーボン材料、あるいは窒化物、けい素化合物、炭化物等
からなるコーン状のエミッタ９が形成されている。さら
に、チャネル形成電極５において、その上に電流制御電
極３が形成されている部分が完全空乏型の薄膜とされて
チャネルが形成されており、このチャネル部を除いてチ
ャネル形成電極５は導電率の高い、例えばａ−Ｓｉで形
成されている。このチャネルは通常は非導通であり、電
流制御電極３に正の所定の電圧が印加されたときに導通
を開始するようになる。
【００３８】このように構成された電界放射型カソード
において、電流制御電極３にスレショルド電圧以上の電
圧を印加すると、通常は非導通とされたチャネルの空乏
層の幅が狭くなり導通を開始するようになる。これによ
りカソード電極４からエミッタ９に電流が供給されるよ
うになり、エミッタ９から電子が放射されるようにな
る。このスレショルド電圧は、例えば５Ｖ〜１５Ｖ程度
の低電圧でよく、チャネル長により移動電子量が制御さ
れ、チャネル長が大きいほどスレショルド電圧は低下す
るようになる。また、電流制御電極３の印加電圧を制御
することにより、チャネルの導通度を制御することがで
き、各エミッタ９から放射される電子量を制御すること
ができる。この際の電流制御電極３の印加電圧に対する
エミッタ電流は、図９に示すように二乗特性で変化する
ようになる。
において、電流制御電極３にスレショルド電圧以上の電
圧を印加すると、通常は非導通とされたチャネルの空乏
層の幅が狭くなり導通を開始するようになる。これによ
りカソード電極４からエミッタ９に電流が供給されるよ
うになり、エミッタ９から電子が放射されるようにな
る。このスレショルド電圧は、例えば５Ｖ〜１５Ｖ程度
の低電圧でよく、チャネル長により移動電子量が制御さ
れ、チャネル長が大きいほどスレショルド電圧は低下す
るようになる。また、電流制御電極３の印加電圧を制御
することにより、チャネルの導通度を制御することがで
き、各エミッタ９から放射される電子量を制御すること
ができる。この際の電流制御電極３の印加電圧に対する
エミッタ電流は、図９に示すように二乗特性で変化する
ようになる。
【００３９】さらに、電流制御電極３とカソード電極４
とをストライプ状に形成すると共に、マトリクスを構成
させることにより、表示装置に適用された際に、カソー
ド電極４に１ライン毎の画像信号を印加すると共に、電
流制御電極３を順次走査して駆動することにより、画像
を表示することができるようになる。この際、ゲート電
極７にはエミッタ９から電子を放射することのできる固
定電圧を印加すればよく、電流制御電極３より高電圧の
印加されるゲート電極７を走査駆動する必要がないの
で、駆動回路の構成を簡略化することができる。なお、
表示装置に適用された際には、図９に示すように電流制
御電極３の印加電圧に対してアノード電流が変化するよ
うになり、これを利用して輝度調整を行うことができ
る。
とをストライプ状に形成すると共に、マトリクスを構成
させることにより、表示装置に適用された際に、カソー
ド電極４に１ライン毎の画像信号を印加すると共に、電
流制御電極３を順次走査して駆動することにより、画像
を表示することができるようになる。この際、ゲート電
極７にはエミッタ９から電子を放射することのできる固
定電圧を印加すればよく、電流制御電極３より高電圧の
印加されるゲート電極７を走査駆動する必要がないの
で、駆動回路の構成を簡略化することができる。なお、
表示装置に適用された際には、図９に示すように電流制
御電極３の印加電圧に対してアノード電流が変化するよ
うになり、これを利用して輝度調整を行うことができ
る。
【００４０】さらにまた、チャネル形成電極５のチャネ
ル部を０．１〜０．２μｍ程度の厚さの完全空乏型極薄
膜とすることにより、エミッタ９が暴走した際に、チャ
ネルに流れる電流の電流密度の増大によりチャネルを破
壊することができるようになる。これにより、暴走した
エミッタ９をカソード電極４から切り離すことができ、
エミッタ９とゲート電極７とが短絡した際のライン欠陥
の発生を防止することができる。さらにまた、複数のエ
ミッタ９を１画素に対応して形成するようにしても、あ
るいは、１つのエミッタ９を１画素に対応して形成する
ようにしてもよい。
ル部を０．１〜０．２μｍ程度の厚さの完全空乏型極薄
膜とすることにより、エミッタ９が暴走した際に、チャ
ネルに流れる電流の電流密度の増大によりチャネルを破
壊することができるようになる。これにより、暴走した
エミッタ９をカソード電極４から切り離すことができ、
エミッタ９とゲート電極７とが短絡した際のライン欠陥
の発生を防止することができる。さらにまた、複数のエ
ミッタ９を１画素に対応して形成するようにしても、あ
るいは、１つのエミッタ９を１画素に対応して形成する
ようにしてもよい。
【００４１】ここで、上述した本発明の電界放射型カソ
ードの第１の例ないし第３の例において、チャネルが一
部に形成されているチャネル形成電極３の作成方法を説
明する。第１の方法は、ｐ+ のａ−Ｓｉでチャネル形成
電極を成膜し、次いで、チャネルが形成される部分のａ
−Ｓｉのみにリン等のｎ型の不純物をドープしてｐ型と
する。これにより、一部に完全空乏型のチャネルが形成
されたチャネル形成電極を作成することができる。ま
た、第２の方法は、ｐ型のａ−Ｓｉでチャネル形成電極
を成膜し、次いで、チャネルが形成される部分を除いた
ａ−Ｓｉ上にボロン等のｐ型の不純物をドープしてｐ+
とする。これにより、一部に完全空乏型のチャネルが形
成されたチャネル形成電極を作成することができる。な
お、ｐ型のａ−Ｓｉにはメモリ効果があるため、これを
利用してスキャン駆動することもできるようになる。
ードの第１の例ないし第３の例において、チャネルが一
部に形成されているチャネル形成電極３の作成方法を説
明する。第１の方法は、ｐ+ のａ−Ｓｉでチャネル形成
電極を成膜し、次いで、チャネルが形成される部分のａ
−Ｓｉのみにリン等のｎ型の不純物をドープしてｐ型と
する。これにより、一部に完全空乏型のチャネルが形成
されたチャネル形成電極を作成することができる。ま
た、第２の方法は、ｐ型のａ−Ｓｉでチャネル形成電極
を成膜し、次いで、チャネルが形成される部分を除いた
ａ−Ｓｉ上にボロン等のｐ型の不純物をドープしてｐ+
とする。これにより、一部に完全空乏型のチャネルが形
成されたチャネル形成電極を作成することができる。な
お、ｐ型のａ−Ｓｉにはメモリ効果があるため、これを
利用してスキャン駆動することもできるようになる。
【００４２】次に、本発明の電界放射型カソードの実施
の形態の第４の例の構成を示す断面図を図６に示す。図
６に示す電界放射型カソードの第４の例では、前記図１
に示す第１の例と異なり、チャネルがエミッタ９の直下
に形成されていると共に、チャネルを制御する電流制御
電極３がチャネルおよび第１絶縁層２を介してエミッタ
９の直下に形成されている。このような構造とすると、
チャネル形成電極５において前記した第１の方法を採用
してチャネルを形成する際に、ゲート電極７と第２絶縁
層６に形成されている開口８からｎ型の不純物をドープ
することによりチャネルを形成することができるように
なる。この第４の例の電界放射型カソードの動作および
前記した以外の作用については、上述した電界放射型カ
ソードの第１の例と同様であるので、その説明はここで
は省略する。
の形態の第４の例の構成を示す断面図を図６に示す。図
６に示す電界放射型カソードの第４の例では、前記図１
に示す第１の例と異なり、チャネルがエミッタ９の直下
に形成されていると共に、チャネルを制御する電流制御
電極３がチャネルおよび第１絶縁層２を介してエミッタ
９の直下に形成されている。このような構造とすると、
チャネル形成電極５において前記した第１の方法を採用
してチャネルを形成する際に、ゲート電極７と第２絶縁
層６に形成されている開口８からｎ型の不純物をドープ
することによりチャネルを形成することができるように
なる。この第４の例の電界放射型カソードの動作および
前記した以外の作用については、上述した電界放射型カ
ソードの第１の例と同様であるので、その説明はここで
は省略する。
【００４３】次に、本発明の電界放射型カソードの実施
の形態の第５の例の構成を示す断面図を図７に、その平
面図を図８に示す。ただし、図８には電流制御電極３
と、カソード電極４と、オーミックコンタクト層１３−
１，１３−２との配置構造のみを示している。図７およ
び図８に示す電界放射型カソードの第５の例では、前記
図１に示す第１の例と異なり、チャネルがエミッタ９の
直下に形成されていると共に、チャネルを制御する電流
制御電極３がチャネルおよび第１絶縁層２を介してエミ
ッタ９の直下に形成されている。さらに、チャネル形成
電極１４がオーミックコンタクト層１３−１，１３−２
に挟まれたａ−ＳｉのＩ（intrinsic ）層から形成され
ている。このＩ層の比抵抗は１０7 〜１０8 Ω−ｃｍと
され、オーミックコンタクト層１３−１，１３−２の比
抵抗は１０3 〜１０5 Ω−ｃｍとされており、これによ
り、エミッタ９形成エリアの抵抗均一化を図ることがで
きる。なお、オーミックコンタクト層１３−１，１３−
２は、ａ−ＳｉのＩ層１４の表面にｎ型不純物をドープ
することにより形成されている。
の形態の第５の例の構成を示す断面図を図７に、その平
面図を図８に示す。ただし、図８には電流制御電極３
と、カソード電極４と、オーミックコンタクト層１３−
１，１３−２との配置構造のみを示している。図７およ
び図８に示す電界放射型カソードの第５の例では、前記
図１に示す第１の例と異なり、チャネルがエミッタ９の
直下に形成されていると共に、チャネルを制御する電流
制御電極３がチャネルおよび第１絶縁層２を介してエミ
ッタ９の直下に形成されている。さらに、チャネル形成
電極１４がオーミックコンタクト層１３−１，１３−２
に挟まれたａ−ＳｉのＩ（intrinsic ）層から形成され
ている。このＩ層の比抵抗は１０7 〜１０8 Ω−ｃｍと
され、オーミックコンタクト層１３−１，１３−２の比
抵抗は１０3 〜１０5 Ω−ｃｍとされており、これによ
り、エミッタ９形成エリアの抵抗均一化を図ることがで
きる。なお、オーミックコンタクト層１３−１，１３−
２は、ａ−ＳｉのＩ層１４の表面にｎ型不純物をドープ
することにより形成されている。
【００４４】このように構成された電界放射型カソード
の第５の例において、電流制御電極３にスレショルド電
圧を印加すると、通常は非導通とされたチャネルにおい
て、カソード電極４に電気的に接続されている抵抗層と
して作用するオーミックコンタクト層１３−２からＩ層
１４を越えてオーミックコンタクト層１３−１に電流が
供給されるようになる。これによりカソード電極４から
エミッタ９に電流が供給されるようになり、エミッタ９
から電子が放射されるようになる。この際に、オーミッ
クコンタクト層１３−１，１３−２の抵抗作用により各
エミッタ９への電流供給量の均一化が図られる。このス
レショルド電圧は、例えば５Ｖ〜１５Ｖ程度の低電圧で
よく、チャネル長により移動電子量が制御され、チャネ
ル長が大きいほどスレショルド電圧は低下するようにな
る。
の第５の例において、電流制御電極３にスレショルド電
圧を印加すると、通常は非導通とされたチャネルにおい
て、カソード電極４に電気的に接続されている抵抗層と
して作用するオーミックコンタクト層１３−２からＩ層
１４を越えてオーミックコンタクト層１３−１に電流が
供給されるようになる。これによりカソード電極４から
エミッタ９に電流が供給されるようになり、エミッタ９
から電子が放射されるようになる。この際に、オーミッ
クコンタクト層１３−１，１３−２の抵抗作用により各
エミッタ９への電流供給量の均一化が図られる。このス
レショルド電圧は、例えば５Ｖ〜１５Ｖ程度の低電圧で
よく、チャネル長により移動電子量が制御され、チャネ
ル長が大きいほどスレショルド電圧は低下するようにな
る。
【００４５】また、電流制御電極３の印加電圧に対する
エミッタ電流は、図９に示すように二乗特性で変化する
ことから、電流制御電極３の印加電圧を制御することに
より、各エミッタ９から放射される電子量を制御するこ
とが可能となる。従って、表示装置に適用された際に
は、電流制御電極３の印加電圧を制御することにより、
図９に示すようにアノード電流、すなわち輝度調整を行
うことができる。さらに、図８に示すように電流制御電
極３とカソード電極４とをストライプ状に形成すると共
に、両電極によりＸ−Ｙマトリクスを構成させることに
より、表示装置に適用された際に、カソード電極４に１
ライン毎の画像信号を印加すると共に、電流制御電極３
を順次走査して駆動することにより、画像を表示するこ
とができるようになる。この際、ゲート電極７にはエミ
ッタ９から電子を放射することのできる固定電圧を印加
すればよく、電流制御電極３より高電圧の印加されるゲ
ート電極７を走査駆動する必要がないので、駆動回路の
構成を簡略化することができる。
エミッタ電流は、図９に示すように二乗特性で変化する
ことから、電流制御電極３の印加電圧を制御することに
より、各エミッタ９から放射される電子量を制御するこ
とが可能となる。従って、表示装置に適用された際に
は、電流制御電極３の印加電圧を制御することにより、
図９に示すようにアノード電流、すなわち輝度調整を行
うことができる。さらに、図８に示すように電流制御電
極３とカソード電極４とをストライプ状に形成すると共
に、両電極によりＸ−Ｙマトリクスを構成させることに
より、表示装置に適用された際に、カソード電極４に１
ライン毎の画像信号を印加すると共に、電流制御電極３
を順次走査して駆動することにより、画像を表示するこ
とができるようになる。この際、ゲート電極７にはエミ
ッタ９から電子を放射することのできる固定電圧を印加
すればよく、電流制御電極３より高電圧の印加されるゲ
ート電極７を走査駆動する必要がないので、駆動回路の
構成を簡略化することができる。
【００４６】さらにまた、チャネル形成電極１４のチャ
ネル部を０．１〜０．２μｍ程度の厚さの完全空乏型極
薄膜とすることにより、エミッタ９が暴走した際に、チ
ャネルに流れる電流の電流密度の増大によりチャネルを
破壊することができるようになる。したがって、エミッ
タ９とゲート電極７とが短絡した際のライン欠陥の発生
を防止することができる。
ネル部を０．１〜０．２μｍ程度の厚さの完全空乏型極
薄膜とすることにより、エミッタ９が暴走した際に、チ
ャネルに流れる電流の電流密度の増大によりチャネルを
破壊することができるようになる。したがって、エミッ
タ９とゲート電極７とが短絡した際のライン欠陥の発生
を防止することができる。
【００４７】ところで、前述したように上記説明した第
１の例ないし第５の例における電界放射型カソードは、
それぞれ表示装置の電子源に適用することができる。そ
こで、上記第１の例における電界放射型カソードを表示
装置の電子源に適用した場合の構成を示す図１０を参照
しながら表示装置の説明を行う。図１０において、図１
に示す第１の例における電界放射型カソードの構成と異
なる構成は、カソード基板１に所定間隔離隔して絶縁性
のアノード基板５０を対向配置した構成である。このア
ノード基板５０は、例えばガラス製とされており、その
内表面にはアノード電極５１を形成する導電薄膜が形成
されている。さらに、このアノード電極５１の表面には
蛍光体５２が被着されている。
１の例ないし第５の例における電界放射型カソードは、
それぞれ表示装置の電子源に適用することができる。そ
こで、上記第１の例における電界放射型カソードを表示
装置の電子源に適用した場合の構成を示す図１０を参照
しながら表示装置の説明を行う。図１０において、図１
に示す第１の例における電界放射型カソードの構成と異
なる構成は、カソード基板１に所定間隔離隔して絶縁性
のアノード基板５０を対向配置した構成である。このア
ノード基板５０は、例えばガラス製とされており、その
内表面にはアノード電極５１を形成する導電薄膜が形成
されている。さらに、このアノード電極５１の表面には
蛍光体５２が被着されている。
【００４８】そして、ストライプ状の複数本のカソード
４に走査パルス発生器３−１から発生された走査パルス
を抵抗Ｒを介して順次供給することにより、画素毎に駆
動走査制御する。また、ゲート電極７にゲート電圧Ｖｇ
を印加し、さらにアノード電極５１にアノード電圧Ｖａ
を印加する。ここで、電流制御電極３に表示したい画像
のアナログビデオ信号４０を供給すると、走査パルス発
生器３−１により発生された走査パルスにより選択され
たカソード電極４に接続されているチャネル形成電極５
のチャネルのみが導通する。これにより、アナログビデ
オ信号４０のレベルに応じた電流が当該チャネル形成電
極５上に形成されているエミッタ９に供給される。この
際に、エミッタ９の先端とゲート電極７間において強い
電界が生じるようになるため、エミッタ９からは供給さ
れた電流の密度に応じた電子が電界放出されるようにな
る。
４に走査パルス発生器３−１から発生された走査パルス
を抵抗Ｒを介して順次供給することにより、画素毎に駆
動走査制御する。また、ゲート電極７にゲート電圧Ｖｇ
を印加し、さらにアノード電極５１にアノード電圧Ｖａ
を印加する。ここで、電流制御電極３に表示したい画像
のアナログビデオ信号４０を供給すると、走査パルス発
生器３−１により発生された走査パルスにより選択され
たカソード電極４に接続されているチャネル形成電極５
のチャネルのみが導通する。これにより、アナログビデ
オ信号４０のレベルに応じた電流が当該チャネル形成電
極５上に形成されているエミッタ９に供給される。この
際に、エミッタ９の先端とゲート電極７間において強い
電界が生じるようになるため、エミッタ９からは供給さ
れた電流の密度に応じた電子が電界放出されるようにな
る。
【００４９】この電界放射された電子は、真空雰囲気と
されているカソード基板１とアノード基板５０間を飛翔
してアノード電極５１の上に被着されている蛍光体５２
に達するようになる。これにより、蛍光体５２が発光す
るようになるが、その発光強度はアノード電極５１に流
れるアノード電流に比例するようになる。例えば、電流
制御電極３に印加されるアナログビデオ信号４０が図１
１下段に示すように変化すると、アノード電極５１に流
れるアノード電流は図１１上段に示すように変化する。
されているカソード基板１とアノード基板５０間を飛翔
してアノード電極５１の上に被着されている蛍光体５２
に達するようになる。これにより、蛍光体５２が発光す
るようになるが、その発光強度はアノード電極５１に流
れるアノード電流に比例するようになる。例えば、電流
制御電極３に印加されるアナログビデオ信号４０が図１
１下段に示すように変化すると、アノード電極５１に流
れるアノード電流は図１１上段に示すように変化する。
【００５０】すなわち、アノード基板５０における発光
強度は、アナログビデオ信号４０のレベルに応じた強度
とされるため、ビデオ信号４０により階調制御された画
像がアノード基板５０上に表示されるようになる。な
お、階調制御する際に電流制御電極３に印加する電圧と
しては、数十ボルト以下のアナログ信号でよい。また、
輝度調整はデート電圧Ｖｇのレベルを制御することによ
り行うことができる。このように、電流制御電極３に数
十ボルト以下のアナログ信号を印加して、階調制御する
構成によれば、ゲート電極７に階調制御用信号を印加す
る場合に比べて、低電圧で容易に無段階階調制御を行う
ことができるようになる。このため、階調制御を低消費
電力、低コストで行うことができる。
強度は、アナログビデオ信号４０のレベルに応じた強度
とされるため、ビデオ信号４０により階調制御された画
像がアノード基板５０上に表示されるようになる。な
お、階調制御する際に電流制御電極３に印加する電圧と
しては、数十ボルト以下のアナログ信号でよい。また、
輝度調整はデート電圧Ｖｇのレベルを制御することによ
り行うことができる。このように、電流制御電極３に数
十ボルト以下のアナログ信号を印加して、階調制御する
構成によれば、ゲート電極７に階調制御用信号を印加す
る場合に比べて、低電圧で容易に無段階階調制御を行う
ことができるようになる。このため、階調制御を低消費
電力、低コストで行うことができる。
【００５１】なお、階調制御用のアナログ信号のレベル
に比例する階調を得るように、アナログ信号を階調補正
回路を介して電流制御電極３に印加するようにしても良
い。また、図１０に示す表示装置における駆動制御方法
は、前記した電界放射型カソードの第２の例ないし電界
放射型カソードの第５の例においても同様に適用するこ
とができる。
に比例する階調を得るように、アナログ信号を階調補正
回路を介して電流制御電極３に印加するようにしても良
い。また、図１０に示す表示装置における駆動制御方法
は、前記した電界放射型カソードの第２の例ないし電界
放射型カソードの第５の例においても同様に適用するこ
とができる。
【００５２】ところで、図１２に示すような構造の電界
放射型カソードが提案されている。この電界放射型カソ
ードは、例えば単結晶ｐ（ｎ）型シリコン基板２１の一
表面上にｎ（ｐ）型不純物を拡散等することにより、ｎ
（ｐ）型シリコン領域２１−１，２１−２を所定間隔で
２つ形成する。そして、ｎ（ｐ）型シリコン領域２１−
１，２１−２の間のｐ（ｎ）型シリコン基板２１上には
絶縁層１６が形成され、この絶縁層１６上にチャネルゲ
ート電極２３が形成される。これにより、ｎ（ｐ）型シ
リコン領域２１−１と、ｎ（ｐ）型シリコン領域２１−
２との間にｎ型のチャネル２４が形成されるようにな
り、結局のところＣ−ＭＯＳ型の電界効果トランジスタ
（ＦＥＴ）が形成されるようになる。すなわち、ｎ
（ｐ）型シリコン領域２１−１がドレイン、ｎ（ｐ）型
シリコン領域２１−２がソース、チャネルゲート電極２
３がゲート電極となる。なお、ｎ（ｐ）型シリコン領域
２１−１上にはソース電極２５が形成される。
放射型カソードが提案されている。この電界放射型カソ
ードは、例えば単結晶ｐ（ｎ）型シリコン基板２１の一
表面上にｎ（ｐ）型不純物を拡散等することにより、ｎ
（ｐ）型シリコン領域２１−１，２１−２を所定間隔で
２つ形成する。そして、ｎ（ｐ）型シリコン領域２１−
１，２１−２の間のｐ（ｎ）型シリコン基板２１上には
絶縁層１６が形成され、この絶縁層１６上にチャネルゲ
ート電極２３が形成される。これにより、ｎ（ｐ）型シ
リコン領域２１−１と、ｎ（ｐ）型シリコン領域２１−
２との間にｎ型のチャネル２４が形成されるようにな
り、結局のところＣ−ＭＯＳ型の電界効果トランジスタ
（ＦＥＴ）が形成されるようになる。すなわち、ｎ
（ｐ）型シリコン領域２１−１がドレイン、ｎ（ｐ）型
シリコン領域２１−２がソース、チャネルゲート電極２
３がゲート電極となる。なお、ｎ（ｐ）型シリコン領域
２１−１上にはソース電極２５が形成される。
【００５３】さらに、ドレインであるｎ（ｐ）型シリコ
ン領域２１−２の上には先端の鋭利なエミッタ９が形成
されており、このエミッタ９の先端を取りまくように、
絶縁層１６上にゲート電極７が形成される。このような
構造の電界放射型カソードも表示装置の電子源に適用す
ることができる。そこで、上記電界放射型カソードを表
示装置の電子源に適用した場合の構成を示す図１３を参
照しながら表示装置の説明を行う。図１３に示すよう
に、図１２に示す電界放射型カソードのｐ（ｎ）型シリ
コン基板２１に所定間隔離隔して絶縁性のアノード基板
５０を対向配置している。このアノード基板５０は、例
えばガラス製とされており、その内表面にはアノード電
極５１を形成する導電薄膜が形成されている。さらに、
このアノード電極５１の表面には蛍光体５２が被着され
ている。
ン領域２１−２の上には先端の鋭利なエミッタ９が形成
されており、このエミッタ９の先端を取りまくように、
絶縁層１６上にゲート電極７が形成される。このような
構造の電界放射型カソードも表示装置の電子源に適用す
ることができる。そこで、上記電界放射型カソードを表
示装置の電子源に適用した場合の構成を示す図１３を参
照しながら表示装置の説明を行う。図１３に示すよう
に、図１２に示す電界放射型カソードのｐ（ｎ）型シリ
コン基板２１に所定間隔離隔して絶縁性のアノード基板
５０を対向配置している。このアノード基板５０は、例
えばガラス製とされており、その内表面にはアノード電
極５１を形成する導電薄膜が形成されている。さらに、
このアノード電極５１の表面には蛍光体５２が被着され
ている。
【００５４】そして、ストライプ状の複数のソース電極
２５に走査パルス発生器２５−１から発生された走査パ
ルスを抵抗Ｒを介して順次供給することにより、画素毎
に駆動走査制御する。また、ゲート電極７にゲート電圧
Ｖｇを印加し、さらにアノード電極５１にアノード電圧
Ｖａを印加する。ここで、チャネルゲート電極２３に表
示したい画像のアナログビデオ信号４０を供給すると、
走査パルス発生器２５−１により発生された走査パルス
により選択されたソース電極２５とドレイン２１−２と
の間に形成されたチャネル２４のみが導通し、アナログ
ビデオ信号４０のレベルに応じた電流がソース電極２５
からドレイン２１−２に流れるようになる。これによ
り、ソース電極２５からエミッタ電流がエミッタ９に供
給される。この際に、エミッタ９の先端とゲート電極７
間において強い電界が生じるようになるため、エミッタ
９からは供給された電流の密度に応じた電子が電界放出
されるようになる。
２５に走査パルス発生器２５−１から発生された走査パ
ルスを抵抗Ｒを介して順次供給することにより、画素毎
に駆動走査制御する。また、ゲート電極７にゲート電圧
Ｖｇを印加し、さらにアノード電極５１にアノード電圧
Ｖａを印加する。ここで、チャネルゲート電極２３に表
示したい画像のアナログビデオ信号４０を供給すると、
走査パルス発生器２５−１により発生された走査パルス
により選択されたソース電極２５とドレイン２１−２と
の間に形成されたチャネル２４のみが導通し、アナログ
ビデオ信号４０のレベルに応じた電流がソース電極２５
からドレイン２１−２に流れるようになる。これによ
り、ソース電極２５からエミッタ電流がエミッタ９に供
給される。この際に、エミッタ９の先端とゲート電極７
間において強い電界が生じるようになるため、エミッタ
９からは供給された電流の密度に応じた電子が電界放出
されるようになる。
【００５５】この電界放射された電子は、真空雰囲気と
されているｐ（ｎ）型シリコン基板２１とアノード基板
５０間を飛翔してアノード電極５１の上に被着されてい
る蛍光体５２に達するようになる。これにより、蛍光体
５２が発光するようになるが、その発光強度はアノード
電極５１に流れるアノード電流に比例するようになる。
例えば、チャネルゲート電極２３に印加されるアナログ
ビデオ信号４０が図１１下段に示すように変化すると、
アノード電極５１に流れるアノード電流は図１１上段に
示すように変化する。
されているｐ（ｎ）型シリコン基板２１とアノード基板
５０間を飛翔してアノード電極５１の上に被着されてい
る蛍光体５２に達するようになる。これにより、蛍光体
５２が発光するようになるが、その発光強度はアノード
電極５１に流れるアノード電流に比例するようになる。
例えば、チャネルゲート電極２３に印加されるアナログ
ビデオ信号４０が図１１下段に示すように変化すると、
アノード電極５１に流れるアノード電流は図１１上段に
示すように変化する。
【００５６】すなわち、アノード基板５０における発光
強度は、アナログビデオ信号４０のレベルに応じた強度
とされるため、ビデオ信号４０により階調制御された画
像がアノード基板５０上に表示されるようになる。な
お、階調制御する際にチャネルゲート電極２３に印加す
る電圧としては、数十ボルト以下のアナログ信号でよ
い。また、輝度調整はゲート電圧Ｖｇのレベルを制御す
ることにより行うことができる。このように、チャネル
ゲート電極２３に数十ボルト以下のアナログ信号を印加
して、階調制御する構成によれば、ゲート電極７に階調
制御用信号を印加する場合に比べて、低電圧で容易に無
段階階調制御を行うことができるようになる。このた
め、階調制御を低消費電力、低コストで行うことができ
る。なお、階調制御用のアナログ信号のレベルに比例す
る階調を得るように、アナログ信号を階調補正回路を介
してチャネルゲート電極２３に印加するようにしても良
い。
強度は、アナログビデオ信号４０のレベルに応じた強度
とされるため、ビデオ信号４０により階調制御された画
像がアノード基板５０上に表示されるようになる。な
お、階調制御する際にチャネルゲート電極２３に印加す
る電圧としては、数十ボルト以下のアナログ信号でよ
い。また、輝度調整はゲート電圧Ｖｇのレベルを制御す
ることにより行うことができる。このように、チャネル
ゲート電極２３に数十ボルト以下のアナログ信号を印加
して、階調制御する構成によれば、ゲート電極７に階調
制御用信号を印加する場合に比べて、低電圧で容易に無
段階階調制御を行うことができるようになる。このた
め、階調制御を低消費電力、低コストで行うことができ
る。なお、階調制御用のアナログ信号のレベルに比例す
る階調を得るように、アナログ信号を階調補正回路を介
してチャネルゲート電極２３に印加するようにしても良
い。
【００５７】
【発明の効果】以上説明したように、本発明の本発明の
電界放射型カソードによれば、電流制御電極に印加する
電圧に応じて、エミッタ電流を制御することができるよ
うになる。従って、多数形成されているのエミッタ毎に
エミッタ電流を制御することが可能となり、多数のエミ
ッタのエミッタ電流を均一化することができる。従っ
て、電界放射型カソードが表示装置に適用されている際
には、各画素の輝度を揃えることが可能になると共に、
輝度調整を行うことができるようになる。また、ゲート
電極とエミッタとが短絡した際には、チャネルに流れる
電流密度が増大してチャネルが破壊されるようになるた
め、ゲート電極と短絡しているエミッタはカソード電極
から切り離されるようになり、ライン欠陥の発生を防止
することができる。
電界放射型カソードによれば、電流制御電極に印加する
電圧に応じて、エミッタ電流を制御することができるよ
うになる。従って、多数形成されているのエミッタ毎に
エミッタ電流を制御することが可能となり、多数のエミ
ッタのエミッタ電流を均一化することができる。従っ
て、電界放射型カソードが表示装置に適用されている際
には、各画素の輝度を揃えることが可能になると共に、
輝度調整を行うことができるようになる。また、ゲート
電極とエミッタとが短絡した際には、チャネルに流れる
電流密度が増大してチャネルが破壊されるようになるた
め、ゲート電極と短絡しているエミッタはカソード電極
から切り離されるようになり、ライン欠陥の発生を防止
することができる。
【００５８】さらに、５Ｖ〜１５Ｖの低電圧を電流制御
電極に印加することにより、エミッタ電流を制御するこ
とができると共に、エミッタのエミッションのカットオ
フを行うこともできる。従って、ストライプ状のカソー
ド電極と電流制御電極とをマトリクス状に形成すること
により、電界放射型カソードをライン走査等のスキャン
駆動を行うことができるようになる。さらにまた、電流
制御電極あるいはチャネルゲート電極に数十ボルト以下
のアナログ画像信号を供給することにより、カソード基
板に対向して配置されたアノード基板上に表示される画
像の階調を低電圧で無段階階調制御することができるよ
うになる。このため、階調制御を低消費電力、低コスト
で行うことができる。
電極に印加することにより、エミッタ電流を制御するこ
とができると共に、エミッタのエミッションのカットオ
フを行うこともできる。従って、ストライプ状のカソー
ド電極と電流制御電極とをマトリクス状に形成すること
により、電界放射型カソードをライン走査等のスキャン
駆動を行うことができるようになる。さらにまた、電流
制御電極あるいはチャネルゲート電極に数十ボルト以下
のアナログ画像信号を供給することにより、カソード基
板に対向して配置されたアノード基板上に表示される画
像の階調を低電圧で無段階階調制御することができるよ
うになる。このため、階調制御を低消費電力、低コスト
で行うことができる。
【図１】本発明の電界放射型カソードの実施の形態の第
１の例の構成を示す断面図である。
１の例の構成を示す断面図である。
【図２】本発明の電界放射型カソードの実施の形態の第
１の例の構成を示す平面図である。
１の例の構成を示す平面図である。
【図３】本発明の電界放射型カソードの実施の形態の第
１の例の変形例の構成を示す平面図である。
１の例の変形例の構成を示す平面図である。
【図４】本発明の電界放射型カソードの実施の形態の第
２の例の構成を示す断面図である。
２の例の構成を示す断面図である。
【図５】本発明の電界放射型カソードの実施の形態の第
３の例の構成を示す断面図である。
３の例の構成を示す断面図である。
【図６】本発明の電界放射型カソードの実施の形態の第
４の例の構成を示す断面図である。
４の例の構成を示す断面図である。
【図７】本発明の電界放射型カソードの実施の形態の第
５の例の構成を示す断面図である。
５の例の構成を示す断面図である。
【図８】本発明の電界放射型カソードの実施の形態の第
５の例の構成を示す平面図である。
５の例の構成を示す平面図である。
【図９】本発明の電界放射型カソードにおける電流制御
電極電圧に対するエミッタ電流、および、アノード電流
の特性を示す図である。
電極電圧に対するエミッタ電流、および、アノード電流
の特性を示す図である。
【図１０】本発明の電界放射型カソードの実施の形態の
第１の例を表示装置に適用した場合の他の構成を示す図
である。
第１の例を表示装置に適用した場合の他の構成を示す図
である。
【図１１】本発明の電界放射型カソードにおける電流制
御電極電圧の変化に対するアノード電流の変化を示す図
である。
御電極電圧の変化に対するアノード電流の変化を示す図
である。
【図１２】提案されている電界放射型カソードの構成を
示す図である。
示す図である。
【図１３】図１１に示す電界放射型カソードを表示装置
に適用した場合の構成を示す図である。
に適用した場合の構成を示す図である。
【図１４】従来の電界放射型カソードの構成の一例を示
した図である。
した図である。
１ カソード基板 ２ 第１絶縁層 ３ 電流制御電極 ４ カソード電極 ５ チャネル形成電極 ６ 第２絶縁層 ７ ゲート電極 ８ 開口 ９ エミッタ １１，１２ 絶縁層 １３−１，１３−２ オーミックコンタクト層 １４ チャネル形成電極 ２１ ｐ型シリコン基板 ２１−１，２１−２ ｎ型シリコン領域 ２３ チャネルゲート電極 ２４ チャネル ２５ ソース電極 ４０ アナログビデオ信号
フロントページの続き (72)発明者 新山 剛宏 千葉県茂原市大芝629 双葉電子工業株式 会社内 (72)発明者 冨田 正晴 千葉県茂原市大芝629 双葉電子工業株式 会社内 (72)発明者 鹿川 能孝 千葉県茂原市大芝629 双葉電子工業株式 会社内 (72)発明者 井上 彰 千葉県茂原市大芝629 双葉電子工業株式 会社内 (72)発明者 伊藤 順司 茨城県つくば市梅園１丁目１番４ 工業技 術院電子技術総合研究所内 (72)発明者 金丸 正剛 茨城県つくば市梅園１丁目１番４ 工業技 術院電子技術総合研究所内
Claims (17)
- 【請求項１】 鋭利な先端を有するエミッタと、その先
端を取りまくように形成されたゲート電極からなる電界
放射型カソードにおいて、 前記エミッタは金属又は金属化合物を堆積あるいは加工
して形成されると共に、カソード基板上に形成されたチ
ャネル形成電極の一端の上に形成されており、該チャネ
ル形成電極の他端にはカソード電極が形成されると共
に、前記エミッタと前記カソード電極との間には、前記
チャネル形成電極を流れる電流を制御するための電流制
御電極が一つ以上設けられていることを特徴とする電界
放射型カソード。 - 【請求項２】 前記電流制御電極と前記チャネル形成電
極の間に絶縁層が形成されていることを特徴とする請求
項１記載の電界放射型カソード。 - 【請求項３】 前記チャネル形成電極が半導体薄膜から
形成されていることを特徴とする請求項１あるいは２記
載の電界放射型カソード。 - 【請求項４】 カソード基板上に電流制御電極、第１絶
縁層、カソード電極、チャネル形成電極、第２絶縁層、
ゲート電極を順次成膜した積層カソード基板に対して、
前記ゲート電極及び前記第２絶縁層に開口が設けられ、
該開口の底面に露出されている前記チャネル形成電極上
にエミッタが形成され、 前記電流制御電極と前記第１絶縁層を介して対向する前
記チャネル形成電極の部分にチャネルが形成され、該チ
ャネルの通過電流量が前記電流制御電極に印加される電
圧により制御されることにより、前記カソード電極から
前記チャネル形成電極を経て前記エミッタに供給される
電流量が制御されるようにしたことを特徴とする電界放
射型カソード。 - 【請求項５】 ストライプ状の複数本の前記カソード電
極と、ストライプ状の複数本の前記電流制御電極とがマ
トリクス状に配列されており、前記両電極の交差部毎に
一画素に対応する複数のエミッタからなるエミッタアレ
ーが前記チャネル形成電極上に形成されていることを特
徴とする請求項４記載の電界放射型カソード。 - 【請求項６】 蛍光体の被着されたアノード電極が形成
されているアノード基板を、前記カソード基板に対向し
て設け、前記電流制御電極にアナログ画像信号を供給す
ることにより、前記アノード基板上に表示された画像の
階調を制御するようにしたことを特徴とする請求項５記
載の電界放射型カソード。 - 【請求項７】 カソード基板上にチャネル形成電極、カ
ソード電極、絶縁層、ゲート電極を順次成膜した積層カ
ソード基板に対して、前記ゲート電極及び前記絶縁層に
開口が設けられ、該開口の底面に露出された前記チャネ
ル形成電極上にエミッタが形成され、 前記チャネル形成電極の一部分にチャネルが形成され、
該チャネル上の前記絶縁層の厚さが薄く形成されている
と共に、前記チャネルに対向するよう電流制御電極が形
成されており、前記チャネルの通過電流量が前記電流制
御電極に印加される電圧により制御されることにより、
前記カソード電極から前記チャネル形成電極を経て前記
エミッタに供給される電流量が制御されるようにしたこ
とを特徴とする電界放射型カソード。 - 【請求項８】 ストライプ状の複数の前記カソード電極
と、ストライプ状の複数の前記電流制御電極とがマトリ
クス状に配列されており、前記両電極の交差部毎に一画
素に対応する複数のエミッタからなるエミッタアレーが
前記チャネル形成電極上に形成されていることを特徴と
する請求項７記載の電界放射型カソード。 - 【請求項９】 蛍光体の被着されたアノード電極が形成
されているアノード基板を、前記カソード基板に対向し
て設け、前記電流制御電極にアナログ画像信号を供給す
ることにより、前記アノード基板上に表示された画像の
階調を制御するようにしたことを特徴とする請求項８記
載の電界放射型カソード。 - 【請求項１０】 基板上にチャネル形成電極、カソード
電極、絶縁層、ゲート電極を順次成膜した積層カソード
基板に対して、前記ゲート電極及び前記絶縁層に開口が
設けられ、該開口の底面に露出された前記チャネル形成
電極上にエミッタが形成され、 前記チャネル形成電極における前記エミッタと前記カソ
ード電極との間に形成されたチャネル上に電流制御電極
が形成されて、該電流制御電極と前記チャネル形成電極
との界面にショットキー障壁が生じており、該チャネル
の通過電流量が前記電流制御電極に印加される電圧によ
り制御されることにより、前記カソード電極から前記チ
ャネル形成電極を経て前記エミッタに供給される電流量
が制御されるようにしたことを特徴とする電界放射型カ
ソード。 - 【請求項１１】 ストライプ状の複数の前記カソード電
極と、ストライプ状の複数の前記電流制御電極とがマト
リクス状に配列されており、前記両電極の交差部毎に一
画素に対応する複数のエミッタからなるエミッタアレー
が前記チャネル形成電極上に形成されていることを特徴
とする請求項１０記載の電界放射型カソード。 - 【請求項１２】 蛍光体の被着されたアノード電極が形
成されているアノード基板を、前記カソード基板に対向
して設け、前記電流制御電極にアナログ画像信号を供給
することにより、前記アノード基板上に表示された画像
の階調を制御するようにしたことを特徴とする請求項１
１記載の電界放射型カソード。 - 【請求項１３】 カソード基板上に電流制御電極、第１
絶縁層、カソード電極、チャネル形成電極、第２絶縁
層、ゲート電極を順次成膜した積層カソード基板に対し
て、前記ゲート電極及び前記第２絶縁層に開口が設けら
れ、該開口の底面に露出された前記チャネル形成電極上
にエミッタが形成され、 前記電流制御電極と前記第１絶縁層を介して対向する前
記チャネル形成電極の部分にチャネルが形成され、該チ
ャネルの通過電流量が前記電流制御電極に印加される電
圧により制御されることにより、前記カソード電極から
前記チャネル形成電極を経て、前記チャネルの直上に形
成された前記エミッタに供給される電流量が制御される
ようにしたことを特徴とする電界放射型カソード。 - 【請求項１４】 カソード基板上に電流制御電極、第１
絶縁層、カソード電極、チャネル形成電極、第２絶縁
層、ゲート電極を順次成膜した積層カソード基板に対し
て、前記ゲート電極及び前記第２絶縁層に開口が設けら
れ、該開口の底面に露出された前記チャネル形成電極上
にエミッタが形成され、 前記チャネル形成電極がオーミックコンタクト層に挟ま
れたＩ層半導体から形成されていると共に、前記電流制
御電極と前記第１絶縁層を介して対向する前記チャネル
形成電極の部分にチャネルが形成され、該チャネルの通
過電流量が前記電流制御電極に印加される電圧により制
御されることにより、前記カソード電極から前記チャネ
ル形成電極を経て、前記チャネルの直上に形成された前
記エミッタに供給される電流量が制御されるようにした
ことを特徴とする電界放射型カソード。 - 【請求項１５】 ストライプ状の複数の前記カソード電
極と、ストライプ状の複数の前記電流制御電極とがマト
リクス状に配列されており、前記両電極の交差部毎に一
画素に対応する複数のエミッタからなるエミッタアレー
が前記チャネル形成電極上に形成されていることを特徴
とする請求項１３あるいは１４記載の電界放射型カソー
ド。 - 【請求項１６】 蛍光体の被着されたアノード電極が形
成されているアノード基板を、前記カソード基板に対向
して設け、前記電流制御電極にアナログ画像信号を供給
することにより、前記アノード基板上に表示された画像
の階調を制御するようにしたことを特徴とする請求項１
５記載の電界放射型カソード。 - 【請求項１７】 ｐ型あるいはｎ型の半導体基板の一表
面に形成されたｎ型あるいはｐ型半導体領域からなるソ
ースおよびドレインと、 該ドレイン上に形成された鋭利な先端を有するエミッタ
と、 前記ドレイン上と前記ソース上とを少なくとも除いて、
前記半導体基板の一表面上に形成された絶縁層と、 該絶縁層の上に前記エミッタの先端を取りまくように形
成されたゲート電極と、 前記ドレインと前記ソースとの間であって、前記絶縁層
の上に形成されたチャネルゲート電極と、 前記ソースの上に形成されたソース電極と、 蛍光体の被着されているアノード電極が形成されている
と共に、前記半導体基板に対向して設けられたアノード
基板とを備え、 前記チャネルゲート電極にアナログ画像信号を供給する
ことにより、前記アノード基板上に表示された画像の階
調を制御するようにしたことを特徴とする電界放射型カ
ソード。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21616097A JP3764906B2 (ja) | 1997-03-11 | 1997-08-11 | 電界放射型カソード |
| US09/037,035 US6163107A (en) | 1997-03-11 | 1998-03-09 | Field emission cathode |
| TW087103383A TW398002B (en) | 1997-03-11 | 1998-03-09 | Field emission type cathode |
| FR9802971A FR2760893B1 (fr) | 1997-03-11 | 1998-03-11 | Cathode a emission de champ |
| KR1019980008077A KR100307193B1 (ko) | 1997-03-11 | 1998-03-11 | 전계방사형캐소드 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7284197 | 1997-03-11 | ||
| JP9-72841 | 1997-03-11 | ||
| JP21616097A JP3764906B2 (ja) | 1997-03-11 | 1997-08-11 | 電界放射型カソード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10312737A true JPH10312737A (ja) | 1998-11-24 |
| JP3764906B2 JP3764906B2 (ja) | 2006-04-12 |
Family
ID=26413976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21616097A Expired - Fee Related JP3764906B2 (ja) | 1997-03-11 | 1997-08-11 | 電界放射型カソード |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6163107A (ja) |
| JP (1) | JP3764906B2 (ja) |
| KR (1) | KR100307193B1 (ja) |
| FR (1) | FR2760893B1 (ja) |
| TW (1) | TW398002B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11167858A (ja) * | 1997-10-01 | 1999-06-22 | Toppan Printing Co Ltd | 冷電子放出素子及びその製造方法 |
| JPH11167857A (ja) * | 1997-10-01 | 1999-06-22 | Toppan Printing Co Ltd | 冷電子放出素子及びその製造方法 |
| JP2008123743A (ja) * | 2006-11-09 | 2008-05-29 | Nippon Telegr & Teleph Corp <Ntt> | 電子放出素子 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100263310B1 (ko) * | 1998-04-02 | 2000-08-01 | 김순택 | 전계 방출용 음극을 갖는 평판 디스플레이와 이의제조방법 |
| JP2000182547A (ja) * | 1998-12-16 | 2000-06-30 | Sony Corp | 平面型表示装置 |
| US6344378B1 (en) * | 1999-03-01 | 2002-02-05 | Micron Technology, Inc. | Field effect transistors, field emission apparatuses, thin film transistors, and methods of forming field effect transistors |
| JP2000260299A (ja) * | 1999-03-09 | 2000-09-22 | Matsushita Electric Ind Co Ltd | 冷電子放出素子及びその製造方法 |
| JP3595718B2 (ja) * | 1999-03-15 | 2004-12-02 | 株式会社東芝 | 表示素子およびその製造方法 |
| JP4196490B2 (ja) | 1999-05-18 | 2008-12-17 | ソニー株式会社 | 冷陰極電界電子放出表示装置用カソード・パネル及び冷陰極電界電子放出表示装置、並びに、冷陰極電界電子放出表示装置用カソード・パネルの製造方法 |
| US6366266B1 (en) | 1999-09-02 | 2002-04-02 | Micron Technology, Inc. | Method and apparatus for programmable field emission display |
| US20030038600A1 (en) * | 2000-12-22 | 2003-02-27 | Ngk Insulators, Ltd. | Electron-emitting device and field emission display using the same |
| EP1274111B1 (en) * | 2001-07-06 | 2005-09-07 | ICT, Integrated Circuit Testing GmbH | Electron emission device |
| US6750461B2 (en) * | 2001-10-03 | 2004-06-15 | Si Diamond Technology, Inc. | Large area electron source |
| FR2853133B1 (fr) * | 2003-03-27 | 2005-04-29 | Commissariat Energie Atomique | Dispositif et procede de commande et de controle d'une dose d'electrons emise par un micro-emetteur |
| KR20060104658A (ko) * | 2005-03-31 | 2006-10-09 | 삼성에스디아이 주식회사 | 전자 방출 소자 |
| KR20070010660A (ko) * | 2005-07-19 | 2007-01-24 | 삼성에스디아이 주식회사 | 전자 방출 소자 및 이를 구비한 평판 디스플레이 장치 |
| KR20070011804A (ko) * | 2005-07-21 | 2007-01-25 | 삼성에스디아이 주식회사 | 전자 방출 소자 및 이를 구비한 평판 디스플레이 장치 |
| JP5151667B2 (ja) * | 2008-05-12 | 2013-02-27 | パナソニック株式会社 | マトリックス型冷陰極電子源装置 |
| KR101138423B1 (ko) * | 2009-03-30 | 2012-04-26 | 한국전자통신연구원 | 전계방출장치 및 그의 구동 방법 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3755704A (en) * | 1970-02-06 | 1973-08-28 | Stanford Research Inst | Field emission cathode structures and devices utilizing such structures |
| US4513308A (en) * | 1982-09-23 | 1985-04-23 | The United States Of America As Represented By The Secretary Of The Navy | p-n Junction controlled field emitter array cathode |
| NL8400297A (nl) * | 1984-02-01 | 1985-09-02 | Philips Nv | Halfgeleiderinrichting voor het opwekken van een elektronenbundel. |
| FR2568394B1 (fr) * | 1984-07-27 | 1988-02-12 | Commissariat Energie Atomique | Dispositif de visualisation par cathodoluminescence excitee par emission de champ |
| FR2663462B1 (fr) * | 1990-06-13 | 1992-09-11 | Commissariat Energie Atomique | Source d'electrons a cathodes emissives a micropointes. |
| US5173634A (en) * | 1990-11-30 | 1992-12-22 | Motorola, Inc. | Current regulated field-emission device |
| JPH05182609A (ja) * | 1991-12-27 | 1993-07-23 | Sharp Corp | 画像表示装置 |
| US5318918A (en) * | 1991-12-31 | 1994-06-07 | Texas Instruments Incorporated | Method of making an array of electron emitters |
| JP2661457B2 (ja) * | 1992-03-31 | 1997-10-08 | 双葉電子工業株式会社 | 電界放出形カソード |
| US5359256A (en) * | 1992-07-30 | 1994-10-25 | The United States Of America As Represented By The Secretary Of The Navy | Regulatable field emitter device and method of production thereof |
| JP2861755B2 (ja) * | 1993-10-28 | 1999-02-24 | 日本電気株式会社 | 電界放出型陰極装置 |
| JP3267432B2 (ja) * | 1993-12-20 | 2002-03-18 | 双葉電子工業株式会社 | ディスプレイ装置 |
| JP2985942B2 (ja) * | 1996-05-28 | 1999-12-06 | 日本電気株式会社 | 電界放出型冷陰極装置 |
-
1997
- 1997-08-11 JP JP21616097A patent/JP3764906B2/ja not_active Expired - Fee Related
-
1998
- 1998-03-09 US US09/037,035 patent/US6163107A/en not_active Expired - Fee Related
- 1998-03-09 TW TW087103383A patent/TW398002B/zh not_active IP Right Cessation
- 1998-03-11 FR FR9802971A patent/FR2760893B1/fr not_active Expired - Fee Related
- 1998-03-11 KR KR1019980008077A patent/KR100307193B1/ko not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11167858A (ja) * | 1997-10-01 | 1999-06-22 | Toppan Printing Co Ltd | 冷電子放出素子及びその製造方法 |
| JPH11167857A (ja) * | 1997-10-01 | 1999-06-22 | Toppan Printing Co Ltd | 冷電子放出素子及びその製造方法 |
| JP2008123743A (ja) * | 2006-11-09 | 2008-05-29 | Nippon Telegr & Teleph Corp <Ntt> | 電子放出素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100307193B1 (ko) | 2001-11-15 |
| FR2760893B1 (fr) | 2000-05-26 |
| KR19980080122A (ko) | 1998-11-25 |
| FR2760893A1 (fr) | 1998-09-18 |
| US6163107A (en) | 2000-12-19 |
| TW398002B (en) | 2000-07-11 |
| JP3764906B2 (ja) | 2006-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3764906B2 (ja) | 電界放射型カソード | |
| TWI266346B (en) | Field emission display | |
| KR970005760B1 (ko) | 마이크로포인트 방출 음극을 가진 전자원과 상기 전자원을 이용한 필드 방출로 여기되는 음극루미네센스에 의한 디스플레이 수단 | |
| US6791278B2 (en) | Field emission display using line cathode structure | |
| US5550435A (en) | Field emission cathode apparatus | |
| JPH08506686A (ja) | ダイオード構造のフラットパネルディスプレイ | |
| US7309954B2 (en) | Field emission display having gate plate | |
| JP3134772B2 (ja) | 電界放出型表示素子およびその駆動方法 | |
| WO1999049492A1 (en) | Line field emitter display | |
| JP4424622B2 (ja) | 発光装置及び表示装置 | |
| US20040145299A1 (en) | Line patterned gate structure for a field emission display | |
| JPWO2002027745A1 (ja) | 冷陰極電子源及びフィールドエミッションディスプレイ | |
| JP3958288B2 (ja) | 電界放出ディスプレイ | |
| JP4714953B2 (ja) | 平面型表示装置 | |
| US5894187A (en) | Field emission cold cathode having concentric cathode areas and feeder areas, and cathode ray tube having such a field emission cold cathode | |
| US6137219A (en) | Field emission display | |
| US6218778B1 (en) | Field emission device having interlayer connections | |
| US5550426A (en) | Field emission device | |
| KR100517821B1 (ko) | 게이트 판을 구비하는 전계 방출 디스플레이 | |
| JP3026484B2 (ja) | 電界放出型冷陰極 | |
| KR101107133B1 (ko) | 전자 방출 디바이스 및 이를 이용한 전자 방출 표시디바이스 | |
| JP3861484B2 (ja) | 電子放出素子及びその駆動方法 | |
| JPH0854837A (ja) | 発光デバイス及びそれを備えた表示パネル | |
| JPH09219141A (ja) | 電界放出素子 | |
| JP2707964B2 (ja) | 電界放出素子を用いた表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040405 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040405 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041001 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041109 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050107 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050920 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051104 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051129 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051212 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090203 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100203 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100203 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110203 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |