KR100305179B1 - 비휘발성반도체기억장치및비휘발성반도체기억장치의데이터소거방법 - Google Patents

비휘발성반도체기억장치및비휘발성반도체기억장치의데이터소거방법 Download PDF

Info

Publication number
KR100305179B1
KR100305179B1 KR1019980058263A KR19980058263A KR100305179B1 KR 100305179 B1 KR100305179 B1 KR 100305179B1 KR 1019980058263 A KR1019980058263 A KR 1019980058263A KR 19980058263 A KR19980058263 A KR 19980058263A KR 100305179 B1 KR100305179 B1 KR 100305179B1
Authority
KR
South Korea
Prior art keywords
gate
erase
potential
voltage
floating
Prior art date
Application number
KR1019980058263A
Other languages
English (en)
Other versions
KR19990063436A (ko
Inventor
고지 가나모리
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR19990063436A publication Critical patent/KR19990063436A/ko
Application granted granted Critical
Publication of KR100305179B1 publication Critical patent/KR100305179B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

승압회로에 의해 발생되고 저장된 데이터를 소거하는데 사용되는 소거전압을 감소할 수 있는 비휘발성 반도체기억장치가 개시되어 있다. 이 비휘발성 반도체기억장치는 각각이 워드선에 연결된 제어게이트, 데이터가 기록되는 부동게이트, 및 인가된 제 1전압에 기초하여 상기 부동게이트의 데이터를 소거하기 위한 소거게이트를 갖는 다수의 메모리셀들로 구성된 메모리셀배열, 워드선을 선택하기 위한 워드디코더, 소거게이트를 선택하기 위한 소거게이트디코더, 및 제 1전압을 발생하고 소거게이트디코더가 제 1전압보다 낮은 제 2전압을 메모리셀들의 소거게이트들에 출력할 때 메모리셀들의 소거게이트들에 제 1전압을 인가하는 전압인가수단을 포함한다. 소거게이트에 인가된 제 2전압이 보지되어 있을 때 제어게이트 및 소거게이트 사이의 용량에 기초된 전압은 사전설정된 전압이 워드디코더로부터 워드선을 통해 소거게이트에 인가될 때 제 2전압에 가산되고 결과전압이 제 1전압으로서 인가된다. 더욱이, 소거게이트 및 부동게이트 사이의 용량은 소거게이트 및 제어게이트 사이의 용량보다 충분히 적게 만들어진다.

Description

비휘발성 반도체기억장치 및 비휘발성 반도체기억장치의 데이터 소거 방법
본 발명은 비휘발성 반도체기억장치에 관한 것으로서, 특히 데이터를 소거하기 위한 소거게이트를 갖는 비휘발성 반도체기억장치 및 비휘발성 반도체기억장치의 데이터 소거방법에 관한 것이다.
본 발명에 따른 비휘발성 반도체기억장치는, 각각이 제어게이트, 부동게이트 및 소거게이트를 가지며 기본구조가 격자형상으로 배열된 메모리셀들로 구성된 메모리셀배열을 구비하고 이 메모리셀배열에 저장된 데이터는 사전설정된 수의 메모리셀들의 메모리 블럭들에 통틀어서 소거되어질 수 있는 플래시메모리이다.
제1도는 종래의 비휘발성 반도체기억장치의 구성을 보여주는 블록도이고, 제2도는 제1도에 도시한 비휘발성 반도체기억장치의 단면도이다. 제1도 및 제2도에 도시한 비휘발성반도체기억장치는 데이터를 저장하기 위한 메모리셀배열(1), 이 메모리셀배열(1)의 열방향으로 메모리셀들을 선택하기 위한 워드디코더(2), 메모리셀배열에 있는 각 메모리셀들의 데이터를 소거하기 위한 소거게이트디코더(3) 및 이 소거게이트디코더(3)에 20V의 전압을 인가함에 의해 메모리셀 데이터를 소거하기 위한 승압회로(4)로 구성된다 (예를 들면, 일본 공개특허공보 평2-292870호 및 일본공개 특허공보 평2-110981호). 이 유형의 반도체기억장치는 분리게이트형이라 불리 운다.
제1도에 있어서, 데이터가 메모리셀배열의 메모리셀들 중 소망의 것에 기록되어질 때, 소망의 메모리셀을 포함하는 메모리셀행들 중의 하나를 선택하기 위한 선택신호가 워드디코더(2)의 워드선(WL)으로부터 메모리셀들의 제어게이트(CG)에 공급된다. 이 선택신호는 비교적 큰 절대치, 예를 들면, 12V를 갖는 양의 전압일 수 있다. 그 후, 소망의 비트선(BL)이 선택되고 비교적 큰 절대치, 예를 들면 7V를 갖는 양의 전압이 선택된 비트선(BL)을 통해 소망의 메모리셀의 드레인(D)에 인가된다. 이 경우, P형 반도체기판 P-SUB(10) 및 메모리셀들의 소스들(S)이 접지전위라고 가정하면, 전자가 반도체기판 P-SUB(10)의 채널부의 드레인(D)측으로부터 메모리셀들의 부동게이트(FG)에 채널열전자에 의해 주입되어, 메모리셀의 문턱전압을 증가하도록 한다. 이와 같이, 데이터는 선택된 메모리셀에 기록된다.
한편, 소망의 메모리셀의 데이터가 읽혀질 때, 소망의 메모리셀을 포함하는 메모리셀행들 중 어느 하나를 선택하기 위한, 예를 들면 5V 일 수 있는, 선택신호가 워드디코더(2)의 워드선(WL)으로부터 메모리셀들의 제어게이트들(CG)에 공급된다. 이 경우, 비교적 작은 절대치, 예를 들면 1.5V를 갖는 양의 전압이 메모리셀들의 드레인들(D)에 인가되고 소망의 메모리셀의 소스(S)는 접지전위가 된다. 소거되어지는 소망의 메모리셀은 선택적으로 턴온되며(작동하며) 사전설정된 읽기전류가 그것을 통해 흐른다. 저장된 데이터의 논리레벨이 읽기전류를 검출함에 의해 결정된다.
메모리셀들에 있는 데이터가 소거되어지는 경우, 20V의 전압이 소거게이트디코더(3)로부터 소거선(EL)으로 인가된다. 이와 같이, 소거선(EL)에 연결된 소거게이트들(EG)을 갖는 모든 메모리셀들의 데이터는 소거된다. 즉, 20V의 고전압이 소거선(EL)에 인가될 때, 소거선(EL)에 연결된 메모리셀들의 소거게이트들(EG)은 20V가 된다. 이 경우에, 이 메모리셀들의 소스들(S) 및 드레인들(D)이 접지전위라고 가정하면, 메모리셀들의 부동게이트들 FG (13)의 전자들은, 제2도의 화살표로 도시된 바와 같이, F-N터널현상에 의해 소거게이트들(EG) 쪽으로 당겨진다. 그 결과, 이 메모리셀들의 데이터는 소거되어진다. 이 경우, 제어게이트(CG) 및 소거게이트 사이의 절연막이 충분히 두껍게 설계되기 때문에, 제어게이트로부터 소거게이트로 전자가 들어가는 현상은 발생하지 않는다. 부가하여, 제2도의 참조번호 11은 SiO2절연막, 12 및 14는 절연막, 13은 부동게이트, 15는 제어게이트, 16은 소거게이트를 나타낸다.
상술한 바와 같이, 메모리셀들의 데이터를 소거하기 위하여, 약 20V의 높은전압이 요구된다. 종래의 반도체기억장치의 경우, 소거전압이 승압회로에 의해 발생되기 때문에, 승압회로의 전력소비가 크고 메모리셀들에 높은 소거전압을 공급하기 위한 소거게이트디코더와 같은 제어회로가 그러한 고전압에 잘 견디는 구조를 가져야만 한다. 예를 들면, 제어회로의 고전압에 견디는 구조가 필요하다는 것과 같은 문제를 해결하기 위하여, 게이트산화막의 두께가 충분히 두껍도록 만들어져야 하므로, 반도체기억장치의 소형화를 어렵게 만든다.
본 발명의 목적은 비휘발성 반도체기억장치에 저장된 데이터를 소거하기 위하여 승압회로에 의해 발생되는 소거전압을 감소시키는데 있다.
본 발명의 다른 목적은 비휘발성 반도체기억장치의 전류소비를 줄이고 비휘발성 반도체기억장치의 소형화를 실현하는데 있다.
제1도는 종래의 비휘발성 반도체기억장치의 구조에 대한 블럭도.
제2도는 제1도에 도시된 종래의 비휘발성 반도체기억장치의 단면도로서, 메모리셀을 보여주는 도면.
제3(a)도는 본 발명에 따른 비휘발성 반도체기억장치의 메모리셀을 보여주는 단면도.
제3(b)도는 제3(a)도에 도시된 반도체기억장치의 평면도.
제3(c)도는 제3(a)도에 도시된 반도체기억장치의 다른 단면도.
제4(a)도는 제3도에 도시된 비휘발성 반도체기억장치를 구성하는 메모리셀에 있어서 게이트의 등가회로도.
제4(b)도는 각 게이트들 사이의 용량들 간의 관계들을 보여주는 도면.
제5도는 제3도에 도시된 비휘발성 반도체기억장치의 구조를 보여주는 블록도.
제6도는 제5도에 도시된 비휘발성 반도체기억장치의 데이터 소거동작을 보여주는 타이밍도.
제7도는 제5도에 도시된 비휘발성 반도체기억장치의 데이터 소거회로의 구성을 보여주는 블록도.
제8도는 제7도에 도시한 데이터소거회로의 각 부들의 동작들을 보여주는 타이밍도.
제9(a)도는 본 발명의 다른 실시예에 따른 반도체기억장치의 평면도.
제9(b)도는 제9(a)도에 도시한 반도체기억장치의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 메모리셀배열 2 : 워드디코더
3 : 소거게이트디코더 5 : 승압회로
10 : P형 반도체기판(P-SUB) 11, 12, 14 : 절연막
13 : 부동게이트 15 : 제어게이트
16 : 소거게이트
본 발명의 일 양태에 따른 비휘발성 반도체기억장치는, 각각의 메모리셀이 워드선에 연결된 제어게이트, 데이터가 쓰여지는 부동게이트 및 부동게이트의 데이터를 인가되는 소거전위에 근거하여 소거하는 소거게이트를 갖는 복수의 메모리셀들을 구비하는 반도체메모리배열; 및 제1상태에서는 제1전위를 소거게이트에 인가하며, 제2상태에서는 소거게이트를 부동상태가 되게 하고, 제 3상태에서는 제2전위를 제어게이트에 인가하여 소거게이트의 전위를 제1전위보다 높은 소거전위로 변경하는 전위인가회로를 포함한다.
바람직하게는, 전위인가회로는, 상기 제3상태에서는, 제2전위를 제어게이트에 인가하여, 제어게이트 및 소거게이트간의 용량결합으로 인해 발생된 전위를 소거 게이트의 제1전위에 더한다.
본 발명의 다른 양태에 따르면, 비휘발성 반도체기억장치는, 각각의 메모리셀이 워드선에 연결된 제어게이트, 데이터가 쓰여지는 부동게이트 및 부동게이트의 데이터를 인가되는 소거전위에 근거하여 소거하는 소거게이트를 갖는 복수의 메모리셀들을 구비하는 메모리셀배열; 및 제1상태에서는 제1전위를 소거게이트에 인가하며, 제1상태 후의 제2상태에서는 소거게이트를 부동상태가 되게 하고, 제2상태후의 제3상태에서는 제2전위를 제어게이트에 인가하여 소거게이트의 전위를 제1전위보다 높은 소거전위로 만드는 전위인가회로를 포함한다.
본 발명의 또 다른 양태에 따르면, 비휘발성 반도체기억장치는, 각각의 메모리셀이 워드선에 연결된 제어게이트, 데이터가 쓰여지는 부동게이트 및 부동게이트의 데이터를 부동게이트와의 전위차에 근거하여 소거하는 소거게이트를 구비한 메모리셀배열; 및 제1상태에서는 제1전위를 소거게이트에 인가하며, 제2상태에서는 소거게이트를 부동상태가 되게 하고, 제2전위를 제어게이트에 인가하여 소거게이트 및 부동게이트 간의 전위차를 제1전위보다 큰 값으로 만드는 전위인가회로를 포함한다.
본 발명의 전술한 및 다른 목적들, 이점들 및 특징들은 다음의 설명들로부터 더욱 명백하게 될 것이다. 이하에서, 첨부한 도면들을 참조하여 본 발명을 더욱 상세히 설명한다.
제5도에서, 본 발명에 따른 비휘발성 반도체기억장치는 각각이 드레인(D), 소스(S), 제어게이트(CG), 부동게이트(FG) 및 소거게이트(EG)를 갖는 집적메모리셀들로 구성된 메모리셀배열(1)과, 메모리셀행들 중의 하나를 선택하기 위하여 워드선들(WL)을 통해 메모리셀배열(1)의 각 메모리셀들의 제어게이트들(CG)에 연결된 워드디코더(2), 각 메모리셀들의 데이터를 소거하기 위하여 각 메모리셀들의 소거게이트들(EG)에 연결된 소거게이트디코더(3), 및 소거게이트디코더에 소거전압을 인가하기 위한 승압회로(5)를 구성된다.
제5도에 도시한 비휘발성 반도체기억장치의 데이터 쓰기동작, 데이터 읽기동작 및 데이터 소거동작을 설명한다. 부연하면, 데이터 쓰기동작 및 읽기동작은 종래의 비휘발성 반도체기억장치의 것들과 실질적으로 동일하기 때문에 이 동작들은 간단히 기술한다.
제5도에서, 메모리셀들에 대한 데이터 쓰기동작을 위하여, 메모리셀들의 행을 선택하기 위한 선택신호가 워드디코더(2)의 워드선(WL)으로부터 메모리셀들의 제어게이트(CG)에 공급된다. 이 선택신호는 비교적 큰 절대치, 예를 들면 12V를 갖는 양의 전압이다. 그 후, 소망의 비트선(BL)이 선택되고 비교적 큰 절대치, 예를 들면 7V를 갖는 양의 전압이 선택된 비트선(BL)을 통해 소망의 메모리셀의 드레인(D)에 인가된다. 이 경우, 반도체기억장치의 P형 반도체기판(P-SUP) 및 각 메모리셀들의 소스들(S)은 접지전위에 있다. 그러므로, 반도체기판(P-SUP)의 채널측 드레인으로부터 부동게이트로 채널열전자에 기인한 전자주입이 발생하고, 그래서 해당 메모리셀의 문턱전압이 증가한다. 이 경우, 부동게이트(FG)의 전위는 예를 들면 -4V로 된다. 이와 같은 방법으로 메모리셀에 데이터가 기록된다.
한편, 소망하는 메모리셀의 데이터가 읽혀지는 경우, 소망하는 메모리셀을 포함하고 있는 메모리셀행들 중의 하나를 선택하기 위한, 예를 들면 5V일 것인 선택신호가 워드디코더(2)의 워드선(WL)으로부터 그 메모리셀의 제어게이트들(CG)에 인가된다. 이 경우, 비교적 작은 절대치, 예를 들면 1.5V를 갖는 양의 전압이 메모리셀들의 드레인들(D)에 인가되고 소망하는 메모리셀의 소스(S)는 접지전위가 된다. 소거되어지는 소망의 메모리셀은 선택적으로 턴온되고 사전설정된 읽기전류가 메모리셀을 통해 흐른다. 저장된 데이터의 논리레벨은 이 읽기전류를 검출함에 의해 결정된다.
이제 메모리셀들에 있는 데이터가 소거되는 경우를 제6도에 도시된 타이밍도를 참조하여 설명한다. 제6도에 도시된 바와 같이, 12V의 전압이 소거게이트(EG)의 전압을 12V로 만들기 위하여(제6(c)도) 순간시간 ①에 소거게이트디코더(3)로부터 소거선(EL)에 인가된다(제6(b)도). 그리고, 순간시간 ②에, 소거게이트디코더(3)의 출력이 소거게이트를 부동상태로 만들기 위하여 개방된다(제6(b)도). 그 후, 12V의 전압이 제어게이트(CG)의 전위를 12V로 만들기 위하여 워드디코더(2)로부터 워드선(WL)으로 인가되고(제6(a)도), 그래서, 소거게이트(EG)의 전압은 20V로 되며 부동게이트(FG)의 전압은 2V로 된다. 따라서, 부동게이트(FG)와 소거게이트(EG) 사이의 전위차는 터널현상에 기인하여 부동게이트(FG)의 전자들을 소거게이트(EG)의 측으로 끌어당기는데 충분하게 된다. 그 결과, 소거선(EL)에 연결된 소거게이트들(EG)을 갖는 모든 메모리셀들의 데이터는 소거된다.
상기의 설명으로부터 명백한 바와 같이, 본 발명에 따르면, 승압회로에 의해 소거게이트디코더에 인가되는 전압은, 종래의 비휘발성 반도체기억장치에서 요구되는 고전압, 예를 들면 20V와는 다르게, 쓰기동작에서 제어게이트에 인가되어는 정도의 전압, 예를 들면 12V로 만들어질 수 있다.
제7도는 메모리셀들의 데이터를 소거하는데 사용되는 제5도에 도시한 비휘발성 반도체기억장치의 소거회로부의 블럭회로도이다. 이 소거회로는 워드디코더(2)의 출력단인 워드디코더드라이버(21), 소거게이트디코더(3)의 출력단인 소거게이트드라이버(31), 및 소거게이트디코더(3)의 일부인 트랜지스터(TR)로 구성된다.
제7도에 도시된 소거회로의 데이터 소거동작은 제8도에 도시된 타이밍도를 참조하여 상세히 설명된다.
메모리셀의 데이터가 소거되어지는 경우, 제8(a)도에 도시한 소거신호(ADEG)는 우선 순간시간 ①에 “하이”(H)레벨로 만들어진다. 이 신호(ADEG)는 소거게이트드라이버(31)에 공급된다. 소거신호(ADEG)에 응답하여, 소거게이트드라이버(31)는 메모리셀의 소거게이트(EG)에 전압(VP1)을 출력하고, 그래서 소거게이트(EG)의 전압은 제8(d)도에 도시된 바와 같이 VPI로 된다.
다음, 소거신호(ADEG)는 순간시간 ②에서 “로우”(L)레벨로 만들어지고, 동시에 워드디코더드라이버(21)에 공급되는 번지선택신호(ADCG)가 제8(b)도에 도시한 바와 같이 하이(H)레벨로 만들어진다. 그 결과, 전압(VP2)이 워드디코더드라이버(21)로부터 출력되어, 워드디코더드라이버(21)에 연결된 제어게이트(CG)의 전압이 제8(e)도에 도시된 바와 같이, VP2가 되게 한다.
이 경우, 소거게이트디코더드라이버(31)의 출력은 소거신호(ADEG)가 “로우”(L)레벨로 만들어질 때라도 부동상태에 있기 때문에, 소거게이트(EG)의 전압(VP1)은 소거게이트의 기생용량(C1)에 의해 유지된다. 소거게이트와 제어게이트 사이에는 그 사이에 존재하는 절연막에 기인하여 충분히 큰 결합용량(C3)이 있다는 것은 잘 알려져 있다. 그러므로, 제어게이트(CG)의 전압이 VP2로 될 때, 소거게이트의 전압은, 제8(d)도에 도시된 바와 같이, 유지된 전압(VP1) 및 결합용량(C3)에 기인된 전압의 합으로 된다.
즉, 소거게이트드라이버(31)의 출력전압(VP1) 및 워드디코더드라이버(21)의 출력전압(VP2)이, 제5도에 도시된 바와 같이, 각각 12V인 경우, 소거게이트(EG)의 전압은 소거게이트드라이버(31)로부터 출력된 12V의 전압과 결합용량(C3) 및 소거게이트(EG)의 기생용량(C1)에 의해 결정된 8V의 전압의 합, 즉 20V가 된다. 그 결과, 소거게이트(EG) 및 부동게이트(FG) 사이의 전압은 높게 되고, 부동게이트(FG)에 있는 전자들은 FN-터널현상에 의해 소거게이트 측으로 뽑아내어져 부동게이트의 데이터는 소거된다.
다음, 제8(b)도에 도시된 순간시간 ③에, 워드디코더드라이버(21)에 공급된 신호(ADCG)는 “로우”(L)레벨로 만들어지고, 제8(c)도의 순간시간 ④에는, 트랜지스터(TR)의 게이트에 공급된 방전신호(DIS)가 “하이”(H)레벨로 만들어져 트랜지스터(TR)를 턴온시킨다. 트랜지스터(TR)의 턴온에 응답하여, 기생결합용량(C3)의 전하 및 기생용량(C1)의 전하는 방전된다. 용량들(Cl, C3)의 방전이 완료되는 순간시간 ⑤에, 방전신호(DIS)는 “로우(L)”레벨로 만들어져 트랜지스터(TR)를“턴오프”시킨다.
언급된 바와 같이, 메모리셀의 데이터가 소거되는 경우, 소거전압(VP1)은 메모리셀의 소거게이트에 인가되어 거기에서 보지된다. 다음, 게이트전압(VP2)은 메모리셀의 제어게이트에 인가되어 소거게이트 및 제어게이트 사이의 결합용량에 기인된 전압을 소거게이트에 보지된 전압에 가산시키고, 그것에 의해, 메모리셀의 데이터를 소거하기에 충분히 높은 값까지 소거게이트(EG)의 전압을 승압시킨다. 그 결과, 높은 전압을 발생하기 위해 요구되었던 승압회로는 불필요하게 되며, 그래서 비휘발성 반도체기억장치의 전류소비가 감소될 수 있고 비휘발성 반도체기억장치의 소형화가 달성될 수 있다.
제3도는 본 발명에 따른 비휘발성 반도체기억장치의 단면도로서, 이 기억장치의 메모리셀들의 구조를 보여준다. 제3도에서, P형기판 P-SUB(10)에 형성된 메모리 셀들의 각각은 SiO2의 절연막(11), 게이트절연막(12), 부동게이트 FG (13), 절연막(14), 제어게이트 CG (15) 및 소거게이트 EG (16)를 구비한다.
제4(a)도는 제3도에 도시된 메모리셀의 각 게이트들의 등가회로로서, VEG는 소거게이트(16)의 전압을, VCG는 제어게이트의 전압을, VEG는 부동게이트의 전압을 나타낸다. 또한, CEC는 소거게이트(EG, 16) 및 제어게이트(CG, 15) 사이의 절연막의 용량을, CEF는 소거게이트(EG, 16) 및 부동게이트(FG, 13) 사이의 절연막의 용량을, CCF는 제어게이트(CG, 15) 및 부동게이트(FG, 13) 사이의 절연막의 용량을, 그리고 CFS는 부동게이트(FG, 13) 및 P형기판(P-SUB, 10) 사이의 절연막의 용량을 나타낸다. 뿐만 아니라, QEG는 소거게이트(EG, 16)의 총 전하량이며, QFC는 부동게이트 (FG, 13)의 총 전하량이다.
본 발명에서, 부동상태에 있는 소거게이트 EG(16)의 전압은 제어게이트 CG(15)에 전압을 인가함에 의해 승압된다. 이것을 실현하기 위하여, 소거게이트와 제어게이트사이의 절연막의 용량(CEC)을 충분히 크게 만들 필요가 있다. 즉, 소거게이트와 제어게이트 사이의 절연막의 두께를 충분히 감소시킬 필요가 있다. 그러므로, 소거게이트 EG(16) 및 부동게이트 FG(13) 사이의 절연막 보다 소거게이트 EG(16) 및 제어게이트 CG(15) 사이의 절연막을 더 두껍게 함에 의해 제어게이트(15)로부터 전자들이 뽑아내어지는 것을 방지하는 것은 바람직하지 않다. 본 발명에서는, 제어게이트(CG) 및 부동게이트(FG) 사이의 절연막(14)의 두께는, 제4(b)도에 도시된 바와 같이, 부동게이트(FG) 및 소거게이트(EG) 사이의 절연막의 두께와 동일하게 만들어진다.
소거게이트 EG(16)에 소거전압을 인가함에 의해 부동게이트 FG(13)의 전자를 소거게이트 EG(16) 쪽으로 뽑아내기 위하여, 소거게이트 EG(16) 및 제어게이트 CG(15) 사이에 큰 전위차를 발생할 필요가 있다. 그러므로, 소거게이트 EG(16) 및 부동게이트 FG(13) 사이의 용량(CEF)을 소거게이트 EG(16) 및 제어게이트 CG(15) 사이의 용량(CEC)에 대하여 다음과 같이 충분히 작게 만들 필요가 있다.
[수학식 1]
CEC≫ CEF
그 이유를 설명한다. 부동게이트(FG, 13)의 전압은 쓰기동작에 의해 예를 들면, -4V로 만들어진다. 메모리셀의 데이터를 소거하기 위하여, 전자들이 부동게이트(FG, 13)로부터 뽑아내어질 때, 12V의 소거게이트(EG, 16)의 12V가 부동상태에서 만들어진 다음, 12V의 전압은 제어게이트(CG, 15)에 인가된다. 이 경우, 부동상태에 있는 소거게이트(16)와, 부동게이트(FG, 13)는 각각 20V와, 2V로 승압된다. 소거게이트(16)를 충분히 승압하기 위하여, 제어게이트 및 소거게이트 사이의 용량(CEC)은 충분히 크게 설정된다.
그러나, 승압된 소거게이트(EG, 16)와 함께, 용량(CEF)을 통해 부동게이트(FG, 13)는 더 승압된다. 이 효과는 부동게이트(13) 및 소거게이트(EG, 16) 사이의 전위차를 감소시켜, FN-터널현상의 가능성을 제한한다. 그러므로, 용량(CEF)을 적게 설정하여 이 효과를 제한할 필요가 있다.
반대로, 용량(CEF)는 승압된 부동게이트(FG, 13) 및 승압된 소거게이트(EG, 16)를 더 승압하는 효과를 갖는다. 그러나, 부동게이트(FG, 13)의 전위가 소거게이트(EG, 16)의 전위와 비교하여 매우 낮기 때문에, 이 효과는 승압된 소거게이트(EG, 16)의 승압효과와 비교하여 매우 작다.
즉, 제어게이트(CG) 및 부동게이트(FG) 사이의 절연막(14)의 두께가 부동게이트(FG) 및 소거게이트(EG) 사이의 절연막의 두께와 동일하게 만들어질 때, 부동게이트(FG, 13) 및 소거게이트(EG, 16) 사이의 절연막(141)의 길이(L3)를 제어게이트(CG, 15) 및 소거게이트(EG, 16)사이의 절연막(142)의 길이(L1+L2)보다 충분히 짧게 만들 필요가 있다.
그 결과, 소거전압이 소거거이트(EG, 16)에 인가될 때, 단지 부동게이트(FG, 13)만의 전자가 데이터를 소거하도록 소거게이트(EG, 16) 쪽으로 뽑아내어진다. 제어게이트(15)의 전자는 뽑아내어지지 않는다.
더욱이, 부동게이트(FG, 13)의 전자를 소거게이트(EG, 16)를 향해 효과적으로 뽑아내기 위하여, 소거게이트(16) 및 부동게이트(FG, 13) 사이의 용량(CEF)이 제어게이트(CG, 15) 및 부동게이트(FG, 13) 사이의 용량(CCF)과 부동게이트(FG, 13) 및 기판(P-SUB, 10) 사이의 용량(CFS)에 비하여 다음 수학식 2 및 3과 같이 충분히 작게 선택되어져야만 한다:
[수학식 2]
CCF≫ CEF
[수학식 3]
CFS≫ CEF
즉, 제4(b)도에서, 부동게이트(FG, 13) 및 소거게이트(EG, 16) 사이의 절연막(142)의 길이(L3)는 제어게이트(CG, 15) 및 부동게이트(FG, 13) 사이의 절연막(141)의 길이 (L4)보다 충분히 짧게 만들 필요가 있다. 이 구조로, 부동게이트(FG, 13)의 데이터를 신뢰성 있게 소거하는 것이 가능해 진다.
따라서, 용량 CEF는 용량 CEC보다, 용량 CFC보다, 그리고 용량 CFS보다 더 작게 만들 필요가 있으며, 그러므로 절연막의 길이(L3)는 (L1+L2)보다, L4보다 그리고 L5보다 충분히 짧게 만들 필요가 있다. 구체적으로, 용량들(CFE, CEC, CFC및 CFS)의 총량이 1이라고 가정하면, 용량 CFE는 0.1 보다 더 적은값, 바람직하기로는 0.02~0.03, 그리고 용량들 CEC, CFC및 CFS는 0.3으로 각각 설정되어질 수 있다. 이 경우, 용량 CCE를 용량들(CFC및 CFS)의 용량값들보다는 약간 큰 값으로 설정하는 것이 바람직하다. 이것은 제어게이트(CG, 15)에 전압을 인가함에 의해 소거게이트(EG, 16)만을 승압하는 것이 충분하고 부동게이트(FG, 13)를 승압할 필요가 없기 때문이다.
상기와 같은 방법으로 수학식 1 내지 3을 결정함에 의해, 제4(a)도에 도시된 소거게이트(EG, 16)의 전압(VEG)은 다음 수학식으로 표현될 수 있다.
[수학식 4]
VEG= QEG/CEC+ VCC
수학식 4에서, (CEC+ VCC)를 크게 만드는 것이 바람직하고, 이 경우, QEG는 일정하기 때문에, 소거게이트(EG, 16) 및 제어게이트(CG, 15) 사이의 용량(CEC)을 작게 만드는 것이 바람직하다.
제4(a)도에 도시된 부동게이트(FG, 13)의 전압(VFG)은 다음 수학식으로 나타낼 수 있다.
[수학식 5]
VFG= QFG/(CCF+ CFS) + VCG·CCF/(CCF+ CFS)
이 수학식 5에서, QFG는 일정하기 때문에, 부동게이트(FG, 13)의 전압(VFG)을 감소하기 위하여, CCF/(CCF+ CFS)를 작게 만드는 것이 바람직하다. 그러므로, 제어게이트(CG, 15)와 부동게이트(FG, 13)사이의 절연막(141)의 길이(L4)는 제4(b)도에 도시된, 부동게이트(FG, 13) 및 반도체기판(P-SUB, 10) 사이의 절연막의 길이(L5)보다 더 짧은 것이 바람직하다.
본 발명에 따른 메모리셀들의 제조방법을 설명한다. 우선, 절연막(11)이 P형 반도체기판(P-SUB, 10) 위에 형성된다. 다음, 부동게이트들(FG, 13)이 형성되어질 절연막(11)의 부분들이 식각되고 게이트절연막(12)이 절연막들(11)이 제거된 P형 반도체기판(P-SUB, 10)의 부분들에 형성된다. 다음 부동게이트들(FG, 13)이 형성되어질 폴리실리콘층이 절연막(11) 및 게이트절연막(12) 위에 형성되고, 절연막(14)이 형성되어질 200 내지 230Å 두께의 산화막이 형성되며, 그 후, 제어게이트(CG, 15)가 형성되어질 폴리실리콘층이 형성된다. 그 후, 제3도에서 도시한 부동게이트들(FG, 131및 132), 절연막들(141및 142) 및 제어게이트들(CG, 151및 152)로 되는 부분들을 제외한 막들은 통상의 사진식각술을 사용하여 식각된다. 다음, 200 내지 230Å 두께의 절연막이 부동게이트(FG, 13) 및 제어게이트(CG, 15)의 노출된 폴리실리콘 표면들 위에 형성된다. 다음, 소거게이트들(EG, 16)이 형성되어질 폴리실리콘층이 형성되며, 사진식각술에 의해, 소거게이트들(EG, 16)이 형성되는 부분들을 제외한 마지막 남은 폴리실리콘층을 제거함에 의해 비휘발성 반도체기억장치가 형성된다. 최소의 설계크기가 0.25㎛ 라고 가정하면, 예를 들어, Ll은 0.2~0.25㎛, L2는 0.2∼0.3㎛, L3는 0.05㎛, L4는 0.3㎛ 및 L5는 0.25㎛이다.
본 발명의 경우, 제어게이트(CG,15) 및 소거게이트(EG, 16) 사이의 절연막의 두께를 증가하는 단계를 제공할 필요는 없다. 그러므로, 본 발명의 비휘발성 반도체기억장치의 제조는 종래의 장치와 비교하여 용이하게 된다.
이상에서 분할게이트형의 반도체기억장치에 관해 본 발명을 설명하였다. 그러나, 본 발명은 제9(a)도 및 제9(b)도에 도시한 바와같은 스턱게이트형(stuck gate type)에도 적용되어진다.
본 발명은 상기의 실시예들에 한정되는 것은 아니며, 본 발명의 사상과 범위를 벗어나지 않는 범위 내에서 얼마든지 변경이 가능할 것이다.
상술한 바와 같이, 본 발명에 따르면, 각각이 제어게이트(CG), 데이터가 기록되는 부동게이트 및 인가된 제 1전압에 기초하여 부동게이트의 데이터를 소거하기 위한 소거게이트(EG)를 갖는 다수의 메모리셀들로 구성되는 메모리셀배열, 워드선을 선택하기 위한 워드디코더 및 소거게이트를 선택하기 위한 소거게이트디코더를 포함하는 비휘발성 반도체기억장치에 있어서, 제 1전압보다 낮은 제 2전압이 소거디코더로부터 메모리셀의 소거게이트로 출력될 때 제 1전압이 발생되어 소거게이트에 인가된다.
그러므로, 반도체기억장치 내에 제공된 승압회로의 출력전압을 감소시켜 소거전압을 소거게이트디코더에 공급하는 것이 가능하고, 그래서, 반도체기억장치의 전류소비의 감소가 가능하게 되고 반도체기억장치의 소형화가 가능하게 된다.
더욱이, 제 1전압을 소거게이트에 인가하기 위한 전압인가수단이 소거게이트에 인가된 제 2전압을 보지하기 위한 전압보지수단과, 제어게이트 및 소거게이트 사이의 용량에 기초된 전압을 소거게이트에 의해 보지된 제 2전압에 가산하고, 그 결과의 전압을 사전설정된 전압이 워드디코더로부터 워드선을 통하여 제어게이트에 인가될 때 제 1전압으로서 소거게이트에 인가하기 위한 전압가산수단으로 구성되어 있다. 그러므로, 간단한 구성으로 소거게이트에 고전압을 인가하는 것이 가능하게 된다.
더욱이, 소거게이트 및 부동게이트 사이의 용량은 소거게이트 및 제어게이트 사이의 용량 보다 충분히 작게 만들어진다. 그러므로, 부동게이트의 데이터를 신뢰성있게 소거하는 것이 가능하다.

Claims (9)

  1. 각각의 메모리셀이 워드선에 연결된 제어게이트, 데이터가 쓰여지는 부동게이트 및 상기 부동게이트의 데이터를 인가되는 소거전위에 근거하여 소거하는 소거게이트를 갖는 복수의 메모리셀들을 구비하는 반도체메모리배열; 및 제1상태에서는 제1전위를 상기 소거게이트에 인가하며, 제2상태에서는 상기 소거게이트를 부동상태가 되게 하고, 제 3상태에서는 제2전위를 상기 제어게이트에 인가하여 상기 소거게이트의 전위를 상기 제1전위보다 높은 상기 소거전위로 변경하는 전위인가회로를 포함하는 비휘발성 반도체기억장치.
  2. 제6항에 있어서, 상기 전위인가회로는, 상기 제3상태에서는, 상기 제2전위를 상기 제어게이트에 인가하여, 상기 제어게이트 및 상기 소거게이트간의 용량결합으로 인해 발생된 전위를 상기 소거게이트의 상기 제1전위에 더하는 비휘발성 반도체기억장치.
  3. 각각의 메모리셀이 워드선에 연결된 제어게이트, 데이터가 쓰여지는 부동게이트 및 상기 부동게이트의 데이터를 인가되는 소거전위에 근거하여 소거하는 소거게이트를 갖는 복수의 메모리셀들을 구비하는 메모리셀배열; 및 제1상태에서는 제1전위를 상기 소거게이트에 인가하며, 상기 제1상태 후의 제2상태에서는 상기 소거게이트를 부동상태가 되게 하고, 상기 제2상태 후의 제3상태에서는 제2전위를 상기 제어게이트에 인가하여 상기 소거게이트의 전위를 상기 제1전위보다 높은 상기 소거전위로 만드는 전위인가회로를 포함하는 비휘발성 반도체기억장치.
  4. 각각의 메모리셀이 워드선에 연결된 제어게이트, 데이터가 쓰여지는 부동게이트 및 상기 부동게이트의 데이터를 상기 부동게이트와의 전위차에 근거하여 소거하는 소거게이트를 구비한 메모리셀배열; 및 제1상태에서는 제1전위를 상기 소거게이트에 인가하며, 제2상태에서는 상기 소거게이트를 부동상태가 되게 하고, 제2전위를 상기 제어게이트에 인가하여 상기 소거게이트 및 상기 부동게이트 간의 상기 전위차를 상기 제1전위보다 큰 값으로 만드는 전위인가회로를 포함하는 비휘발성 반도체기억장치.
  5. 제1항에 있어서, 상기 전위인가회로는 상기 워드선을 선택하기 위한 워드디코더 및 상기 소거게이트를 선택하기 위한 소거게이트디코더를 포함하고, 상기 소거게이트디코더는 상기 제1상태에 상기 제1전위를 상기 메모리셀들의 상기 소거게이트에 인가하고 상기 제2상태에 상기 소거게이트를 부동상태로 만들고, 상기 워드디코더는 상기 제3상태에 상기 제2전위를 상기 워드선을 통해 상기 제어게이트에 인가하는 비휘발성 반도체기억장치.
  6. 제1항에 있어서, 승압회로는 상기 제1전위 및 상기 제2전위를 상기 소거게이트디코더 및 상기 워드디코더에 각각 인가하는 비휘발성 반도체기억장치.
  7. 제1항에 있어서, 상기 소거게이트 및 상기 부동게이트간의 용량은 상기 소거게이트 및 상기 제어게이트간의 용량보다 작게 되는 비휘발성 반도체기억장치.
  8. 제1항에 있어서, 상기 소거게이트 및 상기 부동게이트간의 용량은, 상기 소거게이트 및 상기 부동게이트간의 용량결합으로 인해 발생된 전위가 상기 부동게이트의 전위에 더해지는 효과를 상기 제3상태에서는 무시할 수 있도록, 상기 소거게이트 및 상기 제어게이트간의 용량보다 충분히 작게 되는 비휘발성 반도체기억장치.
  9. 제1항에 있어서, 상기 소거게이트 및 상기 제어게이트간의 용량, 상기 소거게이트 및 상기 부동게이트간의 용량, 상기 제어게이트 및 상기 부동게이트간의 용량, 상기 부동게이트 및 상기 비휘발성 반도체기억장치의 반도체기판간의 용량의 총합이 100% 일 때, 상기 소거게이트 및 상기 부동게이트간의 용량은 10%이하인 비휘발성 반도체기억장치.
KR1019980058263A 1997-12-26 1998-12-24 비휘발성반도체기억장치및비휘발성반도체기억장치의데이터소거방법 KR100305179B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP36051697A JP3159152B2 (ja) 1997-12-26 1997-12-26 不揮発性半導体記憶装置及び不揮発性半導体記憶装置のデータ消去方法
JP9-360516 1997-12-26

Publications (2)

Publication Number Publication Date
KR19990063436A KR19990063436A (ko) 1999-07-26
KR100305179B1 true KR100305179B1 (ko) 2001-11-22

Family

ID=18469739

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980058263A KR100305179B1 (ko) 1997-12-26 1998-12-24 비휘발성반도체기억장치및비휘발성반도체기억장치의데이터소거방법

Country Status (4)

Country Link
US (1) US6151254A (ko)
JP (1) JP3159152B2 (ko)
KR (1) KR100305179B1 (ko)
CN (1) CN1136616C (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6324095B1 (en) 2000-05-09 2001-11-27 Agere Systems Guardian Corp. Low voltage flash EEPROM memory cell with improved data retention
JP3730508B2 (ja) * 2000-11-13 2006-01-05 株式会社東芝 半導体記憶装置およびその動作方法
EP1215681B1 (en) * 2000-12-05 2008-04-16 Halo Lsi Design and Device Technology Inc. Program and erase methods in twin MONOS cell memories
JP3957985B2 (ja) * 2001-03-06 2007-08-15 株式会社東芝 不揮発性半導体記憶装置
TWI230392B (en) * 2001-06-18 2005-04-01 Innovative Silicon Sa Semiconductor device
US6661705B1 (en) * 2001-09-20 2003-12-09 Agere Systems Inc. Low voltage flash EEPROM memory cell with improved data retention
US7016233B2 (en) * 2004-05-17 2006-03-21 Taiwan Semiconductor Manufacturing Co., Ltd. Wordline decoder and memory device
KR100734261B1 (ko) * 2004-05-21 2007-07-02 삼성전자주식회사 커플링비를 향상시킬 수 있는 비휘발성 반도체 메모리 소자
JP4751035B2 (ja) * 2004-06-09 2011-08-17 株式会社東芝 半導体集積回路及び昇圧回路
US8320191B2 (en) 2007-08-30 2012-11-27 Infineon Technologies Ag Memory cell arrangement, method for controlling a memory cell, memory array and electronic device
US10340010B2 (en) * 2016-08-16 2019-07-02 Silicon Storage Technology, Inc. Method and apparatus for configuring array columns and rows for accessing flash memory cells

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6074577A (ja) * 1983-09-30 1985-04-26 Toshiba Corp 不揮発性半導体メモリ装置
US5095344A (en) * 1988-06-08 1992-03-10 Eliyahou Harari Highly compact eprom and flash eeprom devices
JP2685825B2 (ja) * 1988-08-12 1997-12-03 株式会社東芝 不揮発性半導体メモリ
JPH0797608B2 (ja) * 1988-10-19 1995-10-18 株式会社東芝 不揮発性半導体メモリおよびその製造方法
US5070032A (en) * 1989-03-15 1991-12-03 Sundisk Corporation Method of making dense flash eeprom semiconductor memory structures
US5343063A (en) * 1990-12-18 1994-08-30 Sundisk Corporation Dense vertical programmable read only memory cell structure and processes for making them
US5467305A (en) * 1992-03-12 1995-11-14 International Business Machines Corporation Three-dimensional direct-write EEPROM arrays and fabrication methods
US5579259A (en) * 1995-05-31 1996-11-26 Sandisk Corporation Low voltage erase of a flash EEPROM system having a common erase electrode for two individually erasable sectors

Also Published As

Publication number Publication date
US6151254A (en) 2000-11-21
KR19990063436A (ko) 1999-07-26
CN1136616C (zh) 2004-01-28
JPH11195770A (ja) 1999-07-21
CN1227972A (zh) 1999-09-08
JP3159152B2 (ja) 2001-04-23

Similar Documents

Publication Publication Date Title
US5612913A (en) Byte erasable EEPROM fully compatible with a single power supply flash-EPROM process
JP3730508B2 (ja) 半導体記憶装置およびその動作方法
KR100402224B1 (ko) 데이터 기입 모드에 따라 소스선 전위가 제어되는 반도체기억 장치
US6243292B1 (en) Nonvolatile semiconductor memory device capable of reducing memory array area
KR930002469B1 (ko) 불휘발성 반도체 기억장치 및 데이터 억세스방법
JP4338656B2 (ja) 半導体記憶装置の書き込み方法
KR100858293B1 (ko) Ｎａｎｄ 메모리 셀 어레이, 상기 ｎａｎｄ 메모리 셀어레이를 구비하는 ｎａｎｄ 플래시 메모리 및 ｎａｎｄ플래시 메모리의 데이터 처리방법
KR100305179B1 (ko) 비휘발성반도체기억장치및비휘발성반도체기억장치의데이터소거방법
JP5305856B2 (ja) 不揮発性半導体メモリ
JP3231437B2 (ja) 不揮発性半導体記憶装置
US6970385B2 (en) Non-volatile semiconductor memory device suppressing write-back fault
JP3908432B2 (ja) 不揮発性半導体記憶装置及びその書き込み方法
US20090052259A1 (en) Non-volatile semiconductor memory device
JP2804066B2 (ja) 不揮発性半導体メモリ装置
US5923589A (en) Non-volatile semiconductor memory device having long-life memory cells and data erasing method
JPH1187662A (ja) 不揮発性半導体記憶装置及びその書き込み方法
JP3160451B2 (ja) 不揮発性半導体記憶装置
KR100332000B1 (ko) 불휘발성 반도체기억장치
JPH10144807A (ja) 不揮発性半導体記憶装置
KR19980064702A (ko) 트랜지스터, 트랜지스터 어레이, 반도체 메모리 및 트랜지스터어레이의 제조 방법
US20240105239A1 (en) Memory device having switching device of page buffe and erase method thereof
KR100375427B1 (ko) 병렬형불휘발성반도체기억장치및그장치의사용방법
KR20090108468A (ko) 메모리 장치 및 그 구동방법
JP2732588B2 (ja) 不揮発性半導体メモリ装置
JP2885413B2 (ja) 不揮発性半導体メモリ装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040709

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee