KR100298251B1

KR100298251B1 - 칩부품

Info

Publication number: KR100298251B1
Application number: KR1019970050856A
Authority: KR
Inventors: 마사타카 고하라; 히데야 마키; 히로토시 다나카
Original assignee: 가와다 미쓰구; 다이요 유덴 가부시키가이샤
Priority date: 1996-10-04
Filing date: 1997-10-02
Publication date: 2001-10-24
Also published as: DE69736266T2; TW350574U; US20020014949A1; CN1092389C; CN1178993A; DE69736266D1; JPH10112401A; JP3333404B2; EP0834887A3; EP0834887A2; KR19980032490A; EP0834887B1

Abstract

본 발명은, 칩 저항기 등의 칩 부품에 관한 것으로, 기판 등에 대하여 표면쪽을 향하거나 또는 뒷면쪽을 향하여 탑재할 수 있는 칩 저항기 등의 칩 부품에 관한 것으로, 표면쪽을 향하게 탑재된 칩 부품과 뒷면쪽을 향하여 탑재된 칩 부품이, 화상처리에 의한 검사공정에서 별도의 부품으로서 판별되는 것을 방지할 수 있는 칩 부품을 제공하는 것을 그 목적으로 한다.

도 1에 나타내는 바와 같이, 외장[유리막(6) 및 수지막(7)]의 색이 세라믹스 칩(1)과 동일한 녹색으로 되도록 조정함으로써 부품 표면의 명도 분포와 부품 이면의 명도 분포를 일치시켰기 때문에, 칩 부품이 기판 등에 대하여 뒷면쪽을 향하여 탑재된 경우에도 칼라 또는 모노크로의 화상처리(디지탈 화상처리)에 의해 위치 어긋남이나 미탑재의 검출을 행하는 검사공정에서, 표면쪽을 향하게 탑재된 칩 부품과 뒷면쪽을 향하여 탑재된 칩 부품이 별도의 부품으로서 판별되는 일이 없다.

Description

칩 부품

본 발명은, 칩 저항기 등의 칩 부품에 관한 것이다.

벌크피더 등의 칩 부품 공급장치에 의해 공급 가능한 칩 부품 중에서, 기판 등에 대하여 표면쪽을 향하거나 또는 뒷면쪽을 향해 탑재할 수 있도록 한 칩 부품으로서, 하기와 같은 칩 저항기가 알려져 있다.

이 칩 저항기는, 편평한 각주형상을 이루는 절연성의 세라믹스 칩과, 세라믹스 칩의 표면(가장 면적이 큰 두 개의 면 중 하나)의 중앙에 형성된 저항막과, 세라믹스 칩 표면의 길이방향 양 끝단부에 형성되어 상기 저항막의 끝단부와 접속되는 한쌍의 인출전극과, 세라믹스 칩의 길이방향 양 끝단부에 표면, 끝단면 및 이면에 미치도록 형성된 인출전극의 끝단부와 접속되는 한쌍의 외부전극과, 저항막의 노출부분을 덮는 외장을 구비하고 있다.

상기한 세라믹스 칩이 알루미나로 형성되고, 저항막이 산화 루테늄으로 형성되며 외장이 투명 또는 반투명한 유리나 수지로 형성되어 있는 경우, 부품 이면의 외부전극을 제외한 부분의 색은, 알루미나의 바탕색이 백색이기 때문에 하얗고, 또 부품 표면의 외부 전극을 제외한 부분의 색은, 산화 루테늄의 바탕색이 흑색이고 이 색이 외장을 통해 부상하기 때문에 까맣게 된다.

즉, 상기한 칩 저항기는, 한쌍의 외부전극이 표면과 이면의 양쪽으로 노출되어 있기 때문에, 외장의 유무에 관계없이 기판 등에 대해서는 표면쪽을 향하거나 또는 뒷면쪽을 향해 탑재할 수 있고, 뒷면쪽을 향해 실장되었다 하더라도 기능상으로는 특별히 문제를 일으키는 일이 없다. 또, 외장을 통해 부상하는 색(흑색)과 세라믹스 칩의 바탕색(백색)이 다르기 때문에, 부품 표면과 부품 이면에 다른 명도 분포를 가지고 있다.

상기한 칩 저항기를 포함하는 칩 부품은, 통상 탑재공정, 검사공정, 접합공정을 거쳐 기판 등에 실장된다. 상기의 검사공정에는 칼라 또는 모노크로의 화상처리에 의해 위치 어긋남이나 미탑재의 검출을 행하는 검사장치(디지탈 화상처리 장치)가 일반적으로 사용되고 있고, 탑재 부품은 촬상, 데이터 처리, 양부 판정의 단계를 거쳐 소정의 검사를 받는다.

그런데, 상기한 칩 저항기와 같이 기판 등에 대하여 표면쪽을 향하거나 또는 뒷면쪽을 향한 탑재를 가능하게 한 칩 부품은, 탑재까지의 과정에서 표리의 방향을 갖추는 것이 어렵기 때문에 기판 등에 대하여 뒷면쪽을 향하게 탑재되고, 그대로의 상태에서 접합되어 버리는 경우가 있다.

앞서 서술한 바와 같이, 뒷면쪽을 향해 실장되었다 하더라도 기능상으로는 특별히 문제를 일으키는 일은 없지만, 상기한 칩 저항기와 같이 부품 표면의 명도 분포와 부품 이면의 명도 분포가 다른 칩 부품인 경우에는, 화상처리에 의한 검사공정을 실시할 때에, 표리의 명도 분포의 차이를 원인으로 하여 표면쪽을 향해 탑재된 칩 부품과 뒷면쪽을 향해 탑재된 칩 부품이 별도의 부품으로 판별된다고 하는 소위 판별 에러를 일으키는 문제가 있다.

한편, 상기의 칩 저항기와 같이 인출 전극에 외부 전극을 접속한 칩 부품인 경우에는, 부품 사이즈가 작아지면 작아질수록 인출전극과 외부전극에 충분한 접속 면적을 확보하는 것이 어려워 진다. 특히, 외부전극이 인출전극 끝단 가장자리에만 접속되는 구조인 경우에는, 인출전극과 외부전극과의 접속면적이 대단히 저하되기 때문에 양자 사이에 접속불량을 일으키기 쉽다.

본 발명은 상기한 사정을 감안하여 행해진 것으로, 본 발명의 제 1 목적은, 기판 등에 대하여 표면쪽을 향하거나 또는 뒷면쪽을 향한 탑재를 가능하게 한 칩 저항기 등의 칩 부품에 관한 것으로, 표면쪽을 향해 탑재된 칩 부품과 뒷면쪽을 향해 탑재된 칩 부품이, 화상처리에 의한 검사공정에서 별도의 부품으로 판별되는 것을 방지할 수 있는 칩 부품을 제공하는데 있다.

도 1a는 본 발명을 칩 저항기에 적용한 일 실시예를 나타내는 칩 저항기의 평면도,

도 1b는 도 1a의 b-b선 단면도,

도 2내지 도 9는 도 1에 나타낸 칩 저항기의 제조방법을 나타내는 도,

도 10a는 본 발명을 칩 저항기에 적용한 다른 실시예를 나타내는, 칩 저항기의 외관사시도

도 10b는 도 10a의 칩 저항기의 종단면도

도 10c 및 도10d는 도 10a의칩 저항기의 요부 확대 종단면도,

도 11 내지 도 18은 도 10에 나타낸 칩 저항기의 제조방법을 나타내는 도,

도 19a 및 도19b는 도 10에 나타낸 칩 저항기의 변형형태를 나타내는 도.

※도면의 주요부분에 대한 부호의 설명

1: 절연소자 2: 저항막

3: 인출전극막 4: 니켈막

5: 땜납막 6: 유리막

7: 수지막 11: 절연기판

11a: 분할홈 12: 인출전극

13: 저항막 14: 유리막

15: 트리밍홈 16: 수지막

17: 단위칩 18: 니켈막

19: 땜납막

상기한 제 1 목적을 달성하기 위하여 본 발명은, 기판 등에 대하여 표면쪽을 향하거나 또는 뒷면쪽을 향한 탑재를 가능하게 한 칩 부품에 있어서, 부품 표면의 명도 분포와 부품 이면의 명도 분포가 일치하고 있는 것을 그 특징으로 한다.

또, 본 발명의 제 2 목적은, 인출전극의 끝단 가장자리에 외부전극을 접속한 칩 저항기 등의 칩 부품에 관한 것으로, 부품 사이즈가 작아져도 인출전극과 외부전극에 충분한 접속면적을 확보하여 양자의 접속을 양호하게 행할 수 있는 칩 부품을 제공하는데 있다.

상기한 제 2 목적을 달성하기 위하여 본 발명은, 세라믹스 칩의 끝단면에 인출전극의 끝단 가장자리가 노출되고, 상기 끝단 가장자리에 외부전극이 접속되는 구조를 구비한 칩 부품에 있어서, 상기 인출전극에 그의 끝단 가장자리로부터 상기 세라믹스 칩의 끝단면을 따라 연장되는 접속보조편이 형성되고, 상기 인출전극과 상기 외부전극이 상기 접속보조편을 이용하여 접속되어 있는 것을 그 특징으로 한다.

본 발명의 또 다른 목적, 구성 및 효과는 이하의 상세한 설명으로부터 명확해질 것이다.

(실시예)

도 1 내지 도 9는 본 발명을 칩 저항기에 적용한 일 실시예를 나타내고 있다.

도 1a, 도 1b는 칩 저항기의 평면도와 그의 b-b선 단면도이고, 도면중의 1은 세라믹스 칩, 2는 저항막, 3은 인출전극, 4는 니켈막, 5는 땜납막, 6은 유리막, 7은 수지막이다. 이 칩 저항기에서는, 유리막(6)과 수지막(7)에 의해 2층 구조의 외장이 형성되고, 또 니켈막(4)과 땜납막(5)에 의해 외부 전극이 형성되어 있다.

세라믹스 칩(1)은 Al₂O₃를 25 내지 60중량%, SiO₂를 10 내지 40중량%, B₂O₃를 3 내지 30중량%, MgO를 1 내지 15중량%, Cr₂O₃를 0.2 내지 10중량%, Li₂O를 0.1 내지 3중량%, CaO, SrO 및 BaO로부터 선택된 1종 이상을 1 내지 20중량% 각각 함유한 저온소성(소성온도가 1000℃ 이하)의 자기(磁器) 조성물로 이루어져, 높은 절연성을 구비하고 있다. 이 세라믹스 칩(1)은 편평한 각주형상을 이루고 있고, 또 Cr₂O₃를 그 재료에 함유하기 때문에 녹색의 바탕색을 가지고 있다.

저항막(2)은 산화루테늄으로 이루어지고, 상기 세라믹스 칩(1)의 표면쪽 면(가장 면적이 큰 두 개의 면중 하나)의 중앙에, 위에서 보아 직사각형상으로 형성되어 있다. 이 저항막(2)은 산화루테늄을 그 재료로 하고 있기 때문에 흑색의 바탕색을 가지고 있다.

인출 전극(3)은 은 또는 그의 합금으로 이루어지고, 상기 세라믹스 칩(1)의 길이방향 양 끝단부에 표면, 끝단면 및 이면에 다다르도록 형성되고, 표면측의 끝단부를 저항막(2)의 길이방향 끝단부와 각각 접속하고 있다.

니켈막(4)은 니켈 또는 그의 합금으로 이루어지고, 상기 인출 전극(3)을 덮도록 형성되어 있다.

땜납막(5)은 Sn-Pb계 합금으로 이루어지고, 상기 외부 전극(4)을 덮도록 형성되어 있다.

유리막(6)은 붕규산 납 및 Si₂O₃를 주성분으로 하고, 또 상기 세라믹스 칩(1)과 같은 자기 조성물의 분말을 50중량% 함유하는 유리재료로 이루어지며, 상기 저항막(2)을 덮도록 형성되어 있다. 이 유리막(6)은 상기 세라믹스 칩(1)과 마찬가지로, Cr₂O₃를 그 재료에 함유하기 때문에 녹색의 바탕색을 가지고 있다.

수지막(7)은 에폭시 수지를 주성분으로 하고, 또 상기 세라믹스 칩(1)과 같은 자기 조성물의 분말을 50중량% 함유하는 수지재료로 이루어지고, 유리막(6)을 덮도록 형성되어 있다. 이 수지막(7)은 세라믹스 칩(1)과 마찬가지로 Cr₂O₃를 그 재료에 함유하기 때문에 녹색의 바탕색을 가지고 있다.

즉, 투명 또는 반투명한 유리막(6) 및 수지막(7)에 색소로서 세라믹스 칩(1)과 같은 자기 조성물의 분말을 함유시킴으로써 외장[유리막(6) 및 수지막(7)]의 색상은 세라믹스 칩(1)과 동일한 녹색으로 되도록 조정되어 있다. 따라서, 저항막(2)의 바탕색이 흑색이어도 이 색이 외장을 통해 드러나는 없다.

상술한 칩 저항기에서는, 부품 표면(저항막측의 면)의 외부 전극을 제외한 부분에 외장을 구성하는 수지막(7)과 세라믹스 칩(1)이 노출되고, 또 부품 이면(저항막측의 면과는 반대측의 면)의 외부 전극을 제외한 부분에 세라믹스 칩(1)이 노출되는 구조를 구비하고 있는데, 상술한 바와 같이 외장의 색과 세라믹스 칩(1)의 색을 일치시키고 있으므로, 부품 표면의 명도 분포와 부품 이면의 명도 분포는 일치하게 된다.

이와 관련하여, 여기서의 명도 분포의 일치라는 것은 화상처리에서의 명도 인식의 오차범위내의 것을 말하며, 색상이 완전히 일치하는 것을 의미하는 것은 아니다.

도 1에 나타낸 칩 저항기는, 종래의 칩 부품과 마찬가지로 탑재공정, 검사공정, 접합공정을 거쳐 기판 등에 실장된다. 상기의 검사공정에는 컬러 또는 모노크로의 화상처리에 의해 위치 어긋남이나 미탑재의 검출을 행하는 검사 장치(디지탈 화상처리 장치)가 사용되고, 탑재 부품은 촬상, 데이터 처리, 양부판정의 단계를 거쳐 소정의 검사를 받는다.

그런데, 상기한 칩 저항기와 같이 기판 등에 대하여 표면쪽을 향하거나 또는 뒷면쪽을 향하여 탑재할 수 있는 칩 부품은, 탑재까지의 과정에서 표리의 방향을 갖추는 일이 어렵기 때문에 기판 등에 대하여 뒷면쪽을 향하게 탑재되고, 그 상태 그대로 접합되어 버리는 경우가 있다.

그러나, 상술한 칩 저항기에서는, 부품 표면의 명도 분포와 부품 이면의 명도 분포를 화상처리에서의 명도 인식의 오차 범위내에서 일치시키고 있기 때문에, 기판 등에 대하여 뒷면쪽을 향하게 탑재된 경우에도 컬러 또는 모노크로의 화상처리(디지탈 화상처리)에 의해 위치 어긋남이나 미탑재의 검출을 행하는 검사공정에서, 표면쪽을 향하게 탑재된 칩 부품과 뒷면쪽을 향하게 탑재된 칩 부품이 별도의 부품으로서 판별되는 일이 없다.

따라서, 종래와 같이 부품 표면의 명도 분포와 부품 이면의 명도 분포의 차이를 원인으로 하여 발생하였던 판별에러의 문제를 확실하게 회피하여, 검사공정을 지장없이 행할 수 있다.

또, 표면쪽을 향하게 탑재된 칩 부품과 뒷면쪽을 향하게 탑재된 칩 부품이 같은 색조를 가지므로, 표리가반대로 탑재된 칩 부품이 혼재하여도 외관상 보기가 나빠지는 일도 없다.

또한, 세라믹스 칩(1)과 동일한 자기 조성물의 분말을 색소로서 이용하고 있으므로, 다른 색소를 별도로 준비하는 번거로움이 없고, 간단한 방법으로 외장색을 세라믹스 칩(1)의 색상과 같게 할 수 있다.

이하에, 도 2 내지 도 9를 참조하여 도 1에 나타낸 칩 저항기의 적합한 제조 방법에 대하여 설명한다.

먼저, 도 2에 나타내는 바와 같은 분할홈(11a)을 길이방향으로 일정간격으로 평행하게 가지는 소정폭의 절연성 기판(11)을 준비한다.

이 기판(11)은, Al₂O₃분말과, SiO₂분말과, B₂O₃분말과, MgO 분말과, Cr₂O₃분말과, Li₂O 분말과, CaO, SrO 및 BaO 중 어느 1종 이상의 분말을 소정의 중량 비율로 혼합하고, 이 혼합 분말에 바인더 및 용제를 가하여 조제한 슬러리를 만드는 단계와, 상기 슬러리를 닥터블레이드법에 의해 소정의 두께로 연신하여 시이트를 얻는 단계와, 상기 시이트에 홈을 형성하고 나서 이것과 직교하는 방향으로 절단하여 소정폭의 띠 모양의 시이트를 얻는 단계와, 상기 띠 모양의 시이트를 850 내지 1000℃의 온도에서 소정시간 소성하는 단계를 거쳐 제작된다. 분할홈(11a)으로 되는 홈은, 상기의 미소성 시이트에 형누름 등의 수법에 의해 형성하는 방법 이외에, 상기의 띠 모양의 시이트를 소성한 후에 연삭에 의해 형성하는 방법을 채용할 수 있다.

다음에, 도 3에 나타내는 바와 같이 기판(11)의 폭방향 양측에, 상기 사이드 가장자리를 따라 인출 전극(12)을 형성한다. 이 인출 전극(12)은, 은 또는 그의 합금의 분말에 바인더 및 용제를 가하여 조제한 전극 페이스트를, 딥 혹은 롤러 도포 등의 후막 형성 수법을 이용하여 기판(11)의 폭방향 양측에 소정의 치수 및 두께로 도포하고, 이것을 가열처리에 의해 경화시킴으로써 형성된다. 물론, 이 인출 전극(12)은 불필요한 부분을 매스킹하면서 증착이나 스퍼터링 등의 박막 형성 수법을 이용하여 형성할 수도 있다.

다음에, 도 4에 나타내는 바와 같이, 기판(11) 일면의 분할홈(11a)으로 에워싸여지는 각 영역에, 양 끝단부가 인출 전극(12)과 겹쳐지도록 저항막(13)을 형성한다. 이 저항막(13)은 산화루테늄 분말에 바인더 및 용제를 가하여 조제한 저항 페이스트를, 스크린 인쇄 등의 수법에 의해 기판(11)의 일면 소정 위치에 소정의 형상 및 두께로 도포하고, 이것을 가열 처리에 의해 경화시킴으로써 형성된다. 물론, 이 저항막(13)은 불필요한 부분을 매스킹하면서 증착이나 스퍼터링 등의 박막 형성 방법을 이용하여 형성할 수도 있다.

다음에, 도 5에 나타내는 바와 같이, 각 저항막(13)을 덮도록 기판(11)의 일면에 유리막(14)을 형성한다. 이 유리막(14)은 붕규산 납과 Si₂O₃분말과, 상기 기판(11)과 같은 자기 조성물의 분말의 혼합 분말에 바인더 및 용제를 가하여 조제한 유리 페이스트를, 스크린 인쇄 등의 수법에 의해 기판(11)의 일면 소정 위치에 소정의 형상 및 두께로 도포하고, 이것을 가열 처리에 의해 경화시킴으로써 형성된다. 이와 관련하여, 상기한 자기 조성물 분말은, 기판(11)과 동일 재료를 분쇄함으로써 간단하게 얻을 수 있다.

다음에, 도 6에 나타내는 바와 같이, 인출 전극(12)에 검출 단자를 접촉시켜 저항치를 검출하면서 각 저항막(13)에 대하여 유리막(14)의 위에서 적외선영역의 레이저 비임을 조사하여 트리밍을 실시하고, 각 저항막(13)에 형성된 홈(15)에 의해 저항치의 미세조정을 행한다.

다음에, 도 7에 나타내는 바와 같이 각 유리막(14)을 덮도록 기판(11)의 일면에 수지막(16)을 형성한다. 이 수지막(16)은 에폭시 수지의 유동물에 상기 기판(11)과 같은 자기 조성물의 분말을 가하여 조제한 수지 페이스트를, 스크린 인쇄 등의 수법에 의해 기판(11)의 일면 소정 위치에 소정의 형상 및 두께로 도포하고, 이것을 가열 처리에 의해 경화시킴으로써 형성된다.

다음에, 도 8에 나타내는 바와 같이, 기판(11)을 분할홈(11a)을 따라 분할하여, 단위 형상의 세라믹스 칩(C1)을 제작한다.

다음에, 도 9에 나타내는 바와 같이 세라믹스 칩(C1)의 길이방향 양 끝단부에, 니켈막(17)과 땜납막(18)을 순서대로 형성한다. 이 니켈막(17)과 땜납막(18)은, 무전해 도금이나 전해 도금 등의 박막 형성 수법에 의해 세라믹스 칩(C1)의 길이방향 양 끝단부에 순서대로 박막을 형성시킴으로써 형성된다. 물론, 이 외부 전극(17)과 땜납막(18)은 딥이나 롤러 도포 등의 후막 형성 수법을 이용하여 형성할 수도 있다. 이상으로, 도 1에 나타낸 칩 저항기가 제조된다.

도 2 내지 도 9에 나타낸 칩 저항기의 제조방법에 의하면, 유리막(14)용 유리 페이스트와 수지막(16)용 수지 페이스트의 각각에, 기판(11)과 같은 자기 조성물의 분말을 첨가함으로써 외장을 구성하는 유리막(14) 및 수지막(16)의 색을 기판(11)과 동일한 녹색으로 할 수 있다.

또, 유리막(14)을 녹색화함으로써 레이저 비임의 흡수율을 높일 수 있으므로, 저항막(13)에 대한 레이저 트리밍을 유리막(14)을 개재하여 행하는 경우에도 유리막(14)에서의 레이저 비임의 반사를 방지하여 효율적인 트리밍을 실시할 수 있다.

또한, 1000℃ 이하의 온도에서 소성가능한 저온 소성 기판을 기판(11)으로서 사용하고 있기 때문에, 기판(11)의 제조가 용이해지고 제조 비용을 저감시킬 수 있다.

또, 도 1 내지 도 9에 나타낸 실시예에서는, 유리막과 수지막으로 외장을 구성한 것을 예시하였으나, 양막이 유리 또는 수지이어도 좋고, 또 레이저 트리밍을 저항막에 대하여 직접 행하는 경우에는 외장을 유리막 또는 수지막의 단일층으로 하여도 좋다.

또한, 외장을 구성하는 유리막 및 수지막의 양쪽의 색을 세라믹스 칩의 바탕색과 같은 녹색으로 한 것을 예시하였으나, 표면측의 수지막의 색만을 세라믹스 칩의 바탕색과 같은 색으로 하여도 좋다.

또, 도 1 내지 도 9에 나타낸 실시예에서는, 세라믹스 칩의 바탕색이 녹색인 경우를 예시하였으나, 세라믹스 칩이 알루미나로 이루어지는, 바탕색이 백색인 경우나 세라믹스 칩이 이 이외의 바탕색을 가지는 경우에도 외장색을 이것에 맞추어 조정하면 같은 효과가 얻어진다.

또한, 도 1 내지 도 9에 나타낸 실시예에서는, 외장용 페이스트에 세라믹스 칩 또는 기판과 동일한 재료의 분말을 첨가함으로써 색 조정을 도모하도록 한 것을 예시하였으나, 외장용 페이스트에 상기 분말 이외의 색소를 첨가하는 방법으로 같은 색 조정을 행할 수 있다.

또, 도 1 내지 도 9에 나타낸 실시예에서는, 외장용 페이스트에 세라믹스 칩 또는 기판과 동일한 재료의 분말을 첨가함으로써 색 조정을 도모하도록 한 것을 예시하였으나, 외장의 표면에 도료를 도포함으로써 외장의 색 조정을 행하도록 하여도 좋다.

또한, 도 1 내지 도 9에 나타낸 실시예에서는, 부품 표면과 부품 이면의 명도 분포를 일치시킨 것을 예시하였으나, 색상이 같으면 다소 채도가 달라도 칼라 또는 모노크로의 화상처리에 의한 검사공정에서 판별 에러를 생기게 하는 일 없이, 또 외관의 보기도 저하시키는 일도 없다.

또, 모노크로의 화상처리에 의한 위치 어긋남이나 미탑재의 검출을 행하는 검사장치, 환언하면 색상을 식별할 수 없는 검사 장치를 검사공정에서 사용하는 경우에는 외장의 색상을 세라믹스 칩의 색상과 반드시 일치시킬 필요는 없고, 명도를 맞추는 것 만으로 판별 에러를 방지할 수 있다.

또한, 도 1 내지 도 9에 나타낸 실시예에서는, 칩 부품으로서 칩 저항기를 예시하였으나, 기판 등에 대하여 표면쪽을 향하거나 또는 뒷면쪽을 향한 탑재를 가능하게 한 칩 부품이면, 칩 저항기 이외의 칩 부품, 예를들어 칩 점퍼나 칩 인덕터나 칩 콘덴서 등이어도 같은 효과를 얻을 수 있다.

도 10 내지 도 18에는 본 발명을 칩 저항기에 적용한 다른 실시예를 나타내고 있다.

도 10a 내지 도 10d는 칩 저항기의 외관 사시도와 종단면도 및 요부 확대 종단면도를 나타내는 것으로, 도면 중의 21은 세라믹스 칩, 22는 저항막, 23은 인출 전극, 24는 외장, 25는 외부 전극이다.

세라믹스 칩(21)은, 절연성이 높은 알루미나 등의 자기 조성물로 이루어지고 , 편평한 각주형상을 하고 있다.

저항막(22)은 산화루테늄으로 이루어지고, 상기 세라믹스 칩(21)의 표면측의 면(가장 면적이 큰 두 개의 면중 하나)의 중앙에, 위에서 보아 길이방향 중앙을 향해 서서히 폭이 커지는 형상으로 형성되어 있다.

인출 전극(23)은 은 또는 그의 합금으로 이루어지고, 상기 세라믹스 칩(21)의 표면의 길이방향 양 끝단부에 그의 끝단부가 저항막(22)의 길이방향 끝단부와 각각 접속하도록 형성되어 있다.

외장(24)은, 붕규산 납 및 Si₂O₃를 주성분으로 한 유리재료, 또는 에폭시 수지를 주성분으로 한 수지재료로 이루어지고, 저항막(22) 및 인출전극(23)을 덮도록 세라믹스 칩(21)의 표면 전체에 형성되어 있다.

외부 전극(25)은 니켈 또는 그의 합금으로 이루어지고, 세라믹스 칩(21)의 길이방향 양 끝단부에 표면, 끝단면, 측면 및 이면에 다다르도록 형성되어 있다.

도 10c에 나타내는 바와 같이, 세라믹스 칩(21)의 끝단면에는 각 인출 전극(23)의 끝단 가장자리만이 노출되어 있다. 또, 이 인출전극(23)의 끝단 가장자리에는, 상기한 끝단 가장자리로부터 세라믹스 칩(21)의 끝단면을 따라 아래를 향하게 연장되는 접속보조편(23a)이 형성되어 있다. 후술하는 바와 같이, 이 접속보조편(23a)은 인출 전극(23)을 절단했을 때의 소성변형에 의해 발생한 버르이고, 인출 전극(23)의 끝단 가장자리를 따라 연속적으로 또는 단속적으로 형성되며, 세라믹스 칩(21)의 끝단면에 부착되어 있다. 즉, 인출 전극(23)과 외부 전극(25)은, 이 접속 보조편 도통편(23a)을 이용하여 접속되어 있다.

또한, 도 10d에 나타내는 바와 같이, 저항막(22)에는 저항치 조정용 홈(22a)이 레이저 트리밍에 의해 형성되고, 그 하측에 닿는 세라믹스 칩(21)의 표면에도 이것과 연속하는 홈(21a)이 형성되어 있으며, 외장(24)의 일부는 저항막(22)의 홈(22a)과 기판(21)의 홈(21a)의 내측으로 들어가 있다.

도 10에 나타낸 칩 저항기에 의하면, 인출 전극(23)의 끝단 가장자리에 상기한 끝단 가장자리로부터 세라믹스 칩(21)의 끝단면을 따라 아래를 향하여 연장되는 접속보조편(23a)을 형성하고, 상기 접속보조편(23a)을 이용하여 인출전극(23)과 외부전극(25)과의 접속을 행하고 있기 때문에, 인출 전극(23)의 끝단 가장자리의 노출 면적이 작은 경우에도 외부 전극(25)과의 접속면적을 상기 접속보조편(23a)에 의해 충분히 확보하여, 인출 전극(23)과 외부 전극(25)과의 접속 불량을 확실하게 방지할 수 있다.

또, 저항막(22)의 형상을, 길이방향 중앙을 향해 서서히 폭이 커지는 형상으로 하고 있기 때문에, 가장 폭이 큰 부분에 저항치 조정용의 홈(22a)을 형성하도록 하면 상기 홈(22a)에 의해 저항막(22)의 강도가 저하되는 것을 방지할 수 있고, 또 강도 저하에 수반되는 크랙 발생을 미연에 방지할 수 있다. 또한, 길이방향 중앙의 폭이 크기 때문에, 직사각형상의 저항막에 비하여 저항치 조정폭을 크게 취할 수 있다.

또한, 저항막(22)에 형성된 저항치 조정용 홈(22a) 하측의 세라믹스 칩(21)에도 이것과 연속하는 홈(21a)을 형성하고, 외장(24)의 일부를 저항막(22)의 홈(22a)과 기판(21)의 홈(21a)의 내측으로 들어가게 하고 있기 때문에, 외장(24)의 일부를 이용하여 외장(24)과 세라믹스 칩(21)을 직접 접속하여 외장(24)의 밀착 강도와 저항막(22)의 밀착 강도를 높일 수 있다. 따라서, 재료 및 치수의 관계로부터 저항막(22)과 세라믹스 칩(21)과의 밀착성을 얻기 어려운 경우나, 외장(24)과 저항막(22)과의 밀착성을 얻기 어려운 경우에도, 저항막(22) 및 외장(24)의 박리를 확실하게 방지할 수 있다.

이하에, 도 11 내지 도 18을 참조하여 도 10에 나타낸 칩 저항기의 바람직한 제조방법에 대하여 설명한다.

먼저, 도 11에 나타내는 바와 같은 절연성 기판(31)을 준비한다. 이 기판(31)은 알루미나 등의 자기 조성물로 이루어지고, 소정의 두께와 설정갯수에 따른 외형 치수를 가지고 있다. 또한, 도면에는 편의상 12개를 취한 것을 나타내고 있으나, 실제로는 이것보다 많은 갯수가 얻는 것을 기판(31)으로 사용했다.

그리고, 이 기판(31)의 윗면에, 도 11에 나타내는 바와 같이 설정갯수에 따른 배열 및 수로 인출 전극(32)을 형성한다. 이 인출 전극(32)은, 은 또는 그의 합금의 분말에 바인더 및 용제를 가하여 조제한 전극 페이스트를, 스크린 인쇄 등의 수법에 의해 기판(31) 표면에 소정의 형상 및 두께로 도포하고, 이것을 가열 처리에 의해 경화시킴으로써 형성된다. 물론, 이 인출 전극(32)은 불필요한 부분을 매스킹하면서 증착이나 스퍼터링 등의 박막 형성 수법을 이용하여 형성할 수도 있다.

다음에, 도 12에 나타내는 바와 같이 기판(31)의 윗면에, 길이방향 양 끝단부가 인출 전극(32)과 겹쳐지도록 설정갯수에 따른 배열 및 수로 저항막(33)을 형성한다. 이 저항막(33)은 산화 루테늄 분말에 바인더 및 용제를 가하여 조제한 저항 페이스트를 스크린 인쇄 등의 수법에 의해 기판(31)의 윗면에 길이방향 중앙을 향해 서서히 폭이 커지는 형상으로 도포하고, 이것을 가열 처리에 의해 경화시킴으로써 형성된다. 물론, 이 저항막(33)은 불필요한 부분을 매스킹하면서 증착이나 스퍼터링 등의 박막 형성 수법을 이용하여 형성할 수도 있다.

다음에, 도 13에 나타내는 바와 같이, 인출 전극(32)에 검출 단자를 접촉시켜 저항치를 검출하면서, 각 저항막(33)에 대하여 적외선 영역의 레이저 비임을 조사하여 트리밍을 실시하고, 각 저항막(33)에 형성된 홈(34)에 의해 저항치의 미세조정을 행한다.

저항치 조정의 관점에서 본다면 홈(34)은 저항막에만 형성되어 있으면 되지만, 도 14에 나타내는 바와 같이 여기서는 기판(31)에도 동시에 홈(31a)이 형성될 수 있도록 조사 레이저 비임의 출력 및 조사 시간을 실험 등에 의해 미리 설정하여 놓는다.

다음에, 도 15에 나타내는 바와 같이, 기판(31)의 윗면 전체에 외장(35)을 소정의 두께로 형성한다. 이 외장(35)은 붕규산 납과 Si₂O₃의 분말에 바인더 및 용제를 가하여 조제한 유리페이스트, 또는 에폭시 수지 등의 수지 페이스트를 스크린 인쇄 등의 수법에 의해 기판(31)의 윗면 전체에 도포하고, 이것을 가열처리에 의해 경화시킴으로써 형성된다. 어느 경우에도 외장(35)의 표면은 가능한 한 편평하게 되도록 한다. 이 외장 형성시에는 도 16에 나타내는 바와 같이, 외장(35)으로 되는 재료의 일부가 저항막(33)의 홈(34)과 기판(31)의 홈(31a)의 내측으로 들어가, 그대로의 상태에서 굳어진다.

다음에, 기판(31)을 도 15에 2점쇄선으로 나타낸 가상절단 라인 Lx와 Ly를 따라 절단하여, 도 17a에 나타내는 바와 같은 단위 형상의 세라믹스 칩(C2)을 제작한다. 이 절단에는 다이아몬드 휠 등의 커팅블레이드를 가지는 주지의 다이싱 장치가 이용된다. 이 절단시에는 도 17b에 나타내는 바와 같이, 인출 전극(32)을 절단했을 때의 소성 변형에 의해 발생한 버르(접속보조편)(32a)가, 인출 전극(32)으로부터 세라믹스 칩(C2)의 끝단면을 따라 아래를 행하도록 형성되고, 이것이 세라믹스 칩(C2)의 끝단면에 부착된다.

다음에, 필요에 따라 세라믹스 칩(C2)을 다수개 일괄하여 배럴 연마한다. 이 연마에 의해 세라믹스 칩(C2)의 각(角) 및 능선이 둥그스름하게 형성되는 동시에, 세라믹스 칩(C2) 및 인출 전극(32)에 비하여 연마되기 쉬운 외장(35)이 전체적으로 연마되고, 인출 전극(32)의 끝 가장자리 및 상기 접속보조편(32a)의 노출이 현저해지게 된다.

다음에, 도 18에 나타내는 바와 같이 세라믹스 칩(C2)의 길이방향 양 끝단부에, 외부 전극(36)을 형성한다. 이 외부 전극(36)은, 니켈 또는 그의 합금 분말에 바인더 및 용제를 가하여 조제한 전극 페이스트를, 딥 또는 롤러 도포 등의 후막 형성 수법에 의해 세라믹스 칩(C2)의 길이방향 양 끝단부에 도포하고, 이것을 가열 처리에 의해 경화시킴으로써 형성된다. 물론, 이 외부 전극(36)은, 무전해 도금이나 전해 도금 등의 박막 형성 방법을 이용하여 형성할 수도 있다.

이상으로, 도 10에 나타낸 칩 저항기가 제조되는데, 외부 전극(36)의 표면에는 필요에 따라 땜납막을 형성하도록 하여도 된다. 또, 외장을 형성하는 공정을 두 번 반복함으로써 2층 구조의 외장, 예를들어 하층이 유리막이고 상층이 수지막인 외장을 형성하도록 하여도 된다.

도 11 내지 도 18에 나타낸 칩 저항기의 제조방법에 의하면, 외장(35)을 전체면에 형성한 후에 이것을 개개의 칩으로 절단하여, 저항막 단위로 외장을 형성하는 경우와 같이, 표면 장력에 의해 외장이 부풀어 오르는 것을 방지하여 표면이 매끄러운 보호막(35)을 저항막(33)상에 형성할 수 있고, 이 편평한 면을 이용하여 흡착 노즐 등에 의한 부품 흡착을 양호하고, 또 안정되게 행할 수 있다.

또, 인출 전극(32)을 기판(31)과 함께 절단함으로써, 소망하는 접속보조편(32a)을 세라믹스 칩(C2)의단면을 따라 간단하고 또 정확하게 형성할 수 있다.

또한, 도 10 내지 도 18에 나타낸 실시예에서는, 저항막의 하나의 형상예를 나타냈는데, 저항막의 형상을 도 19a에 나타내는 바와 같은 형상(부호 22')으로 하여도 상기와 마찬가지로 저항치 조정용 홈에 의한 저항막의 강도 저하와, 상기 강도 저하에 수반하는 크랙(균열)의 발생을 미연에 방지할 수 있다.

또, 저항막의 형상을 도 19b에 나타내는 바와 같이 길이방향 중앙을 향해 서서히 폭이 좁아지는 형상(부호 22")으로 하면, 상기와 같은 이점은 손상되는 반면, 커트 홈의 길이가 짧아도 고저항치를 얻을 수 있으므로 트리밍 시간을 단축하여 생산 효율을 높일 수 있다.

또한, 기판으로서 다수의 미세 기공을 내부에 가지는 것을 사용하면, 칩 저항기의 단위 중량을 경감할 수 있는 동시에, 저항막에서 발생한 열을 효과적으로 방열하여 열에 의한 저항치 변동을 억제할 수 있다.

또, 세라믹스 칩(21)과 외장(22) 중 적어도 한쪽의 노출면에 미세한 요철을 마련하면, 요철에 의해 표면적을 증가시켜 저항막에 의해 발생한 열을 효과적으로 방열하여 열에 의한 저항치 변동을 억제할 수 있다.

또한, 도 10 내지 도 18에 나타낸 실시예에서는, 칩 부품으로서 칩 저항기를 예시하였으나, 인출 전극에 외부 전극을 접속한 칩 부품이면 칩 저항기 이외의 칩 부품, 예를들어 칩 점퍼나 칩 인덕터나 칩 콘덴서 등이어도 상기와 같은 효과를 얻을 수 있다.

본 발명에 의하면, 표면쪽을 향해 탑재된 칩 부품과 뒷면쪽을 향해 탑재된 칩 부품이, 화상처리에 의한 검사공정에서 별도의 부품으로 판별되는 것을 방지할 수 있다. 또한, 부품 사이즈가 작아져도 인출전극과 외부전극에 충분한 접속면적을 확보하여 양자의 접속을 양호하게 행할 수 있는 칩 부품을 제공할 수 있다.

Claims

부품표면에 외부전극과외장이 노출되고, 또한 부품이면에 외부전극과 세리믹스칩이 노출되는 구조를 가지며, 기판등에 대하여 표면쪽 또는 뒷면쪽에서의 탑재를 가능하게 한 칩부품에 있어서,

상기 부품 표면의 명도 분포와 부품 이면의 명도 분포와의 차이가, 화상처리장치에 있어서의 명도인식의 오차범위내에 속하는 것을 특징으로 하는 칩 부품.
제 1항에 있어서, 상기 외장이 유리 또는 수지, 혹은 유리 및 수지로 이루어지며, 상기 외장은 세라믹스 칩과 명도를 일치시키기 위한 색소를 함유하는 것을 특징으로 하는 칩 부품.
제 2항에 있어서, 상기 색소가 상기 세라믹스 칩과 동일재료의 분말인 것을 특징으로 하는 칩부품.
제 1항에 있어서, 상기 외장이 유리 또는 수지, 혹은 유리 및 수지로 이루어지며, 상기 외장의 표면에 세라믹스 칩과 명도를 일치시키기 위한 도료가 도포되어 있는 것을 특징으로 하는 칩 부품.
제 2항 내지 제 4항중 어느 한항에 있어서, 상기 세라믹스칩과 상기 외장이 녹색계의 색상을 갖는것을 특징으로 하는 칩 부품.
세라믹스 칩의 끝단면에 인출 전극의 끝단 가장자리가 노출되고, 상기 끝단 가장자리에 외부 전극이 접속되는 구조를 구비한 칩 부품에 있어서,

상기 인출 전극에, 그의 끝단 가장자리로부터 상기 세라믹스 칩의 끝단면을 따라 연장되는 접속보조편이 연속적 또는 단속적으로 형성되고, 상기 인출 전극과 상기 외부 전극이 상기 접속보조편을 이용하여 접속되어 있는 것을 특징으로 하는 칩 부품.
제 6항에 있어서, 상기 세라믹스 칩에 형성된 저항막이, 그의 끝단 가장자리로부터 중앙을 향해 서서히 폭이 커지는 형상을 가지는 것을 특징으로 하는 칩 부품.
제 6항 또는 제 7항에 있어서, 상기 저항막에 형성된 저항치 조정용홈이 그 하측의 세라믹스칩의 표면에까지 미치고 있고, 상기 저항막의 홈과 상기 세라믹스 칩의 홈의 내측에 저항막을 피복하는 외장의 일부가 들어가 있는 것을 특징으로 하는 칩 부품.
길이방향으로 일정간격마다 분할홈을 갖는 절연성 기판을 준비하고, 상기 기판의 폭방향 양쪽의 가장자리를 따라 인출전극을 형성하는 단계; 상기 기판의 한쪽면에 있어 상기 분할홈으로 둘러싸이는 각 영역에, 양 끝단부가 인출전극과 겹쳐지도록 저항막을 형성하는 단계; 상기 기판의 일면에, 각 저항막을 덮도록 유리막 또는 수지막으로 이루어지는 외장을 형성함과 함께, 상기 외장형성 재료에, 상기 부품표면의 명도분포와 부품이면의 명도분포와의 차이가 화상처리장치에 있어서의 명도인식의 오차범위내에 속하도록 하기 위한 명도일치처리를 수행하는 단계를 포함하는, 외장형성단계; 상기 기판을 상기 분할홈을 따라 분할하여 단위형상의 칩을 제작하는 단계를 포함하여 이루어지는 칩부품 제조방법.
제 9항에 있어서, 상기 외장형성단계에 있어서, 유리막과 수지막으로 외장을 형성하는 것을 특징으로 하는 칩부품 제조방법.
제 9항 또는 제10항에 있어서, 상기 명도일치 처리단계는, 외장형성을 위해 사용되는 페이스트에, 가판과 동일한 재료의 분말을 첨가함으로써 수행되는 것을 특징으로 하는 칩부품제조방법.
제9항에 또는 제10항에 있어서, 상기 명도일치처리단계는, 상기 외장의 표면에 도료를 도포함으로써 수행되는 것을 특징으로 하는 칩부품 제조방법.