KR100297120B1 - 범프의형성방법및도금장치 - Google Patents

범프의형성방법및도금장치 Download PDF

Info

Publication number
KR100297120B1
KR100297120B1 KR1019980011234A KR19980011234A KR100297120B1 KR 100297120 B1 KR100297120 B1 KR 100297120B1 KR 1019980011234 A KR1019980011234 A KR 1019980011234A KR 19980011234 A KR19980011234 A KR 19980011234A KR 100297120 B1 KR100297120 B1 KR 100297120B1
Authority
KR
South Korea
Prior art keywords
plating
plated
bump
cylindrical body
metal layer
Prior art date
Application number
KR1019980011234A
Other languages
English (en)
Other versions
KR19980080929A (ko
Inventor
요시히로 이하라
다께오 가나자와
쓰요시 고바야시
Original Assignee
모기 쥰이찌
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모기 쥰이찌, 신꼬오덴기 고교 가부시키가이샤 filed Critical 모기 쥰이찌
Publication of KR19980080929A publication Critical patent/KR19980080929A/ko
Application granted granted Critical
Publication of KR100297120B1 publication Critical patent/KR100297120B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/08—Electroplating with moving electrolyte e.g. jet electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3473—Plating of solder

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

본 발명은 공기의 배출이 용이해서 균일하고 양호한 도금에 의해 범프(bump)를 형성하는 범프의 형성 방법과 도금 장치에 관한 것이다.
본 발명은 도금조(32)와, 음극에 접속됨과 동시에 피도금물(35)이 전기적으로 접속되어 착탈이 가능하게 장착되며, 장착된 피도금물(35)을 도금조(32)의 도금액중에 도금액에 대해 거의 수직으로, 또는 도금면이 위를 향하도록 비스듬하게 침지가능한 지지 치구(34)와, 지지 치구(34)에 장착된 피도금물(35)의 앞쪽으로 도금면과 약간의 간격을 두고 또 축선이 도금면과 거의 수직이 되도록 배치된 절연체로 된 원통체(39)와, 원통체(39)내에 피도금물(35)의 도금면과 대향해서 배치된 양극판(37)과, 양극판(37)을 관통해서 배치되고 원통체(39)내에 위치한 선단의 노즐부로부터 도금액을 도금면에 분사하는 노즐(40)을 구비한 것을 특징으로 한다.

Description

범프의 형성 방법 및 도금 장치
본 발명은 범프의 형성 방법 및 도금 장치에 관한 것이다.
반도체 칩을 기판에 접속하는 방법에는 와이어본딩(Wire-bonding)법, TAB법, 기타 플립칩 접속(flip-chip bonding)법이 알려져 있다.
이 플립칩 접속은 접속점의 다핀화 및 신호 전파지연시간의 단축화 등의 요구를 만족시킬 수 있으므로 점차로 보급중에 있다. 특히 땜납 범프에 의한 플립칩 접속은 일괄 접합이 가능하기 때문에 널리 이용되어 왔다. 플립칩 접속용 범프의 형성 방법으로는, 전기 도금법, 진공 증착법, 와이어본딩에 의한 스터드 범프 형성법 등이 있다.
이 중에서 전기 도금법에 의한 것이 간단하고 경비면에서도 유리하다.
종래에는, 전기 도금법에 의한 범프를 형성하는 데에는 다음과 같은 방법에 의하였다.
우선 다수 칩의 회로 배선이 형성된 웨이퍼 상에 Ti/Cu, Cr/Cu, Cr/Ni 등의 하부 차폐 금속층(under barrier metal layer)이라 불리우는 금속층을 스퍼터링(sputtering) 또는 무전혜 도금 등에 의해 전면에 형성한다.
그 위에 액상 포토레지스트를 수회 도포해서 두께 50㎛ 정도의 레지스트막을 형성한다. 이 레지스트막을 포토리소그레피로 처리해서 미세 구멍을 형성하고, 범프를 형성할 금속층의 부위를 노출시킨다.
그리고, 전기 도금법에 의해 금속층 위에 땜납 범프를 형성한다.
다음에 레지스트막을 제거하고 범프 형성 부분을 제외한 하부 차폐 금속층을 애칭에 의해 제거하는 것이다.
도 11 은 상기 전기 도금법에서 일반적으로 사용하는 도금 장치이다.
10은 외부조 12는 컵이며 윗방향으로 설치되어 있다. 14는 컵(12)내의 하부에 수평으로 설치된 양극판, 16은 외부조(10) 및 양극판(14)을 관통해서 선단이 컵(12)내의 하부에 개구된 도금액 분출관이다. 또 18은 웨이퍼(20)를 전기적으로 접속해서 지지할 수 있는 지지 치구(治具)이며, 도시한 바와 같이 웨이퍼(20)의 도금면이 아래를 향하도록 해서 컵(12)의 개구부에 배치하도록 되어 있으며, 또 음극을 겸한다.
도금액은 도시한 바와 같이 분출관(16)으로부터 컵(12)내로 공급되고, 또한 웨이퍼(20)의 도금면을 향해서 분출된다. 그리고 양 전극에 통전되어서 상기와 같은 땜납 범프를 형성하게 된다.
도금액은 지지 치구(18)와 컵(12)의 상부 가장자리 사이의 틈새로부터 넘쳐 흘러서 외부 조(10)내로 낙하하여 배출관(22)을 통해 탱크로 돌아오게 된다.
도 12 는 형성된 땜납 범프(24)의 형상을 나타낸다.
그런데 종래의 상기 전기 도급법에 의한 범프의 형성에는 다음과 같은 과제가 있다.
즉 다수의 미세 구멍(예를 들면, 8 인치 웨이퍼의 경우에는 40 만개 정도)을 형성한 웨이퍼를 아래로 향하게 해서 도금 장치에 장착하고 아래로부터 도금액을 분사해서 도금하기 때문에 미세 구멍에 공기가 남기 쉬워서, 이 때문에 전혀 도금이 형성되지 않은 구멍이나 불충분한 구멍이 생겨서 수율이 낮아지는 결함이 있다. 특히 웨이퍼의 경우에는, 칩의 크기가 더욱 작은 제품으로 되기 때문에 반도체 칩의 수율면에서 보면 더 저하된다는 과제가 있다.
또, 도금의 부착 주위에 불균일이 생기는 원인으로서는 도금면에 분출된 도금액의 유속이 도금면의 중앙측과 주변측에서 달라지는 점도 들 수가 있다. 즉 컵(12)의 상부 가장자리는 외부 용기(10)에 개방되어 있으므로, 저항이 적은 외부 용기(12)내로 넘쳐흐르는 도금면 주변측 도금액의 유속은 중앙측보다 크고, 그 때문에 중앙측에 도금이 두껍게 붙는 경향이 있다.
또한 종래의 특히 웨이퍼의 경우에는, 구멍이 미세함으로 인해 두껍게 부착시키기가 불가능하고, 그 때문에 레지스트막을 50㎛ 두께 정도로 형성하고, 높이 및 양의 부족은 도 12 에서 나타낸 바와 같이 땜납 범프(24)를 버섯 모양이 되도록 하여 조정하였었다.
그렇지만, 땜납 범프(24)를 버섯 모양으로 형성하면, 지름이 커지므로 그만큼 조밀한 범프의 배열이 어려워져 다핀화 요청에 반한다. 또 우산 부분이 붕괴되기 쉬워지고, 그 결과 검사 배선에 눌려서 도통검사를 하는 KGD(Known Good Die)검사도 하기 어려운 과제가 있다.
또한 땜납 범프의 지름이 도금내에서 변화(점점 커진다)함으로 인해 전류밀도에 변화가 생기고, 그 때문에 땜납 도금의 경우에는 땜납의 조성이 변화할 우려가 있다. 따라서, 전류밀도를 일정하게 하는 조정이 필요하지만, 귀찮아지고, 또 그것을 위한 장치가 필요하게 되어 장치가 고가로 되는 과제도 있다.
따라서, 본 발명은 상기 과제를 해결하기 위해 이루어진 것으로서, 그 목적은 공기의 배출이 용이해서 균일하고 양호한 도금에 의한 땜납 범프를 형성할 수 있는 땜납 펌프의 형성 방법 및 이것에 사용하기 적합한 도금 장치를 제공함에 있다.
도 1 은 도금 장치의 게 1 실시예를 나타넨 단면 설명도.
도 2 는 도금 장치의 제 1 실시예를 나타낸 단면 설명도.
도 3 은 웨이퍼 상에 금속층을 형성한 상태의 부분단면도.
도 4 는 레지스트층에 미세 구멍을 형성한 상태의 부분단면도.
도 5 는 미세 구멍 내에 땜납 범프를 도금에 의해 형성한 상태의 부분단면도.
도 6 은 레지스트층을 제거한 상태의 부분단면도.
도 7 은 금속층을 제거한 상태의 부분단면도.
도 8 은 도금 형상의 예를 나타낸 설명도.
도 9 는 땜납 범프를 2 층의 땜납 합금으로 형성한 예의 부분단면도.
도 10 은 도 9 의 땜납 범프를 리플로우시긴 상태의 부분단면도·
도 11 은 종래 도금 장치의 개략도.
도 12 는 종래 전기 도금법에 의한 땜납 범프의 형상 예를 나타낸 설명도.
* 도면의 주요부분에 대한 부호의 설명
30 : 도금 장치 32 : 도금조
34 : 지지 치구 35 : 피도금물
37 : 양극판 38 : 절연체
39 : 원통체 40 : 노즐
45 : 웨이퍼 50 : 금속층
51 : 레지스트층 52 : 미세 구멍
54 : 땜납 범프
본 발명은 상기 목적을 달성하기 위해 다음의 구성을 갖춘다.
즉, 본 발명 방법에서는 반도체 칩 등의 피도금물 표면에 하부 차폐 금속층(under barrier metal layer)인 금속층을 형성하는 공정; 상기 금속층 위에 레지스트층을 형성하는 공정; 상기 레지스트층에 미세 구멍을 형성해서 반도체 칩의 범프를 형성할 부위의 금속층을 노출시키는 공정; 상기 피도금물을 음극에 접속된 지지치구에 전기적으로 접속해서 장착하고 상기 지지 치구에 장착된 피도금물을 도금액내에 도금액에 대해 거의 수직으로 또는 도금면이 위를 향하도록 비스듬히 침지해서 양극판과 대향시키는 공정; 피도금물의 도금면에 대향하는 노즐부를 가진 노즐로부터 도금액을 도금면에 분사하면서 상기 전극에 통전하여 상기 금속층 위의 상기 미세 구멍내에 도금에 의해 범프를 쌓아올리는 공정; 상기 레지스트막을 제거하는 공정; 및 상기 범프를 형성한 부위를 제외한 부위의 상기 금속층을 게거하는 공정을 구비한 것을 특징으로 하고 있다.
이 방법에 의하면 미세 구멍이 가로 방향 또는 위를 향한 방향으로 되며, 더구나 도금액이 도금면에 대해 수직 방향으로 분출되므로 공기의 배출이 양호해져서 미세한 구멍 내일지라도 양호하게 도금할 수가 있다. 또한 도금면이 도금액 내에 있으므로 노즐로부터 분출되는 도금액의 유속이 거의 균일하게 되어서 균일한 석출속도가 얻어지며, 높이 방향으로 균일한 조성의 범프를 형성할수 있다.
열처리로 리플로우시킴으로써 접속 기부를 제외하고는 거의 구형(球形)의 범프로 할 수가 있다.
또한 범프의 종횡비(aspect ratio)가 0.5 이상이 되도록 레지스트막의 두께와 미세 구멍의 지름을 조정할 수가 있다.
종횡비가 0.5 이상, 특히 1 이상이어도 공기의 배출이 양호하므로 미세 구멍내에 확실하게 도금할 수가 있다.
또한 범프는 땜납 범프로 할 수가 있다.
이 경우에는 상기 금속층 위의 상기 미세 구멍내에 도금에 의해 우선 고융점 땜납 도금을 하고, 이어서 상기 고융점 땜납보다 융점이 낮은 저융점 땜납 도금을 해서 2층의 땜납 합금으로 된 땜납 범프를 형성할 수가 있다.
이에 따라 동종의 땜납 합금이 되므로 밀착성이 좋고 하지 차폐 금속과의 취약한 합금을 형성하는 일이 없는 땜납 범프를 형성할 수가 있다.
또한 피도금물의 도금면 앞쪽에 절연물로 된 원통체를 도금면과 약간의 간격을 두어 배치하고, 상기 원동체로 차폐해서 도금액을 상기 노즐로부터 도금면에 분사하도록 함으로써, 원통체와 도금면 사이의 틈새에서 도금액의 흐름을 만들어낼수 있어서 도금면의 도금액 유속의 균일화를 기할 수 있으며, 따라서 균일한 도금조건을 얻을 수가 있어서 균일한 높이의 범프를 형성 할 수 있다.
또한 본 발명에 관한 도금 장치에서는 도금조; 음극에 접속됨과 동시에 피도금물이 전기적으로 접속되어 착탈 가능하게 장착될 수 있고 장착된 피도금물을 상기 도금 용기의 도금액내에 도금액에 대해 거의 수직으로 또는 도금면이 위를 향하도록 비스듬히 침지할 수 있는 지지 치구; 상기 지지 치구에 장착된 피도금물의 앞쪽에 도금면과 약간의 간격을 두며 또한 축선이 도금면과 거의 수직으로 되도록 배치된 절연체로 이루어진 원통체; 상기 원통체내에 피도금물의 도금면과 대향해서 배치된 양극판; 및 상기 양극판을 관통하여 배치되며 상기 원통체 내에 위치한 선단의 노즐부로부터 도금액을 도금면에 분사하는 노즐을 구비한 것을 특징으로 하고 있다.
이 장치에 의하면 원통체와 도금면 사이의 틈새에서 도금액의 흐름을 만들어 낼 수 있어서 도금면의 도금액 유속의 균일화를 기할 수 있으며, 따라서 균일한 도금 조건을 얻을 수 있어서 균일한 두께의 도금 피막을 얻을 수 있다.
상기 양극판의 배면을 덮도록 절연물을 부착하는 것이 바람직하다.
이에 따라 절연물로 이루어진 원통체와 더불어 원통체 외부로 전기력선이 유출하는 것을 최데한 방지 할 수 있으므로 도금 효율을 높일 수가 있다.
또한 상기 원동체를 도금면에 대한 거리를 조절할 수 있도록 축선 방향으로 이동 가능하게 설치하는 것이 바람직하다.
이에 따라 도금 조건의 가일층의 미세 조정이 가능해진다.
상기 양극판의 외주면과 상기 원통체 내벽면 사이에 틈새를 형성하는 것이 바람직하다.
이에 따라 노즐로부터의 도금액의 분출에 수반해서 양극판의 배후로부터도 원통체내에 도금액을 유입하므로 원통체내의 도금액의 흐름을 원활하게 할 수가 있다.
상기 노즐부를 다수의 작은 구멍이 형성된 샤워 노즐로 형성할 수 있다. 혹은 상기 도금면과 노즐부 사이에 다수의 작은 구멍이 형성된 장해판을 배치할 수 있다.
[실시예]
이하 본 발명의 바람직한 실시예를 첨부 도면에 의거해서 상세히 설명한다.
우선 도 1 에 의해 도금 장치(30)를 설명한다.
32는 도금조, 33은 도금액의 수면을 나타낸다. 34는 지지 치구이며, 웨이퍼등의 피도금물(35)을, 지지포(paw)(34a)로 상부 가장자리를 홀딩함으로써, 전기적으로 접속하여 착탈 가능하게 지지할 수 있도록 되어 있다. 지지 치구(34)는 전원의 음극측에 접속된다.
또 지지 치구(34)는 피도금물(35)을 도금액에 대해(도금액의 수면에 대해)진입시키고 피도금물의 도금면 전체를 도금액 내에 침지(浸漬)하도록 되어 있다. 물론 도시하지는 않지만 지지 치구(34)는 적당한 지지 부재(음극봉이어도 된다)에 의해 지지되도록 되어 있다.
또 지지 치구(34)는 도시하지 않은 기구에 의해 도금액에 대해 상하 방향 및/또는 좌우 방향(지면에 수직인 방향)으로 요동 가능하게 설계하면 보다 효과적이다. 상기 기구는 예를 들면 지지 치구(34)를 지지하는 음극봉 자체를 적당한 크랭크 기구 등으로 연직면 내에서 요동하도록 구성할 수 있다.
다음에 37은 양극판이며 도금액 내에 피도금물(35)의 도금면과 대향해서 적당한 부재로 지지되어 배치되어 있다. 38은 양극판(37)의 배면측에 고정 배치된 플라스틱 등으로 만든 절연체이다.
39는 플라스틱 등의 절연체로 이루어진 원통체이며; 피도금물(35)의 도금면 앞쪽의 도금액 내에 위치하도록, 축선을 도금면과 거의 수직으로 하고 또한 도금면과는 약간의 간격을 두고 배치된다. 원통체(39)는 도금면에 대해 그 거리를 조절할 수 있도록 축선 방향으로 이동할 수 있게 설치하는 것이 바람직하다.
상기 양극판(37)은 원통체(39)내에 위치하도록 배치된다. 이 때에는 양극판(37)의 외주면과 원통체(39)의 내벽면 사이에 약간의 틈새가 형성되도록 하는 것이 바람직하다.
40은 노즐이며 도금조(32), 양극판(37), 절연체(38)를 관통하여 선단의 노즐부가 원통체(39) 내에 도금면과 대향해서 위치하도록 배치되어 있다.
노즐(40)의 후단측은 적당한 호스를 통해서 도금액 탱크(도시하지 않음)에 접속되어 있으며, 분사펌프(도시하지 않음)에 의해 도금액 탱크내의 도금액이 노즐부로부터 도금면을 향해서 분사되도록 되어 있다.
노즐부는 도시의 예에서는 다수의 작은 구멍이 설치된 샤워 노즐로 형성되어 있다.
41은 배출관이며, 도금조(32)로부터 도금액 탱크에 도금액을 되돌려 보낸다. 도금액은 순환 사용되고 도금조(32)내 도금액의 수위는 항상 일정하게 유지된다.
42는 도금용 전원이다.
도 2 는 제 2 실시예를 도시하고 있는데, 제 1 실시예와는 노즐(40)의 노즐부가 단순한 나팔형의 분출구로 되어 있는 점 또, 노즐부와 도금면 사이에 다수의 작은 구멍이 뚫려 있는 장해판(44)이 배치되어 있는 점만이 다르고 나머지는 동일하다.
이어서 도 3 내지 도 7 에 따라 상기 도금 장치(30)를 사용하여 웨이퍼에 땜납 범프를 형성하는 방법에 대해 설명한다.
우선 웨이퍼(45)에 Ti층(48), Cu층(49)으로 이루어진 하부 차폐 금속층(50)을 스퍼터링 등에 의해 형성한다. 그리고 46은 패시베이션막(passivation film), 47은 알루미늄 배선(전극의 패드부분)이다(도 3 참조).
금속층(50)은 Cr/Cu층이어도 좋고, 혹은 Cr/Ni층이어도 좋다. 또한 최상층에 Au층을 형성해도 좋고 그 이외의 금속층이어도 좋다.
다음에 도 4 에 나타낸 바와 같이 금속층(50)위에 드라이 필름으로 이루어진 포토레지스트층(51)을 형성하고, 프트리소그레피에 의해 땜납 범프를 형성할 부위에 미새 구멍(52)을 형성해서 금속층(50)을 노출시킨다. 본 예의 경우는 포토레지스트층(51)의 두께를 약 100㎛로 하였으나 특히 한정되는 것은 아니다. 또 미세구멍(51)의 구경도 100㎛ 정도로 하였다. 얻어지는 범프의 종횡비(두께/지름)가 0.5 이상이 되도록 리지스터막의 두께와 미세 구멍의 지름을 조정한다. 범프의 종횡비가 0.5 이상, 특히 1 이상이어도 공기의 배출이 양호하므로 미세 구멍 내에 확실하게 도금을 형성할 수 있다.
또한 포토레지스트가 아닌 통상의 레지스트층을 형성해도 좋다. 이 경우의 미세 구멍은 액시머 레이저 등의 레이저 광으로 뚫을 수 있다.
53은 차폐 금속층이다. 상기 스퍼터링으로 형성한 금속층(50)은 너무 얇기 때문에 범프를 형성하기 전에 금속층(50) 상에 전기도금에 의해 Cu, Ni, 등의 차폐금속층을 형성하는 것이다.
다음에 상기 도금 장치(30)를 사용해서 미세 구멍(52)의 금속층(50) 상에 땜납 합금 도금을 입혀 도금 피막을 쌓아올린다. 도금 피막은 미세 구멍(52)내에 가득히 기둥모양으로 쌓아 올려서 높이 약 100㎛의 범프(54)를 형성할 수 있다(도 5 참조). 높이 약 100㎛, 지름 약 100㎛의 기둥모양의 땜납 범프는 플립칩 접속시에 용량적으로 충분한 양이 된다.
다음에 레지스트층(51)을 애칭에 의해 제거하고, 또 땜납 범프(54)가 형성되어 있는 부위 이외의 금속층(50)을 에칭하여 제거한다(도 6 참조).
이어서 열처리에 의해 땜납의 리플로우를 행함으로써, 도 7 에 나타낸 바와 같은 구(球) 형상의 땜납 범프(54)를 형성할 수 있다.
도 1 에 나타낸 도금 장치(30)를 사용함으로써, 피도금물(35)인 웨이퍼는 연직 방향을 향해 있고, 이에 따라 미세 구멍(52)은 횡방항을 향해 있으며, 더욱이 노즐(40)로부터 횡방향으로 도금액이 도금면에 분출되고 있으므로, 미세 구멍(52)내의 공기는 양호하게 배출되고 공기의 잔류가 없었으므로 각 미세 구멍(52)내에 확실하게 땜납 도금을 행할 수 있었다.
또 웨이퍼의 도금면 전체가 도금액내에 잠겨 있으므로 노즐(40)로부터 분출되는 도금액은 도금면의 주변부와 원통체(39) 단면 사이의 틈새로부터 바깥쪽의 도금액내로 유출된다. 이와 같이 액내로 유출하는 경우에는 액으로부터의 유출 저항이 크고, 따라서 도 11 에 나타나 있는 종래 장치와 같이 외부용기(10)의 공기내로 유출하는 경우 보다도 유출 속도가 낮아져서 도금면의 중앙부와 주변부에서 도금액의 유속에 큰 차이가 없어진다. 이에 따라 각 미세 구멍(52)에서도 도금 석출속도가 같아지고 거의 같아지고, 따라서 균일한 두께(높이)의 땜납 범프(54)가 만들어진다.
이렇게 해서 깊이 약 100㎛, 지름 약 100㎛의 미세 구멍이어도, 거의 도금불량이 없이 높이가 균일한 땜납 범프(54)가 얻어졌다.
또 얻어진 땜납 범프(54)의 밀착성도 양호하고, 또 같은 지름의 기둥모양으로 성장하기 때문에 전류 밀도도 거의 일정하게 되어, 높이 방향의 땜납의 조성도 균일하다.
또한 높이가 균일해서 기등형의 땜납 범프(54)를 형성할 수 있으므로, 검사성용 배선 페턴에 범프를 눌러서 도통검사를 하는 KGD 검사도 용이하고 확실하게 행할 수 있었다.
또한 도금면과 원통체(39) 단면 사이의 틈새에서 도금액의 흐름이 만들어지므로 이곳의 저항에 의해 도금면 전면에 걸쳐서 도금액의 유출에 난류를 일으키고, 이에 따라 도금액이 양호하게 도금한 곳에 접촉하는 것도 균일한 석출속도가 얻어지는 하나의 요인이라고 생각된다. 상기 틈새의 간극은 피도금물의 크기 등에 따라 변화한다. 이 틈새의 조정은 원통체(39)를 축선 방향으로 적당히 이동해서 용이하게 이루어진다.
양극판(37)의 외주면과 원통체(39)의 내벽면 사이의 틈새는 반드시 필요하지 않지만, 여기에 틈새를 설치함으로써 노즐(40)로부터 분출되는 도금액에 수반되어 양극판(37) 후방측으로부터도 도금액이 원통체(39)내로 유입하게되고, 이에 따라 원통체(39)내에서 원활한 도금액의 유출이 이루어진다.
원통체(39)를 절연물로 형성하고, 또 양극판(37) 의 배면에 절연체(38)를 고정함으로써, 원통체(39) 외부에 전기력선이 누출되는 것을 방지할 수 있고 도금 효율을 향상시킬 수 있다.
또한 피도금물이 변경될 때, 예를 들면 8인치 웨이퍼에서 4인치 웨이퍼로 변경할 때는 원통체(39)를 이것에 대응하는 지름의 것으로 변경하는 것이 좋다. 원통체(39)의 교환은 양극판(37)의 앞쪽 방향으로 이동시킴으로써 용이하게 도금조(32)에서 일탈할 수 있어서 교환 가능하게 된다.
또 원통체(39)는 피도금물의 종류에 따라서는 반드시 배치하지 않아도 좋다.
표 1은 도 1 혹은 도 2 의 도금 장치와 종래의 도 11 에 나타낸 도금 장치를 사용한 경우의 도금 형상의 비율을 나타낸다.
[표 1]
종래의 도금 장치는 도 8 에 나타나 있는 도금이 미착한 A 모드 불량이 8.3%이고, 도금액의 흐름이 웨이퍼와 평행이 되기 때문에 발생하는 B 모드 불량이 40%로 관찰되었다.
이것에 대해 도 1 의 도금 장치를 사용한 경우, 미세 구멍이 횡방향을 향하고, 또 도금액이 횡방향으로 도금면에 대해 분출되므로, 공기가 배출되기 쉬워져서 A 모드, B 모드, D 모드의 발생은 관찰되지 않아 100% 양품률로 되었다.
또한 어느 것이나 C 모드를 목표로 해서 도금한 경우의 결과이다.
도 9, 도 10 은 땜납 범프(54)를 2층의 땜납으로 형성한 예를 나타낸다.
즉 하층(금속층(50)측)을 주석의 함량이 적고 고융점을 가진 고융점 땜납부(54a)로, 상층을 주석의 함량이 많고 저융점을 가진 저융점 땜납부(54b)의 2층으로 형성하고 있다.
이와 같이 2층으로 형성하기 위해서는 고융점 땜납 도금욕으로 우선 고융점 땜남부를 형성하고, 다음에 조를 바꾸어서 저융점 땜납 도금욕으로 저융점 땜납부(54b)를 형성하면 좋다.
도 10 에 나타낸 바와같이 저융점 땜납부(54b)를 리플르우시킴으로써 거의 구(球)형의 땜납 범프(54)를 형성할 수 있다.
이와 같이 고융점 땜납부(54a)를 코어로 하는 땜납 범프(54)를 형성하면, 동종의 금속(땜납 합금)이므로 밀착성이 좋고 견고하며, 또 코어가 있으므로 설치시 잘 파손되지 않는 등의 효과가 있다.
또 코어가 주석의 함량이 적은 고융점 땜납부(54a)이므로 하지의 차폐 금속층이 동(銅)이라고 해도 취약한 주석-동 합금을 형성하는 일이 없고, 따라서 하지와의 밀착도 좋고 동(銅)층도 파괴되지 않으므로 알루미늄 배선의 보호도 충분하게된다.
상기 도 1 및 도 2 의 도금 장치(30)에서는 지지 치구(34)에 의해 피도금물을 도금액의 액면에 대해 수직으로 침지(浸漬)하도록 했지만, 도금면측이 위를 향하도록 비스듬히 기울여 침지해도 좋다(도시하지 않음). 이에 따라 원통체(39)나 노즐(40)도 비스듬하게 배치되게 된다.
이 경우 도금액 내에 대한 지지 치구(34)의 출입이 어렵게 되지만, 웨이퍼의 미세 구멍은 위를 향하게 되므로 공기의 배출은 더욱 양호해진다.
또 상기의 실시예에서는 땜납 합금에 의한 범프 형성에 대해 설명했으나, 니켈 범프나 금 범프의 형성 등 다른 금속을 사용한 범프의 형성에도 적용할 수 있는 것은 물론이다. 또 하층을 니켈, 상충을 금등, 동종 또는 이종 금속에 의한 2층이상의 범프로 할 수 있다.
또한 상기 도금 장치(30)는 마이크르 BGA 페키지나 웨이퍼의 땜납 범프, 특히 웨이퍼의 땜납 범프 형성에 사용하기 적합하지만, 다른 일반적인 도금에 사용해도 좋음은 물론이다. 이 경우에도 좁은 공간의 내벽 등에 균일한 도금피막을 형성할 수 있다.
이상 본 발명에 대한 바람직한 실시예를 들어서 여러 가지로 설명했지만, 본 발명은 이 실시예에 한정되는 것은 아니고, 발명의 사상을 일탈하지 않는 범위 내에서 많은 개조를 할 수 있음은 물론이다.
청구항 1 에 의하면, 미세 구멍이 횡방향, 흑은 위로 향하는 방향으로 되고 또한 도금액이 도금면에 대해 수직방향으로부터 분출되므로, 공기의 배출이 양호해지며, 미세한 구멍내일지라도 양호하게 도금이 이루어진다. 또한 도금면이 도금액내에 있으므로 노즐로부터 분출되는 도금액의 유속이 거의 균일하게 되어 균일한 석출속도가 얻어지고, 높이 방향으로 균일한 조성의 범프를 형성할 수 있다.
청구항 2 에 의하면, 열처리에 의해 리플로우됨으로써 접속 기부를 제외하고 거의 구형상의 범프로 할 수 있다.
청구항 4 와 같이, 종횡비가 0.5 이상이어도, 본 발명에 의하면 공기의 배출이 양호하기 때문에 미세 구멍내에 확실하게 도금을 입힐 수 있다.
청구항 5 에 의하면, 동종의 땜납 합금으로 되므로 밀착성이 좋고 하지 차폐금속층과의 취약한 합금을 형성하는 일이 없는 땜납 범프를 형성할 수 있다.
청구항 6 에 의하면, 원통체와 도금면 사이 틈새에서 도금액의 흐름을 만들어낼 수 있고 도금면에서의 도금액의 유속의 균일화를 기할 수 있으므로, 균일한 도금 조건을 얻을 수 있어서 균일한 높이의 범프를 형성할 수 있다.
청구항 7 에 의하면, 원통체와 도금면 사이의 틈새에서 도금액의 흐름을 만들어낼 수 있어서 도금면에서 도금액의 유속의 균일화를 기할 수 있으므로, 균일한 도금 조건을 얻을 수 있어서 균일한 두께의 도금피막을 얻을 수 있다.
청구항 8 에 의하면, 절연물로 이루어진 원통체로 인하여 원통체 외부로 전기력선이 누출하는 것을 최대한 방지할 수 있어서, 도금 효율을 높일 수 있다.
청구항 9 에 의하면, 도금 조건의 더욱 미세한 조정이 가능해진다.
청구항 10 에 의하면, 노즐로부터 도금액의 분출에 수반해서 양극판의 배후로부터도 원통체내에 도금액이 유입되므로, 원통체내 도금액의 흐름을 원활하게 할 수가 있다.

Claims (12)

  1. 반도체 칩 등의 피도금물 표면에 하부 차폐 금속층인 금속층을 형성하는 공정; 상기 금속층 위에 레지스트층을 형성하는 공정; 상기 레지스트층에 미세 구멍을 형성하여 반도체 칩의 범프를 형성할 부위의 금속층을 노출시키는 공정; 상기 피도금물을 음극에 접속된 지지 치구에 전기적으로 접속해서 장착하고 상기 지지 치구에 장착된 피도금물을 도금액내에 도금액에 대해 거의 수직으로, 또는 도금면이 위를 향하도록 비스듬히 침지해서 양극판과 대향시키는 공정; 피도금물의 도금면에 대향하는 노즐부를 가진 노즐로부터 도금액을 도금면에 분사하면서 상기 전극에 통전하여 상기 금속층 위의 상기 미세 구멍내에 도금에 의해 범프를 쌓아올리는 공정; 상기 레지스트막을 제거하는 공정; 및 상기 범프를 형성한 부위를 제외한 부위의 상기 금속층을 제거하는 공정을 구비한 것을 특징으로 하는 범프의 형성방법.
  2. 제 1항에 있어서, 열처리에 의해 리플로우시킴으로써 범프의 접속기부를 제외하고는 거의 구(球)형으로 하는 것을 특징으로 하는 범프의 형성방법.
  3. 제 1 항 또는 제 2 항에 있어서, 범프의 종횡비가 0.5 이상이 되도록 레지스트막의 두께와 미세 구멍의 지름을 조정하는 것을 특징으로 하는 범프의 형성방법.
  4. 제 1 항에 있어서, 상기 형성된 범프가 땜납 범프인 것을 특징으로 하는 범프의 형성 방법.
  5. 제 4 항에 있어서, 상기 금속층 위의 상기 미세 구멍내에 도금에 의해 우선 고융점 땜납 도금을 실시하고, 이어서 상기 고융점 땜납보다 융점이 낮은 저융점 땜납 도금을 실시해서 2층의 땜납 합금으로 이루어진 땜납 범프를 형성하는 것을 특징으로 하는 범프의 형성 방법.
  6. 제 1 항에 있어서, 절연물로 이루어진 원통체를 피도금물의 도금면 앞쪽에 도금면과 약간의 간격을 두고 배치하여, 상기 원통체에 의해 차폐하면서 도금액을 상기 노즐로부터 도금면에 분사하는 것을 특징으로 하는 범프의 형성방법.
  7. 도금조; 음극에 접속됨과 동시에 피도금물이 전기적으로 접속되어 착탈 가능하게 장착될 수 있고 장착된 피도금물을 상기 도금조의 도금액내에 도금액에 대해 거의 수직으로 또는 도금면이 위를 향하도록 비스듬히 침지할 수 있는 지지 치구; 상기 지지 치구에 장착된 피도금물의 앞쪽에 도금면과 약간의 간격을 두고 또한 축선이 도금면과 거의 수직으로 되도록 배치된 절연체로 이루어진 원통체; 상기 원통체내에 피도금물의 도금면과 대향해서 배치된 양극판; 및 상기 양극판을 관통하여 배치되며 상기 원통체 내에 위치한 선단의 노즐부로부터 도금액을 도금면에 분사하는 노즐을 구비한 것을 특징으로 하는 도금 장치.
  8. 제 7 항에 있어서, 상기 양극판의 배면을 덮도록 절연물이 부착되어 있는 것을 특징으로 하는 도금 장치.
  9. 제 7 항 또는 제 8 항에 있어서, 상기 원통체가, 도금면에 대한 거리를 조절할 수 있도록, 축선방향으로 이동 가능하게 설치되어 있는 것을 특징으로 하는 도금 장치.
  10. 제 7 항에 있어서, 상기 양극판의 외주면과 상기 원통체의 내벽면 사이에 틈새가 형성되어 있는 것을 특징으로 하는 도금 장치.
  11. 제 7 항에 있어서, 상기 노즐부가, 다수의 작은 구멍이 형성된 샤워노즐로 형성되어 있는 것을 특징으로 하는 도금 장치.
  12. 제 7 항에 있어서, 상기 도금면과 노즐부 사이에 다수의 작은 구멍이 형성된 장해판이 배치되어 있는 것을 특징으로 하는 도금 장치.
KR1019980011234A 1997-03-31 1998-03-31 범프의형성방법및도금장치 KR100297120B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP08133197A JP3352352B2 (ja) 1997-03-31 1997-03-31 めっき装置、めっき方法およびバンプの形成方法
JP81331 1997-03-31

Publications (2)

Publication Number Publication Date
KR19980080929A KR19980080929A (ko) 1998-11-25
KR100297120B1 true KR100297120B1 (ko) 2001-10-25

Family

ID=13743407

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980011234A KR100297120B1 (ko) 1997-03-31 1998-03-31 범프의형성방법및도금장치

Country Status (6)

Country Link
US (2) US6030512A (ko)
EP (1) EP0869549B1 (ko)
JP (1) JP3352352B2 (ko)
KR (1) KR100297120B1 (ko)
DE (1) DE69834521T2 (ko)
TW (1) TWM248792U (ko)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000038218A2 (de) * 1998-12-22 2000-06-29 Steag Microtech Gmbh Vorrichtung und verfahren zum behandeln von substraten
KR100325974B1 (ko) * 1999-06-24 2002-03-07 한수철 반도체용 웨이퍼의 니켈 도금장치
KR100313706B1 (ko) * 1999-09-29 2001-11-26 윤종용 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법
JP4750926B2 (ja) * 2000-06-06 2011-08-17 富士通セミコンダクター株式会社 半導体装置
FR2819143B1 (fr) * 2000-12-28 2003-03-07 Thomson Csf Procede de realisation de plots de connexion sur un circuit imprime
US8158508B2 (en) * 2001-03-05 2012-04-17 Megica Corporation Structure and manufacturing method of a chip scale package
US6818545B2 (en) * 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
US20060011487A1 (en) * 2001-05-31 2006-01-19 Surfect Technologies, Inc. Submicron and nano size particle encapsulation by electrochemical process and apparatus
US6572010B2 (en) 2001-06-12 2003-06-03 Applied Materials Inc. Integrated solder bump deposition apparatus and method
JP4368543B2 (ja) * 2001-07-25 2009-11-18 シャープ株式会社 メッキ方法およびメッキ装置
JP3615206B2 (ja) * 2001-11-15 2005-02-02 富士通株式会社 半導体装置の製造方法
WO2003063067A1 (en) * 2002-01-24 2003-07-31 Chatterbox Systems, Inc. Method and system for locating positions in printed texts and delivering multimedia information
WO2003085713A1 (en) * 2002-04-03 2003-10-16 Applied Materials, Inc. Homogeneous copper-tin alloy plating for enhancement of electro-migration resistance in interconnects
US6774026B1 (en) * 2002-06-20 2004-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method for low-stress concentration solder bumps
US20040007779A1 (en) * 2002-07-15 2004-01-15 Diane Arbuthnot Wafer-level method for fine-pitch, high aspect ratio chip interconnect
US20040118699A1 (en) * 2002-10-02 2004-06-24 Applied Materials, Inc. Homogeneous copper-palladium alloy plating for enhancement of electro-migration resistance in interconnects
JP3851607B2 (ja) 2002-11-21 2006-11-29 ローム株式会社 半導体装置の製造方法
AU2003298904A1 (en) * 2002-12-05 2004-06-30 Surfect Technologies, Inc. Coated and magnetic particles and applications thereof
AU2003292596A1 (en) * 2002-12-20 2004-07-14 Japan Kanigen Co., Ltd. Electroless nickel plating bath for forming anisotropically grown bump, method for forming anisotropically grown bump, article having anisotropically grown bump formed thereon and anisotropic growth accelerator for electroless nickel plating bath
US20060049038A1 (en) * 2003-02-12 2006-03-09 Surfect Technologies, Inc. Dynamic profile anode
JP4758614B2 (ja) 2003-04-07 2011-08-31 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． 電気めっき組成物および方法
TWI225699B (en) * 2003-07-22 2004-12-21 Advanced Semiconductor Eng Bumping process
JP2007525595A (ja) * 2004-02-04 2007-09-06 サーフェクト テクノロジーズ インク． メッキ装置及び方法
US7452803B2 (en) 2004-08-12 2008-11-18 Megica Corporation Method for fabricating chip structure
US20060087039A1 (en) * 2004-10-22 2006-04-27 Taiwan Semiconductor Manufacturing Company, Ltd. Ubm structure for improving reliability and performance
US20070045840A1 (en) * 2005-09-01 2007-03-01 Delphi Technologies, Inc. Method of solder bumping a circuit component and circuit component formed thereby
TWI427175B (zh) * 2005-12-23 2014-02-21 Hon Hai Prec Ind Co Ltd 陽極板及包括該陽極板之濺鍍裝置
TW200731430A (en) * 2006-02-08 2007-08-16 Jung-Tang Huang Controllable method for manufacturing uniform planarity of plating-based solder bumps on multi-layer flip chip used in the three-dimensional packaging
US9021669B2 (en) 2006-08-07 2015-05-05 Kyocera Corporation Method for manufacturing surface acoustic wave apparatus
DE102007026633B4 (de) * 2007-06-06 2009-04-02 Atotech Deutschland Gmbh Vorrichtung und Verfahren zum elektrolytischen Behandeln von plattenförmiger Ware
US20100289129A1 (en) * 2009-05-14 2010-11-18 Satya Chinnusamy Copper plate bonding for high performance semiconductor packaging
US8747639B2 (en) 2011-03-31 2014-06-10 Pratt & Whitney Canada Corp. Metal plating method and apparatus
KR101451483B1 (ko) * 2012-12-28 2014-10-15 삼성전기주식회사 전해도금 장치
US9704769B2 (en) 2014-02-27 2017-07-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming encapsulated wafer level chip scale package (EWLCSP)
US20210324535A1 (en) * 2018-07-30 2021-10-21 RENA Technologies GmbH Flow generator, deposition device and method for the deposition of a material
EP3876234A1 (en) * 2020-03-06 2021-09-08 Paul Scherrer Institut Current-driven magnetic domain wall logic
JP7329268B2 (ja) * 2022-01-24 2023-08-18 アスカコーポレーション株式会社 噴流式めっき装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5421987A (en) * 1993-08-30 1995-06-06 Tzanavaras; George Precision high rate electroplating cell and method

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2311109B3 (fr) * 1975-05-12 1981-12-31 Ginatta Marco Procede continu de raffinage electrolytique et dispositif pour sa mise en oeuvre
US4304641A (en) * 1980-11-24 1981-12-08 International Business Machines Corporation Rotary electroplating cell with controlled current distribution
JPS6045720B2 (ja) * 1981-12-16 1985-10-11 日本鋼管株式会社 電気メツキ装置
US4661375A (en) * 1985-04-22 1987-04-28 At&T Technologies, Inc. Method for increasing the height of solder bumps
US4931149A (en) * 1987-04-13 1990-06-05 Texas Instruments Incorporated Fixture and a method for plating contact bumps for integrated circuits
US5000827A (en) * 1990-01-02 1991-03-19 Motorola, Inc. Method and apparatus for adjusting plating solution flow characteristics at substrate cathode periphery to minimize edge effect
JPH0561359A (ja) * 1991-09-02 1993-03-12 Fujitsu Ltd 像担持体からの媒体分離構造
JP3008768B2 (ja) * 1994-01-11 2000-02-14 松下電器産業株式会社 バンプの形成方法
US5545429A (en) * 1994-07-01 1996-08-13 International Business Machines Corporation Fabrication of double side fully metallized plated thru-holes, in polymer structures, without seeding or photoprocess
JPH0825619A (ja) * 1994-07-13 1996-01-30 Fuji Xerox Co Ltd インクジェット記録装置
JP2892960B2 (ja) * 1995-02-06 1999-05-17 株式会社アステックコーポレーション 印刷開始行識別装置
US5597110A (en) * 1995-08-25 1997-01-28 Motorola, Inc. Method for forming a solder bump by solder-jetting or the like
JPH09219404A (ja) * 1996-02-13 1997-08-19 Fujitsu Ltd バンプ電極の形成方法
JPH1060684A (ja) * 1996-08-06 1998-03-03 Kenshin Ka 吹着け電気メッキ法
US6119927A (en) * 1997-02-18 2000-09-19 Edm Supplies, Inc. Method and apparatus for placing and attaching solder balls to substrates

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5421987A (en) * 1993-08-30 1995-06-06 Tzanavaras; George Precision high rate electroplating cell and method

Also Published As

Publication number Publication date
DE69834521D1 (de) 2006-06-22
JP3352352B2 (ja) 2002-12-03
EP0869549A2 (en) 1998-10-07
US6413404B1 (en) 2002-07-02
DE69834521T2 (de) 2006-09-21
EP0869549B1 (en) 2006-05-17
TWM248792U (en) 2004-11-01
EP0869549A3 (en) 1999-01-13
US6030512A (en) 2000-02-29
JPH10275811A (ja) 1998-10-13
KR19980080929A (ko) 1998-11-25

Similar Documents

Publication Publication Date Title
KR100297120B1 (ko) 범프의형성방법및도금장치
US5486282A (en) Electroetching process for seed layer removal in electrochemical fabrication of wafers
KR101058917B1 (ko) 전기 도금 장치
US10092933B2 (en) Methods and apparatuses for cleaning electroplating substrate holders
KR101688262B1 (ko) 기판 상에 솔더 합금 성막을 형성하는 방법
KR101842730B1 (ko) 기판 상에 솔더 성막을 형성하는 방법
US6941957B2 (en) Method and apparatus for pretreating a substrate prior to electroplating
JPH11163015A (ja) メッキ装置
JP3345221B2 (ja) 噴流式メッキ装置
JP2004307875A (ja) めっき装置およびめっき方法
JP2005259942A (ja) ウエハーチップのポストバンプ形成方法および装置
WO2006046806A1 (en) Method of supplying flux to semiconductor device
JPH11100694A (ja) めっき前処理及び電気めっき処理装置
JPH11158687A (ja) バンプの形成方法およびめっき装置
JP2513357B2 (ja) リ―ドの半田メッキ装置
JP2005019430A (ja) ウエハーチップのポストバンプ形成方法、および装置
JP2000017480A (ja) めっき方法
JPH02205696A (ja) 半導体ウエハのめっき装置
JPS5996289A (ja) 部分メツキ方法及びその装置
EP2416634A1 (en) Method to form solder deposits on substrates
JP2002020890A (ja) めっき装置
JPH05267304A (ja) メッキ装置及びメッキ方法
JPH10256128A (ja) 薬液吐出ノズルおよびそれを用いたレジスト塗布装置
EP2506690A1 (en) Method to form solder deposits and non-melting bump structures on substrates
Kenny et al. Production of Uniform Dimension Copper Pillars for Flip Chip CSP

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130502

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140418

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20160419

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20170420

Year of fee payment: 17

EXPY Expiration of term