KR100292625B1 - 고속인터페이스장치 - Google Patents

고속인터페이스장치 Download PDF

Info

Publication number
KR100292625B1
KR100292625B1 KR1019980024833A KR19980024833A KR100292625B1 KR 100292625 B1 KR100292625 B1 KR 100292625B1 KR 1019980024833 A KR1019980024833 A KR 1019980024833A KR 19980024833 A KR19980024833 A KR 19980024833A KR 100292625 B1 KR100292625 B1 KR 100292625B1
Authority
KR
South Korea
Prior art keywords
reference potential
signal
level
data
data signal
Prior art date
Application number
KR1019980024833A
Other languages
English (en)
Other versions
KR20000003573A (ko
Inventor
서정원
Original Assignee
박종섭
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 현대전자산업주식회사 filed Critical 박종섭
Priority to KR1019980024833A priority Critical patent/KR100292625B1/ko
Priority to US09/342,222 priority patent/US6140841A/en
Priority to JP11183022A priority patent/JP2000148318A/ja
Publication of KR20000003573A publication Critical patent/KR20000003573A/ko
Application granted granted Critical
Publication of KR100292625B1 publication Critical patent/KR100292625B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0292—Arrangements specific to the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H04L25/0276—Arrangements for coupling common mode signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Power Engineering (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Dram (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 고속 인터페이스 장치에 관한 것으로, 특히 각각 2비트 데이타신호를 입력받아 이를 디코딩하여 4레벨 데이타신호로 출력하는 데이타 구동수단과, 상기 4레벨 데이타신호의 전위레벨 판별을 위한 3레벨의 기준전위를 발생시키는 기준전위 발생수단과, 상기 4레벨 데이타신호 및 상기 3레벨의 기준전위 신호를 입력받아 이를 각각 비교하여 출력된 신호를 인코딩하여 2비트의 데이타신호를 동시에 출력하는 리시버수단을 구비하므로써, 버스폭 및 시스템 버스 주파수를 그대로 유지하면서도 대역폭을 2배로 증가시켜 고속화를 실현한 고속 인터페이스 장치에 관한 것이다.

Description

고속 인터페이스 장치
본 발명은 고속 인터페이스 장치에 관한 것으로, 보다 상세하게는 2비트 데이타신호의 판별을 위한 별도의 기준전위 발생수단을 구비하여 버스폭 및 버스 주파수의 증가없이도 대역폭을 2배로 증가시켜 고속화를 실현한 고속 인터페이스 장치에 관한 것이다.
일반적으로, 컴퓨터의 주메모리 및 그래픽 메모리로 사용되는 디램(DRAM)은 시스템의 성능향상을 위해 높은 대역폭(bandwidth)이 요구되고, 이를 위해 데이타 신호를 고속으로 교환하는 버스 인터페이스가 필요하다.
그래서, 지난 20여년간 TTL 버스 인터페이스가 산업 표준으로 널리 사용되어 왔는데, 이 또한 50MHz 이상의 시스템 속도에서는 전력소모와 잡음 등의 문제가 증가하고, 신호의 반사 및 링잉(ringing) 발생으로 인해 고속화에 한계가 있었다.
상기 문제들을 다소 완화시키기 위해 종래에는 저전압을 사용하였으며, LVTTL(low voltage TTL)이 100MHz 이하 시스템 속도에서 폭넓게 사용되었다. 그런데, 이 또한 100MHz 이상의 시스템 속도에서는 TTL인터페이스와 마찬가지로 전력소모 및 잡음 등의 여러가지 문제가 발생하여 적용이 어려워진다.
이러한 문제를 해결하기 위해 SSTL(Stub Series Transceiver Logic)이나, RSL(Rambus Signaling Logic) 인터페이스 등이 제안되고 있지만, 이러한 고속 버스 인터페이스들도 대역폭(bandwidth)을 증가시키기 위해서는 시스템 버스 주파수를 높이거나, 버스폭을 늘려야 하므로 전력소모 및 잡음, 그리고 전자기 간섭(electromagnetic interference: EMI), 비용 등의 문제가 발생한다.
도 1 은 종래에 사용된 인터페이스 장치의 구성도를 나타낸 것으로, 전송라인이 단일 종단(single termination)된 경우에 대해 도시하고 있다. 동 도면에서는 각각 1개의 데이타 신호(data_1∼n)를 입력받아 각각 구동하는 N개의 데이타 드라이버(11)와, 상기 N개의 데이타 드라이버(11) 각각에 연결되어 각각에 입력된 데이타신호를 전달하는 N개의 전송라인(13)과, 상기 전송라인(13)을 통해 전달된 데이타 신호를 입력받아 외부입력 기준전위 신호(reference voltage: Vref)와 이를 비교·판단하여 각각의 데이타 신호를 출력하는 N개의 리시버(15)로 구성되며, 동 도면에서는 상기 전송라인(13)을 통해 전달된 데이타신호의 반사를 막아 신호의 왜곡을 감소시키기 위해 종단전압(Vtt) 인가단과 상기 전송라인(13)의 후단에 종단저항(Rt)을 추가로 구비하고 있다.
상기 구성을 갖는 종래의 인터페이스 장치는 데이타 신호가 외부입력 기준전압(reference voltage : Vref)을 기준으로 ‘하이’와 ‘로우’의 2레벨로 구분되며, N개의 전송라인(13)을 거쳐 한번에 N비트의 데이타가 전송된다. 그리고, 상기 각각의 전송라인(13)은 그 특성 임피던스와 대응하는 종단 저항(termination resistor: Rt)에 의해 종단되어 전달된 신호의 반사에 의한 신호의 왜곡을 막아주는 역할을 한다.
상기 동작에 의해 종래에는 보다 빠른 데이타 전송을 위해 대역폭(bandwidth) 증가가 요구되며, 대역폭(bandwidth) = 시스템 버스 주파수 × 버스폭이기 때문에, 예를들어 2레벨을 사용하는 버스 인터페이스 장치에서 대역폭을 2배로 증가시키기 위해서는 시스템 버스 주파수를 2배로 높이거나, 버스폭을 2배로 증가시켜야 한다.
그결과, 종래에는 고속전송을 위해 대역폭의 증가가 뒤따르고, 이로인해 증가된 버스 주파수 및 버스폭이 입·출력 전력소모 및 시스템 비용을 증가시키고, 잡음 및 전자기 간섭 등이 더욱 크게 발생하는 문제점이 있다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 버스폭 및 시스템 버스 주파수를 그대로 유지하면서 대역폭을 2배로 증가시켜 고속화를 실현한 고속 인터페이스 장치를 제공하는데 있다.
도 1 은 종래에 사용된 인터페이스 장치의 구성도
도 2 는 본 발명의 제1 실시예에 따른 고속 인터페이스 장치의 구성도
도 3A 는 도 2 에 도시된 데이타 드라이버의 구성도
도 3B 는 도 2 에 도시된 데이타 리시버의 구성도
도 4 는 도 2 에 도시된 고속 인터페이스 장치의 데이타신호 파형도
도 5 는 본 발명의 제2 실시예에 따른 고속 인터페이스 장치의 구성도
도 6A 는 도 5 에 도시된 데이타 드라이버의 구성도
도 6B 는 도 5 에 도시된 데이타 리시버의 구성도
도 7 는 도 5 에 도시된 고속 인터페이스 장치의 데이타신호 파형도
<도면의 주요부분에 대한 부호의 설명>
11, 21, 51: 데이타 드라이버 13, 23, 53: 전송라인
15, 25, 55: 리시버 31, 61: 디코더
35, 65: 인코더 26, 27, 28, 56, 57:기준전위 발생기
32∼34, 62∼64: 비교기
Vtt: 종단(termination)전압 Rt: 종단 저항
Wp: P채널 모스 트랜지스터의 채널폭
Wn: N채널 모스 트랜지스터의 채널폭
상기 목적을 달성하기 위하여, 본 발명에 의한 고속 인터페이스 장치는 각각 2개의 데이타신호를 입력받아 이를 디코딩하여 2비트 데이타신호로 출력하는 데이타 구동수단과, 상기 2비트 데이타신호의 전위레벨 판별을 위한 3레벨의 기준전위를 발생시키는 기준전위 발생수단과, 상기 2비트 데이타신호 및 상기 3레벨의 기준전위 신호를 입력받아 이를 각각 비교하여 출력된 신호를 인코딩하여 2개의 데이타신호를 동시에 출력하는 리시버수단을 구비하는 것을 특징으로 한다.
또한, 상기 기준전위 발생수단으로부터 발생되는 기준전위를 2레벨로 나누어 제1 및 제2 구동전위를 만들고, 상기 리시버수단으로 입력되는 별도의 제3 기준전위를 두어 상기 구성을 갖는 고속 인터페이스 장치와 마찬가지로 2배의 고속 전송이 가능하도록 구성되어질 수 있다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 2 는 본 발명의 제1 실시예에 따른 고속 인터페이스 장치의 구성도를 나타낸 것으로, 각각 2개의 데이타신호(데이타x_1∼n , 데이타y_1∼n)를 입력받아 이를 디코딩하여 각각 2비트 데이타신호(DQ)로 출력하는 N개의 데이타 드라이버(21)로 이루어지는 데이타 구동수단(100)과, 상기 2비트 데이타신호(DQ)를 판단하기 위해 3레벨의 기준전위(VR1∼VR3)를 발생시키는 기준전위 발생수단(200)과, 상기 데이타 구동수단(100) 및 기준전위 발생수단(200) 각각에 연결되어 2비트 데이타신호(DQ) 및 3레벨의 기준전위(VR1∼VR3)를 전달하는 각각의 전송라인(23)과, 상기 전송라인(23)에 의해 각각 전달된 2비트 데이타신호(DQ)를 상기 3레벨의 기준전위(VR1∼VR3)와 각각 비교하여 출력된 신호를 인코딩하여 2개의 데이타신호(데이타x_1∼n, 데이타y_1∼n)를 각각 출력하는 N개의 리시버(25)로 이루어진 리시버수단(300)과, 상기 전송라인(23)을 통해 전달된 데이타신호의 반사를 막아 신호의 왜곡을 감소시키기 위해 종단전압(Vtt) 인가단과 상기 전송라인(23) 각각의 후단에 연결된 종단저항(Rt)으로 구성된다.
상기 구성으로 이루어지는 본 발명의 동작을 이하 도면을 참조하며 자세히 살펴보기로 한다.
도 3A 는 도 2 에 도시된 데이타 드라이버의 구성도를 나타낸 것으로, 두 데이타신호(데이타x, 데이타y)를 인에이블신호(en)의 제어하에 입력받아 이를 디코딩하는 2입력 3출력 디코더(31)와, 상기 디코더(31)의 출력신호(pull1∼pull3)가 각각의 게이트에 연결되며 데이타 출력단(DQ)과 접지(Vss) 사이에 각각 연결된 3개의 N채널 모스 트랜지스터(MN31∼MN33)로 구성된다.
상기 2입력 3출력 디코더(31)의 동작특성을 나타내는 진리표(truth table)를 다음의 표 1 에 도시한다.
en 데이타x,데이타y pull1 pull2 pull3
1 11 0 0 0
10 1 0 0
01 1 1 0
00 1 1 1
0 don't care 0 0 0
상기 표 1 에 도시된 바와 같이, 2비트 데이타신호의 4레벨(11, 10, 01, 00)에 따라 디코더의 출력신호(pull1∼pull3)가 달라지고, 상기 디코더의 출력신호(pull1∼pull3)는 드라이버 후단의 채널폭 2WN을 갖는 N채널 모스 트랜지스터(MN31∼MN33)를 선택적으로 구동시켜 채널폭을 변화시킨다.
이 때, 채널폭 WN인 N채널 모스 트랜지스터의 구동전류를‘+IO’라 가정하면, 각각의 2비트 데이타신호에 대한 채널폭과 구동전류 및 전압은 다음의 표 2 에 나타낸 바와 같다.
데이타신호 NMOS의채널폭 구동전류 전압
11 0 0 Vtt
10 2WN 2*IO Vtt-2ΔV
01 4WN 4*IO Vtt-4ΔV
00 6WN 6*IO Vtt-6ΔV
그리고, 상기 기준전위 발생수단(200)은 각각 1WN, 3WN,5WN의 채널폭을 갖으며 상기 전송라인(23) 연결부와 접지 사이에 연결된 각각의 N채널 모스 트랜지스터(MN21, MN22, MN23)로 이루어진 제1 내지 제3 기준전위(VR1∼VR3) 발생부(26, 27, 28)로 구성된다. 상기 제1 내지 제3 기준전위(VR1∼VR3)신호에 의해 구동되는 전류와 채널폭 및 그 전압을 이하 표 3 에 나타낸다.
기준전위 채널폭 구동전류 전압
VR1 1WN 1*IO Vtt-1ΔV
VR2 3WN 3*IO Vtt-3ΔV
VR3 5WN 5*IO Vtt-5ΔV
상기 제1 내지 제3 기준전위(VR1∼VR3)는 상기 전송라인(23)을 거쳐 전달된 데이타신호를 판별하는 기준전위(reference voltage: Vref)로 사용되는데, 상기 표 2 및 표 3 에 도시된 바와 같이 공정, 온도, 전압이 변하는 경우에도 4레벨 데이타신호(11, 10, 01, 00)와 기준전위(VR1∼VR3) 사이에는 일정한 전압차(ΔV)가 유지되어 커먼모드 노이즈의 영향을 적게 받게 된다.
도 3B 는 도 2 에 도시된 데이타 리시버의 구성도를 나타낸 것으로, 데이타 신호(DQ)를 제1 입력으로 하고, 상기 제1 내지 제3 기준전위(VR1∼VR3)신호 각각을 제2 입력으로 하여 각각을 비교하는 3개의 비교기(32, 33, 34)와, 상기 비교기(32, 33, 34) 각각의 출력신호(out1∼out3)를 입력받아 이를 인코딩하여 2 데이타신호(데이타x, 데이타y)를 출력하는 3입력 2출력 인코더(35)로 구성된다.
상기 구성을 갖는 리시버(25)는 각각의 기준전위(VR1∼VR3)신호와 데이타신호(11, 10, 01, 00)를 비교하여 상기 비교기(32, 33, 34)의 출력신호(out1∼out3)로 각기 다른 신호값을 출력하고, 상기 각기 다른 비교기(32, 33, 34)의 출력신호(out1∼out3)를 인코더(35)에 의해 인코딩하여 2비트의 데이타신호를 출력하게 된다.
상기 인코더(35)의 동작특성을 나타내는 진리표를 다음의 표 4 에 나타낸다.
out1 out2 out3 데이타x 데이타y
1 1 1 1 1
0 1 1 1 0
0 0 1 0 1
0 0 0 0 0
도 4 는 도 2 에 도시된 고속 인터페이스 장치의 데이타신호 파형도를 나타낸 것으로, 대기상태에서 데이타신호(DQ)와 기준전위 신호(VR1∼VR3)는 모두 종단전압(termination voltage: Vtt)을 유지한다. 그 후, 상기 데이타신호(DQ)를 전송라인(23)을 통해 리시버(25)로 전달하는 경우, 먼저 제1 내지 제3 기준전위(VR1∼VR3) 구동부(26, 27, 28)가 동작하여 각각 상기 표 3 에 도시된 바와 같이 Vtt-1ΔV, Vtt-3ΔV, Vtt-5ΔV의 전압레벨로 되고, 그 후 N개의 데이타 드라이버(21)가 동작하게 된다.
그런 다음, 상기 데이타 드라이버(21)를 통해 구동된 4레벨의 데이타신호(11, 10, 01, 00)의 전위를 상기 전위레벨(Vtt-1ΔV, Vtt-3ΔV, Vtt-5ΔV)을 갖는 제1 내지 제3 기준전위(VR1∼VR3)와 비교하여 그 값을 리시버(25)를 구성하는 비교기(32, 33, 34)를 거쳐 판별한 후, 인코더(35)에 의해 인코딩하여 각각의 리시버 출력단으로 동시에 2비트의 데이타신호를 출력하게 되는 것이다.
동 도면에서는 데이타신호 00, 10, 11, 01, 11, 00 를 연속적으로 전송할 때의 신호파형을 나타내고 있다.
그리고, 도 5 는 본 발명의 제2 실시예에 따른 고속 인터페이스 장치의 구성도를 나타낸 것으로, 각각 2개의 데이타신호(데이타x_1∼n, 데이타y_1∼n)를 입력받아, 이를 디코딩하여 2비트 데이타신호(DQ)로 출력하는 N개의 데이타 드라이버(51)로 이루어진 데이타 구동수단(101)과, 상기 2비트 데이타신호(DQ)를 판단하기 위해 2레벨의 기준전위(VR1, VR2)를 발생시키는 기준전위 발생수단(201)과, 상기 데이타 구동수단(101) 및 기준전위 발생수단(201) 각각에 연결되어 2비트 데이타신호(DQ) 및 2레벨의 기준전위(VR1, VR2)를 전달하는 전송라인(53)과, 상기 전송라인(53)에 의해 전달된 4레벨의 데이타신호(DQ)를 상기 2레벨의 기준전위 신호(VR1, VR2) 및 외부입력되는 제3 기준전위(Vref: 여기서는 상기‘Vtt’을 사용한다) 신호와 각각 비교하여 출력된 신호를 인코딩하여 2비트의 데이타신호(데이타x_1∼n, 데이타y_1∼n)를 출력하는 다수(N)개의 리시버수단(55)과, 상기 전송라인(53)을 통해 전달된 데이타신호의 반사를 막아 신호의 왜곡을 감소시키기 위해 종단전압(Vtt) 인가단과 상기 전송라인(53) 각각의 후단에 연결된 종단저항(Rt)을 구비하여 구성된다.
도 6A 는 도 5 에 도시된 데이타 드라이버의 구성도를 나타낸 것으로, 두 데이타신호(데이타x, 데이타y)를 인에이블신호(en)의 제어하에 입력받아 이를 디코딩하여 제1 및 제2 푸쉬, 풀 제어신호(push1, pull1 / push2, pull2)를 출력하는 2입력 4출력 디코더(61)와, 상기 디코더(61)의 출력신호인 제1푸쉬, 풀 제어신호(push1, pull1)에 의해 동작이 제어되며 전원전위과 접지전위 사이에 연결된 제1 P, N채널 모스 트랜지스터(MP61, MN61)와, 상기 디코더(61)의 출력신호인 제2 푸쉬, 풀 제어신호(push2 , pull2)에 의해 동작이 제어되며 전원전위와 접지전위 사이에 연결된 제2 P/N 채널 모스 트랜지스터(MP62, MN62)로 이루어지며, 상기 제1 P, N채널 모스 트랜지스터(MP61, MN61)의 연결노드가 상기 제2 P/N 채널 모스 트랜지스터 (MP62, MN62)의 연결노드에 공통으로 연결되어 데이타 출력단(DQ)에 연결되도록 구성된다.
그런데, 상기 제2 P, N채널 모스 트랜지스터(MP2, MN2)의 채널폭은 제1 P, N채널 모스 트랜지스터(MP1, MN1)의 채널폭의 2배인 것을 특징으로 하며, 여기서는 각각 2WP, 2WN, 1WP, 1WN로 가정하고 이하 설명하기로 한다.
상기 구성으로 이루어지는 데이타 드라이버(51)는 전달된 2비트의 데이타신호에 따라 상기 디코더(61)의 출력신호(push1, pull1 / push2, pull2)가 달라지고, 상기 출력신호(push1/pull1, push2/pull2)에 따라 드라이버 후단의 P/N채널 모스 트랜지스터가 선택적으로 동작하여 이에따라 채널폭이 결정되어 지는데, 우선, 데이타 신호에 따른 상기 디코더(61)의 동작을 나타내는 진리표를 표 5 에, 그리고 채널폭 1WN의 N채널 모스 트랜지스터가 구동하는 전류를 ‘+IO’라 하고, 채널폭 1WP를 갖는 P채널 모스 트랜지스터가 구동하는 전류를 ‘-IO’라 가정할 때의 각 데이타신호의 구동전류 및 전압을 다음의 표 6에 각각 도시한다.
en 데이타x,데이타y push1 push2 pull1 pull2
1 11 0 0 0 0
10 1 0 0 0
01 1 1 1 0
00 1 1 1 1
0 don't care 1 1 0 0
데이타신호 채널두께 구동전류 전압
11 3WP -3*IO Vtt+3ΔV
10 1WP -1*IO Vtt+1ΔV
01 1WN 1*IO Vtt-1ΔV
00 3WN 3*IO Vtt-3ΔV
그리고, 도 5에 도시된 기준전위 발생수단(201)은 각각 2WP, 2WN의 채널폭을 갖으며 각각 전원전위와 상기 전송라인(53) 연결부 사이, 그리고 상기 전송라인의 연결부와 접지 사이에 연결된 각각의 P, N채널 모스 트랜지스터(MP51, MN51)로 이루어진 제1 , 제2 기준전위 발생부(56, 57)로 구성된다.
상기 제1 , 제2 기준전위 발생부(56, 57)로부터 발생된 두 기준전위(VR1, VR2)와 외부입력 제3 기준전위(Vref: Vtt)는 전달된 데이타신호를 판별하는 비교전압으로 사용된다.
다음의 표 7에 상기 기준전위(VR1, VR2)신호에 의해 구동되는 전류 및 그 전압을 나타내기로 한다.
기준전위 신호 채널폭 구동전류 전압
VR1 2WP -2*IO Vtt+2ΔV
VR2 2WN 2*IO Vtt-2ΔV
그래서, 본 발명은 공정, 온도, 전압이 변하는 경우에도 데이타신호(11, 10, 01, 00)의 전압(Vtt+3ΔV, Vtt+1ΔV, Vtt-1ΔV, Vtt-3ΔV)과 상기 기준전위 신호(VR1, Vref, Vref:Vtt+2ΔV, Vtt, Vtt-2ΔV )사이에는 일정한 전압차(ΔV)가 유지되어, 커먼 모드 노이즈에 의한 영향을 적게 받게되는 것이다(표6, 표7 참조).
도 6B는 도 5 에 도시된 데이타 리시버(55)의 구성도를 나타낸 것으로, 상기 데이타 드라이버(51)에서 출력된 4레벨의 데이타신호(DQ)를 제1 입력으로 하고, 2레벨의 기준전위 신호(VR1, VR2) 및 외부입력 제3 기준전위 신호(Vref)를 각각 제2 입력으로 하여 이를 비교하는 3개의 비교기(62∼64)와, 상기 비교기(62∼64)의 출력신호(out1∼out3)를 입력받아 이를 인코딩하여 출력단으로 2비트의 데이타신호(데이타x, 데이타y)를 동시에 출력하는 인코더(65)로 구성된다.
상기 인코더(65)의 동작특성은 상기 도 3B에 도시된 인코더(35)와 동일하므로 생략하기로 한다.
도 7 은 도 5 에 도시된 고속 인터페이스 장치의 데이타신호 파형도를 나타낸 것으로, 대기상태에서는 데이타신호(11, 10, 01, 00) 및 기준전위 신호(VR1, VR2, Vref)는 모두 종단전압(termination voltage: Vtt)을 유지한다. 그 후, 데이타신호가 전송라인을 통해 리시버로 전달되는 경우, 우선 제1 및 제2 기준전위 발생부(56, 57)가 동작하여 각각 ‘Vtt+2ΔV’, ‘Vtt-2ΔV’이 되고, 그 후 데이타 드라이버(51)가 동작하게 된다. 동 도면에서는 데이타신호 00, 10, 11, 01, 11, 00을 연속적으로 보낼 때의 신호파형을 나타내고 있다.
이상에서 설명한 바와같이 본 발명에 따른 고속 인터페이스 장치에 의하면, 2비트 데이타신호의 4레벨을 판단하기 위한 별도의 기준전위 발생수단을 구비하므로써, 버스폭 및 시스템 버스 주파수를 그대로 유지하면서도 대역폭을 2배로 증가시켜 고속화를 실현할 수 있는 매우 뛰어난 효과가 있다.
또한, 데이타 신호와 기준전위 사이에 항상 일정전위차가 유지되어 커먼모드 노이즈의 영향을 감소시켜 회로동작의 안정화를 끼할 수 있는 매우 뛰어난 효과가 있다.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구의 범위에 속하는 것으로 보아야 할 것이다.

Claims (17)

  1. 각각 2비트의 데이타신호를 입력받아 이를 디코딩하여 4레벨 데이타신호로 출력하는 데이타 구동수단과,
    상기 4레벨 데이타신호의 전위레벨 판별을 위한 3레벨의 기준전위를 발생시키는 기준전위 발생수단과,
    상기 4레벨 데이타신호 및 상기 3레벨의 기준전위 신호를 입력받아 이를 각각 비교하여 출력된 신호를 인코딩하여 2비트의 데이타신호를 동시에 출력하는 리시버수단을 구비하는 것을 특징으로 하는 고속 인터페이스 장치.
  2. 제 1 항에 있어서,
    상기 데이타 구동수단은 각각 두 데이타신호를 인에이블신호의 제어하에 입력받아 이를 디코딩하는 2입력 3출력 디코더와, 상기 디코더의 3출력단이 각각의 게이트에 연결되며 데이타 출력단과 접지 사이에 각각 연결된 3개의 N채널 모스 트랜지스터로 이루어진 N개의 데이타 드라이버로 구성되는 것을 특징으로 하는 고속 인터페이스 장치.
  3. 제 2 항에 있어서,
    상기 3개의 N채널 모스 트랜지스터는 동일 채널폭을 갖는 것을 특징으로 하는 고속 인터페이스 장치.
  4. 제 3 항에 있어서,
    상기 채널폭은 2WN인 것을 특징으로 하는 고속 인터페이스 장치.
  5. 제 1 항에 있어서,
    상기 기준전위 발생수단은 각기 서로다른 전위레벨을 발생시키는 제1 내지 제3 기준전위 발생부로 구성되는 것을 특징으로 하는 고속 인터페이스 장치.
  6. 제 5 항에 있어서,
    상기 제1 내지 제3 기준전위 발생부는 각각 접지전압 인가단과 상기 리시버수단의 입력단 사이에 연결된 N채널 모스 트랜지스터로 구성되는 것을 특징으로 하는 고속 인터페이스 장치.
  7. 제 6 항에 있어서,
    상기 제1 내지 제3 기준전위 발생부를 구성하는 각각의 N채널 모스트랜지스터는 채널폭 비가 1WN: 3WN:5WN인 것을 특징으로 하는 고속 인터페이스 장치.
  8. 제 1 항에 있어서,
    상기 리시버수단은 상기 4레벨 데이타신호 및 3레벨의 기준전위 신호 각각을 입력받아 이를 비교하는 제1 내지 제3 비교기와, 상기 제1 내지 제3 비교기의 출력신호를 입력받아 이를 인코딩하여 출력단으로 2비트의 데이타신호를 동시에 출력하는 인코더로 구성되는 것을 특징으로 하는 고속 인터페이스 장치.
  9. 2비트의 데이타신호를 입력받아 이를 디코딩하여 4레벨 데이타신호로 출력하는 데이타 구동수단과,
    상기 4레벨 데이타신호의 전위레벨 판별을 위한 2레벨의 기준전위를 발생시키는 기준전위 발생수단과,
    상기 4레벨 데이타신호와 상기 2레벨의 기준전위 신호를 및 외부입력 제3 기준전위 신호를 입력받아 이를 각각 비교하여 출력된 신호를 인코딩하여 2비트의 데이타신호를 동시에 출력하는 리시버수단을 구비하는 것을 특징으로 하는 고속 인터페이스 장치.
  10. 제 9 항에 있어서,
    상기 데이타 구동수단은 두 데이타신호를 인에이블신호의 제어하에 입력받아 이를 디코딩하여 제1 및 제2 푸쉬/풀 제어신호를 출력하는 2입력 4출력 디코더와; 상기 제1 푸쉬/풀 제어신호에 의해 동작이 제어되며 전원전위과 접지전위 사이에 연결된 제1 P, N채널 모스 트랜지스터와; 상기 제2 푸쉬/풀 제어신호에 의해 동작이 제어되어 상기 제1 P, N채널 모스 트랜지스터의 연결노드가 데이타 출력단에 공통으로 연결되고, 전원전위와 접지전위 사이에 연결된 제2 P, N 채널 모스 트랜지스터로 이루어진 N개의 데이타 드라이버로 구성된 것을 특징으로 하는 고속 인터페이스 장치.
  11. 제 10 항에 있어서,
    상기 제2 P, N 채널 모스 트랜지스터의 채널폭은 상기 제1 P, N채널 모스 트랜지스터의 채널폭의 2배인 것을 특징으로 하는 고속 인터페이스 장치.
  12. 제 11 항에 있어서,
    상기 제2 P, N 채널 모스 트랜지스터의 채널폭은 2WP, 2WN이며, 상기 제1 P, N 채널 모스 트랜지스터의 채널폭은 1WP,1WN인 것을 특징으로 하는 고속 인터페이스 장치.
  13. 제 9 항에 있어서,
    상기 기준전위 발생수단은 각기 다른 기준전위를 발생시키는 제1, 제2 기준전위 발생부로 구성되는 것을 특징으로 하는 고속 인터페이스 장치.
  14. 제 13 항에 있어서,
    상기 제1 기준전위 발생부는 전원전위 인가단과 상기 리시버수단의 1개의 입력단 사이에 연결된 P채널 모스 트랜지스터로 구성되는 것을 특징으로 하는 고속 인터페이스 장치.
  15. 제 13 항에 있어서,
    상기 제2 기준전위 발생부는 상기 리시버수단의 1개의 입력단과 접지전위 사이에 연결된 N채널 모스 트랜지스터로 구성되는 것을 특징으로 하는 고속 인터페이스 장치.
  16. 제 13 항에 있어서,
    상기 제1 및 제2 기준전위 발생부는 각각 2WP, 2WN의 채널폭을 갖는 것을 특징으로 하는 고속 인터페이스 장치.
  17. 제 9 항에 있어서,
    상기 리시버수단은 상기 4레벨 데이타신호 및 2레벨의 기준전위 신호와 외부입력 제3 기준전위 신호 각각을 입력받아 이를 비교하는 제1 내지 제3 비교기와, 상기 제1 내지 제3 비교기의 출력신호를 입력받아 이를 인코딩하여 출력단으로 2비트의 데이타신호를 동시에 출력하는 인코더로 구성되는 것을 특징으로 하는 고속 인터페이스 장치.
KR1019980024833A 1998-06-29 1998-06-29 고속인터페이스장치 KR100292625B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019980024833A KR100292625B1 (ko) 1998-06-29 1998-06-29 고속인터페이스장치
US09/342,222 US6140841A (en) 1998-06-29 1999-06-29 High speed interface apparatus
JP11183022A JP2000148318A (ja) 1998-06-29 1999-06-29 高速インタフェ―ス装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980024833A KR100292625B1 (ko) 1998-06-29 1998-06-29 고속인터페이스장치

Publications (2)

Publication Number Publication Date
KR20000003573A KR20000003573A (ko) 2000-01-15
KR100292625B1 true KR100292625B1 (ko) 2001-07-12

Family

ID=19541352

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980024833A KR100292625B1 (ko) 1998-06-29 1998-06-29 고속인터페이스장치

Country Status (3)

Country Link
US (1) US6140841A (ko)
JP (1) JP2000148318A (ko)
KR (1) KR100292625B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180087472A (ko) * 2016-01-22 2018-08-01 마이크론 테크놀로지, 인크. 멀티-레벨 통신 아키텍처를 위한 신호 라인의 인코딩 및 디코딩 장치 및 방법
KR20200099453A (ko) * 2019-02-14 2020-08-24 고려대학교 산학협력단 싱글 엔디드 3-레벨 펄스 진폭 변조 시그널링을 위한 장치 및 방법

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6477205B1 (en) * 1999-06-03 2002-11-05 Sun Microsystems, Inc. Digital data transmission via multi-valued logic signals generated using multiple drive states each causing a different amount of current to flow through a termination resistor
US6211698B1 (en) * 1999-06-29 2001-04-03 Hyundai Electronics Industries Co., Ltd. High speed interface apparatus
US7072415B2 (en) * 1999-10-19 2006-07-04 Rambus Inc. Method and apparatus for generating multi-level reference voltage in systems using equalization or crosstalk cancellation
US7124221B1 (en) * 1999-10-19 2006-10-17 Rambus Inc. Low latency multi-level communication interface
US6396329B1 (en) 1999-10-19 2002-05-28 Rambus, Inc Method and apparatus for receiving high speed signals with low latency
EP1402329B1 (en) * 2000-01-06 2018-06-27 Rambus Inc. Low latency multi-level communication interface
KR100322546B1 (ko) * 2000-05-08 2002-03-18 윤종용 독립적인 전원 전압을 사용하는 메모리와 메모리 컨트롤러간의 인터페이스 시스템
US6717445B1 (en) * 2000-06-30 2004-04-06 Intel Corporation Symmetric voltage follower buffer
FR2816466B1 (fr) * 2000-11-07 2003-04-11 Thomson Csf Dispositif de reception de signaux numeriques
US6593867B2 (en) * 2001-01-31 2003-07-15 Vdv Media Technologies, Inc. High performance bus interface
US20020113620A1 (en) 2001-02-16 2002-08-22 Hyun Lee On-chip method and apparatus for transmission of multiple bits using quantized voltage levels
US6859883B2 (en) * 2001-05-31 2005-02-22 Koninklijke Philips Electronics N.V. Parallel data communication consuming low power
US8861667B1 (en) 2002-07-12 2014-10-14 Rambus Inc. Clock data recovery circuit with equalizer clock calibration
US7292629B2 (en) * 2002-07-12 2007-11-06 Rambus Inc. Selectable-tap equalizer
DE10249016B4 (de) * 2002-10-21 2006-10-19 Infineon Technologies Ag Mehrpegeltreiberstufe
KR100859941B1 (ko) 2007-04-10 2008-09-23 삼성에스디아이 주식회사 인터페이스 시스템 및 이를 이용한 평판 표시장치
KR100915814B1 (ko) * 2007-09-07 2009-09-07 주식회사 하이닉스반도체 반도체 메모리 장치의 데이터 출력 드라이버 제어회로
US8026740B2 (en) 2008-03-21 2011-09-27 Micron Technology, Inc. Multi-level signaling for low power, short channel applications
US7795915B2 (en) * 2008-08-04 2010-09-14 Chil Semiconductor Corporation Multi-level signaling
US8259461B2 (en) 2008-11-25 2012-09-04 Micron Technology, Inc. Apparatus for bypassing faulty connections
JP5724355B2 (ja) * 2010-12-16 2015-05-27 コニカミノルタ株式会社 インクジェット記録装置及び駆動波形信号生成方法
CN102339266B (zh) * 2011-10-28 2013-08-14 中国兵器工业集团第二一四研究所苏州研发中心 单数据线双向双电压通信接口电路
KR200482388Y1 (ko) * 2015-08-31 2017-01-17 이대우 합성수지용 결합기구
US10283187B2 (en) 2017-07-19 2019-05-07 Micron Technology, Inc. Apparatuses and methods for providing additional drive to multilevel signals representing data

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07129293A (ja) * 1993-10-28 1995-05-19 Tec Corp インターフェイス装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56164650A (en) * 1980-05-21 1981-12-17 Toshiba Corp Input and output control system for data transmission
JPS60194647A (ja) * 1984-03-16 1985-10-03 Hitachi Ltd デ−タ伝送システム
JPS61112414A (ja) * 1984-11-06 1986-05-30 Nec Corp 自動レベル制御回路
JPH02128201A (ja) * 1988-11-09 1990-05-16 Fuji Electric Co Ltd プログラマブルコントローラ
IL96808A (en) * 1990-04-18 1996-03-31 Rambus Inc Introductory / Origin Circuit Agreed Using High-Performance Brokerage
US5166956A (en) * 1990-05-21 1992-11-24 North American Philips Corporation Data transmission system and apparatus providing multi-level differential signal transmission
US5426739A (en) * 1992-03-16 1995-06-20 Opti, Inc. Local bus - I/O Bus Computer Architecture
JPH08202677A (ja) * 1995-01-25 1996-08-09 Mitsubishi Electric Corp マイクロコントローラ
JPH08286943A (ja) * 1995-04-17 1996-11-01 Takaoka Electric Mfg Co Ltd データ処理装置の異常検出装置
US5737357A (en) * 1995-09-08 1998-04-07 Motorola, Inc. Apparatus and method for data pattern sensitivity correction
US5878045A (en) * 1996-04-26 1999-03-02 Motorola, Inc. Method and apparatus for converting data streams in a cell based communications system
US5815439A (en) * 1996-04-30 1998-09-29 Agate Semiconductor, Inc. Stabilization circuits and techniques for storage and retrieval of single or multiple digital bits per memory cell
KR100192476B1 (ko) * 1996-06-26 1999-06-15 구본준 다중 비트 메모리 셀의 데이타 센싱장치 및 방법
US5923276A (en) * 1996-12-19 1999-07-13 International Business Machines Corporation Current source based multilevel bus driver and converter
US5872468A (en) * 1997-06-12 1999-02-16 Northern Telecom Limited Level detector circuit, interface and method for interpreting and processing multi-level signals
US5963053A (en) * 1997-10-09 1999-10-05 Pericom Semiconductor Corp. Self-biasing CMOS PECL receiver with wide common-mode range and multi-level-transmit to binary decoder

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07129293A (ja) * 1993-10-28 1995-05-19 Tec Corp インターフェイス装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180087472A (ko) * 2016-01-22 2018-08-01 마이크론 테크놀로지, 인크. 멀티-레벨 통신 아키텍처를 위한 신호 라인의 인코딩 및 디코딩 장치 및 방법
KR102156844B1 (ko) * 2016-01-22 2020-09-17 마이크론 테크놀로지, 인크. 멀티-레벨 통신 아키텍처를 위한 신호 라인의 인코딩 및 디코딩 장치 및 방법
US11106367B2 (en) 2016-01-22 2021-08-31 Micron Technology, Inc. Apparatuses and methods for encoding and decoding of signal lines for multi-level communication architectures
US11809715B2 (en) 2016-01-22 2023-11-07 Micron Technology, Inc. Apparatuses and methods for encoding and decoding of signal lines for multi-level communication architectures
KR20200099453A (ko) * 2019-02-14 2020-08-24 고려대학교 산학협력단 싱글 엔디드 3-레벨 펄스 진폭 변조 시그널링을 위한 장치 및 방법
KR102203390B1 (ko) 2019-02-14 2021-01-18 고려대학교 산학협력단 싱글 엔디드 3-레벨 펄스 진폭 변조 시그널링을 위한 장치 및 방법

Also Published As

Publication number Publication date
KR20000003573A (ko) 2000-01-15
JP2000148318A (ja) 2000-05-26
US6140841A (en) 2000-10-31

Similar Documents

Publication Publication Date Title
KR100292625B1 (ko) 고속인터페이스장치
US6317465B1 (en) Data transmission system
US7093145B2 (en) Method and apparatus for calibrating a multi-level current mode driver having a plurality of source calibration signals
TW423217B (en) Low voltage differential signaling driver with pre-emphasis circuit
JP3346999B2 (ja) 入出力装置
US6034555A (en) Semiconductor integrated circuit with input/output interface adapted for small-amplitude operation
US8320494B2 (en) Method and apparatus for generating reference voltage to adjust for attenuation
US5793816A (en) Method of transferring data between subsystems of a computer system
CN109923611B (zh) 用于功率高效驱动电路的设备及方法
KR20180087472A (ko) 멀티-레벨 통신 아키텍처를 위한 신호 라인의 인코딩 및 디코딩 장치 및 방법
US6211698B1 (en) High speed interface apparatus
US7260057B2 (en) Data transmission system
KR19990034472A (ko) 데이터 전송장치
US5034964A (en) N:1 time-voltage matrix encoded I/O transmission system
EP1410588B1 (en) Communication system, multilevel signal and mulitlevel signal driver using equalization or crosstalk cancellation
KR20050022310A (ko) 데이터 수신장치 및 데이터 전송시스템
US5869984A (en) Output buffer circuit utilizing FETS for lowering output resistance of a circuit block
US20030011400A1 (en) On chip method and apparatus for transmission of multiple bits using quantized voltage levels
KR100780881B1 (ko) 전류원 스위칭에 의한 저전력 듀얼 레벨 차동신호 전송회로
JP3484066B2 (ja) データ伝送システム
US5847576A (en) Low power, variable logic threshold voltage, logic gates
KR100380778B1 (ko) 논리 회로
KR100448247B1 (ko) 반도체 장치의 전류모드 전가산기
JPH11154859A (ja) 多値信号伝送方法および多値信号伝送システム並びに半導体集積回路
US20040037362A1 (en) Controlled frequency signals

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120222

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee