KR100290650B1 - Cdma시스템의타이밍/주파수발생보드에서입력지터제거장치및방법 - Google Patents

Cdma시스템의타이밍/주파수발생보드에서입력지터제거장치및방법 Download PDF

Info

Publication number
KR100290650B1
KR100290650B1 KR1019980027919A KR19980027919A KR100290650B1 KR 100290650 B1 KR100290650 B1 KR 100290650B1 KR 1019980027919 A KR1019980027919 A KR 1019980027919A KR 19980027919 A KR19980027919 A KR 19980027919A KR 100290650 B1 KR100290650 B1 KR 100290650B1
Authority
KR
South Korea
Prior art keywords
pulse
delay
flag
phase difference
jitter
Prior art date
Application number
KR1019980027919A
Other languages
English (en)
Other versions
KR20000008197A (ko
Inventor
종수 김
진호 최
Original Assignee
박종섭
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 현대전자산업주식회사 filed Critical 박종섭
Priority to KR1019980027919A priority Critical patent/KR100290650B1/ko
Publication of KR20000008197A publication Critical patent/KR20000008197A/ko
Application granted granted Critical
Publication of KR100290650B1 publication Critical patent/KR100290650B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H04L1/205—Arrangements for detecting or preventing errors in the information received using signal quality detector jitter monitoring
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/24—Radio transmission systems, i.e. using radiation field for communication between two or more posts
    • H04B7/26—Radio transmission systems, i.e. using radiation field for communication between two or more posts at least one of which is mobile
    • H04B7/2628—Radio transmission systems, i.e. using radiation field for communication between two or more posts at least one of which is mobile using code-division multiple access [CDMA] or spread spectrum multiple access [SSMA]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033—Correction by delay
    • H04L7/0037—Delay of clock signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 CDMA 및 PCS에 관한 것으로, 특히, 외부에서 입력되는 내부클럭을 이용하여 메인보드 또는 서브보드내에서 사용할 수 있도록 펄스폭을 가변하는 펄스폭가변부와; 내부클럭을 이용하여 펄스를 2초에 하나씩 만들어 내는 펄스발생부와; 상기 펄스폭가변부에서 가변된 펄스폭과 펄스발생부에서 만들어진 펄스의 위상차를 비교하여 중앙처리장치로 전송하는 펄스위상비교부와; 상기 펄스위상비교부에서 전송된 위상오차를 가지고 내부클럭의 듀티(Duty)값을 가변하는 중앙처리장치와; 상기 중앙처리장치의 제어신호에 따라 GPS 수신기로부터 입력되는 하나의 펄스에 신호를동기시키 위해 펄스를 지연시키거나 앞당겨 출력하는 펄스입력지연부를 포함하여 구성됨을 특징으로 하는 ＣＤＭＡ 시스템의 타이밍/주파수 발생보드에서 입력지터 제거장치로써, 본 발명은 이중화시 채널 카드의 불안정현상을 방지하는 효과가 있는 것이다.

Description

ＣＤＭＡ 시스템의 타이밍/주파수 발생보드에서 입력지터 제거장치 및 방법
본 발명은 CDMA 및 PCS에 관한 것으로, 특히, 시스템 내부에서 타이밍 주파수를 공급하는 보드에서 입력지터를 제거하는 장치에 관한 것이다.
종래의 코드 분활 다원접속방식(Code Division Multiple Access 이하 CDMA라 칭한다) 및 개인휴대통신(Personal Communication System 이하 PCS라 칭한다)에 실장되는 타이밍, 주파수 발생보드는 세계측위시스템(GROBAL POSITIONING SYSTEM 이하 GPS라 칭함)로부터의 1PPS 입력신호를 내부클럭펄스(19.6608㎒)을 이용하여 펄스폭을 가변한 후 내부 PP2S 발생부 및 위상 비교부로 입력하였으므로 외부 입력 1PPS의 펄스폭 가변시 사용하는 내부 클럭펄스(19.6608㎒)의 자체 지터에의해 두 보드의 입력신호가 동일 신호라 하더라도 펄스폭이 가변된 1PPS의 위상이 펄스폭 가변시 사용되는 클럭 펄스 한주기만큼의 오차가 두 보드간에 발생할 수 있다.
따라서, 상기 펄스폭이 가변된 1PPS의 지터에 의한 두 보드간 PP2S의 위상 오차로 인해 이중화시 채널 카드로 전송되는 PP2S의 비동기 현상이 발생되어 호처리시 악영향이 발생되는 문제점이 있었다.
본 발명의 목적은 상기와 같은 종래의 문제점을 해소하기 위한 것으로, 특히, CDMA 및 PCS용 타이밍/주파수 발생보드에서 내부 클럭 펄스로 인해 GPS로부터 입력되는 1PPS의 입력신호에 지터가 발생할경우 이 지터를 제거하며, 이중화시 PP2S의 동기를 유지하기 위한 입력 PPS지터를 제거하는 ＣＤＭＡ 시스템의 타이밍/주파수 발생보드에서 입력지터 제거장치 및 방법을 제공하는 데 있다.
상기와 같은 목적을 달성하기 위해 본 발명 ＣＤＭＡ 시스템의 타이밍/주파수 발생보드에서 입력지터 제거장치는 외부에서 입력되는 내부클럭을 이용하여 메인보드 또는 서브보드내에서 사용할 수 있도록 펄스폭을 가변하는 펄스폭가변부와; 내부클럭을 이용하여 펄스를 2초에 하나씩 만들어 내는 펄스발생부와; 상기 펄스폭가변부에서 가변된 펄스폭과 펄스발생부에서 만들어진 펄스의 위상차를 비교하여 중앙처리장치로 전송하는 펄스위상비교부와; 상기 펄스위상비교부에서 전송된 위상오차를 가지고 내부클럭의 듀티(Duty)값을 가변하는 중앙처리장치와; 상기 중앙처리장치의 제어신호에 따라 GPS 수신기로부터 입력되는 하나의 펄스에 신호를동기시키 위해 펄스를 지연시키거나 앞당겨 출력하는 펄스입력지연부를 포함하여 구성됨을 그 기술적 구성상의 특징으로 한다.
도 1 은 본 발명 ＣＤＭＡ 시스템의 타이밍/주파수 발생보드에서
입력지터 제거장치 개략적인 블럭도 이며,
도 2 는 본 발명 ＣＤＭＡ 시스템의 타이밍/주파수 발생보드에서 입력지터 제거방법을 보여주는 제어 흐름도 이며,
도 3 은 본 발명에서 두 보드의 이중화시 메인보드와 서브보드간
PP2S 동기화를 위한 지터 제거방법을 보여주는 제어 흐름도 이다.
<도면의 주요 부분에 대한 부호 설명>
10 : 펄스폭가변부 20 : 펄스발생부
30 : 펄스위상비교부 40 : 중앙처리장치
50 : 펄스입력지연부
이하, 상기와 같이 구성된 본 발명 ＣＤＭＡ 시스템의 타이밍/주파수 발생보드에서 입력지터 제거장치 및 방법의 기술적 사상에 따른 일 실시예를 들어, 첨부된 도면에 의거 상세히 설명하면 다음과 같다.
<실시예>
도 1 에 도시된 바와 같이, 펄스폭가변부(10)에서는 외부로부터 입력된 내부클럭을 이용해 보드내부에서 펄스를 사용할 수 있도록 펄스를 가변하여 펄스발생부(20)와, 펄스위상비교부(30)로 전송하게 된다. 펄스발생부(20)에서는 상기 펄스폭가변부(10)로부터 전송된 펄스와 외부로부터 입력된 내부클럭을 이용하여 2초당 하나씩 펄스를 만들어 펄스위상비교부(30)로 전송하게 된다. 펄스위상비교부(30)에서는 상기 펄스폭가변부(10)에서 가변되어 전송된 펄스와 펄스발생부(20)에서 만들어진 펄스의 위상차를 비교하여 중앙처리장치로 전송하게 된다. 중앙처리장치(40)에서는 상기 펄스위상비교부(30)에서 전송된 위상차를 가지고 내부클럭의 듀티(Duty)값을 가변하게 되며, 또한 펄스위상비교부(30)에서 전송된 위상차를 바탕으로하여 펄스를 지연시키거나 펄스를 복구하기 위해 펄스입력지연부(50)로 지연신호 및 복구신호를 전송하게 된다. 펄스입력지연부(50)에서는 상기 중앙처리장치(40)의 제어신호에 따라 GPS수신기로부터 입력되는 하나의 펄스에 타이밍이나 주파수를 동기시켜 입력된 펄스를 지연시키거나 지연된 펄스를 복구시켜 출력함으로써 내부클럭 펄스에의해 발생되는 지터를 소거하는 본 실시예를 구성한다.
이하, 상기와 같이 구성된 본 실시예의 동작을 도면을 참조하여 상세히 설명하면 다음과 같다.
도 1 은 ＣＤＭＡ 시스템의 타이밍/주파수 발생보드에서 입력지터를 제거하는 장치로써, GPS수신기(도시되지 않음)로부터 30∼50㎲의 펄스폭을 가진 하나의 펄스가 펄스입력지연부(50)로 입력되면, 이 펄스는 펄스폭을 가변하기 위해 펄스폭가변부(10)으로 전송된다. 상기 펄스입력지연부(50)로부터 전송된 30∼50㎲의 펄스폭을 가진 펄스는 펄스폭가변부(20)에서 50㎱의 펄스폭으로 가변된다.
상기 펄스폭가변부(20)에서 가변된 펄스를 자신의 보드와 상대편 보드와의 동기를 맞추기 위해 2초당 1개의 펄스를 만들어내는 펄스발생부(20)로 전송하고, 또한 상기 펄스폭가변부(10)로부터 전송되는 펄스와 상기 펄스발생부(20)로부터 전송되는 펄스의 위상을 비교하는 펄스위상비교부(30)로 전송하게 된다.
상기 펄스폭가변부(10)로부터 50㎱의 펄스폭으로 가변된 펄스를 전송받은 펄스발생부(20)에서는 상기 펄스폭가변부(10)로부터 전송된 펄스를 외부로부터 입력되는 내부클럭을 이용하여 상대편 보드와의 동기를 유지하는데 필요한 클럭펄스를 만들어 펄스위상비교부(30)로 전송하게 된다.
상기 펄스폭가변부(10)와 펄스발생부(20)로부터 각각의 펄스를 전송받은 펄스위상비교부(30)는 펄스를 비교하여 비교값이 위상차가 발생하지 않아 '0'으로 유지되면 가변된 펄스에 지터가 발생하지 않은 것으로 판단하고, 비교한 값에 위상차가 발생하여 '0'으로 유지되지 않고 '1'로 유지되면 가변된 펄스에 지터가 발생한 것으로 판단하게 된다.
상기 펄스위상비교부(30)의 비교판단 결과 위상차가 발생한것으로 판단되면 상기 펄스위상비교부(30)에서는 위상차 만큼의 펄스 오프셋을 중앙처리장치(40)로 전송하게 된다.
상기 펄스위상비교부(30)로부터 위상차만큼의 펄스 오프셋을 전송받은 중앙처리장치(40)는 상기 펄스위상비교부(30)에서 전송된 위상오차값을 바탕으로 내부클럭 펄스의 듀티(Duty)값을 가변하게 된다. 또한, 중앙처리장치(40)는 가변된 듀티값을 바탕으로 펄스입력지연부(50)로 지연신호 및 복구신호를 전송하게 된다.
펄스폭가변부(10)에서 가변된 펄스에 지터가 발생된 것으로 판단한 중앙처리장치(40)는 먼저, 지터의 발생시기가 상기 GPS수신기로부터 입력된 펄스를 지연하기 이전상태에서 발생된 것인지 펄스를 지연상태에서 지터가 발생된 것인지를 판단하게 된다.
만약 지터의 발생시기가 상기 GPS수신기로부터 입력된 펄스를 지연하기 이전상태이면 펄스입력지연부(50)로 지연신호를 전송하여 외부 펄스입력을 내부 클럭펄스의 반주기 만큼 지연시키고, 만일 지터의 발생시기가 상기 GPS수신기로부터 입력된 펄스를 지연한 상태이면 펄스입력지연부(50)로 지연 복구신호를 전송하여 GPS수신기로부터 입력되는 펄스의 입력을 지연전 상태로 복구시켜 내부클럭 펄스(19.6608㎒)에 의한 펄스지터를 제거하게 된다.
상기와 같은경우, 두 보드 매인보드와 서브보드가 동일 입력을 사용함으로 한쪽 보드에서 입력되는 펄스폭의 위상을 가변할 경우 내부 프로세서간 통신을 이용해 두 보드를 동일 상태로 유지함으로써 두 보드간의 기준 시간 클럭인 PP2S의 동기를 유지하게 되며, 내부 프로세서간 통신을 이용하여 두 보드의 입력 1PPS 지연여부 상태를 동일하게 유지할 경우 펄스폭이 가변된 1PPS 지터 발생보드와 서브보드의 PPS 입력지연부의 1PPS 위상 가변에 의한 메인보드의 1PPS 입력지연부 가변을 구분하기 위해 입력 지연 여부판단시 시퀀스 및 플래그 변수를 이용하였다.
이하, ＣＤＭＡ 시스템의 타이밍/주파수 발생보드에서 입력지터 제거방법을 도 2 를 참조하여 설명하면, 중앙처리장치(40)에서 지연 시퀀스를 노말(NORMAL)상태로 놓고, 지연 플래그(FLAG)를 오프한다(S10).
중앙처리장치(40)에서 펄스위상비교부(30)로부터 전송되는 펄스의 오프셋값을 읽어 들이고, 펄스의 오프셋값에 위상차가 발생하였나를 비교판단 한다(S20). 상기 제 20 단계(S20)의 비교판단 결과 펄스의 오프셋값에 위상차가 발생하였을때는 위상차 연속발생카운터를 증가시키고, 상기 증가된 위상차 연속발생카운터가 설정값보다 큰 가를 비교하여 위상차 연속발생카운터가 설정값보다 작을경우는 상기 제 20 단계(S20)로 리턴되어 오프셋값을 입력받는다.
상기에서 위상차 연속발생카운터가 설정값보다 큰 가를 비교하여 위상차 연속발생카운터가 설정값보다 크면 위상차를 보정하기 위해 펄스 위상차 보정루틴을 실행한다(S30).
상기 제 20 단계(S20)의 비교판단 결과 펄스의 오프셋에 위상차가 발생하지 않았을경우, 이전 오프셋값에 위상차가 발생하고 위상차 연속발생카운터가 설정값보다 작은가를 비교하여 위상차 연속발생카운터가 설정값보다 클경우 위상차 연속발생카운터 또는 지터 연속발생카운터를 리셋시킨다. 그러나 위상차 연속발생카운터가 설정값보다 작을경우는 지터 연속발생카운터를 증가시키고, 이후 증가된 지터 연속발생카운터가 설정값보다 큰가를 비교하여 지터 연속발생카운터가 설정값보다 작으면 위상차 연속발생카운터를 리셋시킨다(S40).
상기에서 증가된 지터 연속발생카운터가 설정값보다 큰가를 비교하여 지터 연속발생카운터가 설정값보다 크면 지터보정루틴을 수행한다(S50).
상기 지터 연속발생카운터가 설정값보다 클때 지연 플래그가 오프 상태인가를 비교하여(S51), 지연 플래그가 오프 상태이면 지연 시퀀스를 지연상태로 만들고 지연 플래그를 온시킨후 중앙처리장치에서는 다른 보드의 플래그를 오프시키기 위해 지연제어 신호를 인가시켜 시간을 지연시키고 지연 시퀀스를 노말상태로 유지하며(S52), 지연 플래그가 오프 상태가 아닐경우 지연 시퀀스를 복구상태로 만들고 지연 플래그를 오프시키며, 중앙처리장치(40)에서는 다른 보드의 플래그를 오프시키기 위해 지연제어 신호를 인가시켜 시간을 지연시키고 지연 시퀀스를 노말상태로 유지한다(S53).
이하, 이중화된 보드에서 매인 보드와 서브보드간의 PP2S 동기화를 위한 방법를 도 3 을 참조하여 설명하면, 중앙처리장(40)에서 지연 시퀀스를 노말(NORMAL)상태로 만들고 지연 플래그(FLAG)를 오프시킨다(T100).
메인보드의 중앙처리장치(40)에서 IPC(INTERPROCESSOR COMMUNICATION) 패켓 데이타를 읽어들이고, 이후 메인보드의 지연 플래그값과 서브보드의 지연 플래그값이 동일한가를 비교하여 메인보드의 지연 플래그값과 서브보드의 지연 플래그값이 동일하지 않을경우는 IPC 패켓 데이타를 다시한번 읽어 들이고, 메인보드의 지연 플래그값과 서브보드의 지연 플래그값이 동일하면 지연 시퀀스가 표준상태인가를 비교하여, 지연 시퀀스가 표준상태가 아닐때는 IPC 패켓 데이타를 다시 읽어들인다(T200).
상기 지연 시퀀스가 노말상태이면 지연 플래그가 오프인지를 비교하여 지연 플래그가 오프이면 펄스를 지연시키기 위해 지연 플래그를 온시키며, 한편, 지연 플래그가 온 상태이면 펄스를 복구시키기 위해 지연 플래그를 오프 시키고, 또한 다른 보드의 플래그를 온 시키기 위해 시간을 지연시키고 지연 시퀀스를 노말상태로 유지한다(T300).
이상에서 살펴본 바와 같이, 본 발명 ＣＤＭＡ 시스템의 타이밍/주파수 발생보드에서 입력지터 제거장치 및 방법은, 특히, 펄스폭 가변시 사용되는 내부 클럭의 자체 지터가 생길경우 PPS펄스폭 가변부로 입력되는 1PPS를 내부 클럭의 반주기 만큼 지연을 가해 펄스폭 가변된 1PPS의 지터를 제거하였으며, 또한 내부 프로세서간 통신을 이용하여 두 보드를 동일 상태로 유지함으로써, 최종 출력인 PP2S의 동기화를 유지해 이중화시 채널 카드의 불안정현상을 방지하는 효과가 있는 것이다.

Claims (4)

  1. 외부에서 입력되는 내부클럭을 이용하여 메인보드 또는 서브보드내에서 사용할 수 있도록 펄스폭을 가변하는 펄스폭가변부와; 내부클럭을 이용하여 펄스를 2초에 하나씩 만들어 내는 펄스발생부와; 상기 펄스폭가변부에서 가변된 펄스폭과 펄스발생부에서 만들어진 펄스의 위상차를 비교하여 중앙처리장치로 전송하는 펄스위상비교부와; 상기 펄스위상비교부에서 전송된 위상오차를 가지고 내부클럭의 듀티(Duty)값을 가변하는 중앙처리장치와; 상기 중앙처리장치의 제어신호에 따라 GPS 수신기로부터 입력되는 하나의 펄스에 신호를동기시키 위해 펄스를 지연시키거나 앞당겨 출력하는 펄스입력지연부를 포함하여 구성됨을 특징으로 하는 ＣＤＭＡ 시스템의 타이밍/주파수 발생보드에서 입력지터 제거장치.
  2. 지연 시퀀스를 노말(NORMAL)상태로 놓고, 지연 플래그(FLAG)를 오프 상태로 놓는 제 10 단계(S10)와; 펄스위상비교부로부터 전송되는 펄스의 오프셋값을 전송받은 중앙처리장치에서 위상차가 발생하였는가를 비교판단하는 제 20 단계(S20)와; 상기 제 20 단계(S20)의 비교판단 결과 오프셋값에 위상차가 발생되면 위상차 연속발생카운터를 증가시키고, 이후 위상차 연속발생카운터가 설정값보다 큰 가를 비교하여 위상차 연속발생카운터가 설정값보다 작으면 상기 제 20 단계(S20)로 리턴되고, 위상차 연속발생카운터가 설정값보다 크면 위상차 보정 루틴을 실행하는 제 30 단계(S30)와; 상기 제 20 단계(S20)에서 위상차가 발생하지 않았을 경우 이전에 입력된 오프셋값에 위상차가 발생하였나를 비교판단하여 위상차가 발생하지 않았을경우는 위상차 연속발생카운터와 지터 연속발생카운터를 리셋시키고, 한편 이전 오프셋값에 위상차가 발생하였으면 지터 연속발생카운터를 증가시키고 이후 증가된 지연 카운터가 설정값보다 큰가를 비교하여 지터 연속발생카운터값이 사용자 설정값보다 작으면 위상차 연속발생카운터를 리셋시키는 제 40 단계(S40)와; 지터 연속발생카운터값이 사용자 설정값보다 크면 지터보정루틴을 수행하는 제 50 단계(S50)로 순차동작됨을 특징으로 하는 ＣＤＭＡ 시스템의 타이밍/주파수 발생보드에서 입력지터 제거방법.
  3. 제 2 항에 있어서, 상기 제 50 단계(S50)에서 지터보정루틴은 지연 플래그값이 오프인가를 비교판단하는 제 51 단계(S51)와; 상기 51 단계(S51)의 비교판단 결과 제 지연 플래그값이 오프 상태이면 펄스를 지연시키기 위해 지연 플래그를 온시키고, 또한 다른 보드의 플래그를 온 시키기 위해 시간을 지연시키고 지연 시퀀스를 노말상태로 유지하는 제 52 단계(S52)와; 상기 제 51 단계(S51)의 비교판단 결과 상기 지연 플래그가 온 상태이면 펄스를 복구시키기 위해 지연 플래그를 오프 시키고, 또한 다른 보드의 플래그를 오프시키기 위해 시간을 지연 시키고 지연 시퀀스를 노말상태로 유지하는 제 53 단계(S53)로 순차동작됨을 특징으로 하는 ＣＤＭＡ 시스템의 타이밍/주파수 발생보드에서 입력지터 제거방법.
  4. 이중화된 보드에서 메인보드와 서브보드간의 PP2S 동기화를 위한 방법은 중앙처리장에서 지연 시퀀스를 노말(NORMAL)상태로 만들고 지연 플래그(FLAG)를 오프시키는 제 100 단계(T100)와; 메인보드의 중앙처리장치에서 IPC 패켓 데이타를 읽어들이고, 이후 메인보드의 지연 플래그값과 서브보드의 지연 플래그값이 동일한가를 비교하여 지연 플래그값이 동일하지 않을경우는 IPC 패켓 데이타를 다시한번 읽어 들이고, 지연 플래그값이 동일할 경우는 지연 시퀀스가 노말상태인가를 비교하여, 노말상태가 아니면 IPC 패켓 데이타를 한번더 읽어들이는 제 200 단계(T200)와; 상기 지연 시퀀스가 노말상태이고 지연 플래그가 오프이면 펄스를 지연시키기 위해 지연 플래그를 온시키며, 또한 다른 보드의 플래그를 온 시키기 위해 시간을 지연시키고 지연 시퀀스를 노말상태로 유지하게 되며, 지연 플래그가 온 상태이면 펄스를 복구시키기 위해 지연 플래그를 오프 시키고, 또한 다른 보드의 플래그를 오프시키기 위해 시간을 지연 시키고 지연 시퀀스를 노말상태로 유지하는 제 300 단계(T300)로 순차 동작됨을 특징으로 하는 ＣＤＭＡ 시스템의 타이밍/주파수 발생보드에서 입력지터 제거방법.
KR1019980027919A 1998-07-10 1998-07-10 Cdma시스템의타이밍/주파수발생보드에서입력지터제거장치및방법 KR100290650B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980027919A KR100290650B1 (ko) 1998-07-10 1998-07-10 Cdma시스템의타이밍/주파수발생보드에서입력지터제거장치및방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980027919A KR100290650B1 (ko) 1998-07-10 1998-07-10 Cdma시스템의타이밍/주파수발생보드에서입력지터제거장치및방법

Publications (2)

Publication Number Publication Date
KR20000008197A KR20000008197A (ko) 2000-02-07
KR100290650B1 true KR100290650B1 (ko) 2001-07-12

Family

ID=19543783

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980027919A KR100290650B1 (ko) 1998-07-10 1998-07-10 Cdma시스템의타이밍/주파수발생보드에서입력지터제거장치및방법

Country Status (1)

Country Link
KR (1) KR100290650B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180112379A (ko) * 2017-04-03 2018-10-12 엘에스산전 주식회사 이중화 구조를 갖는 통신 단말장치 및 그의 신호 중첩 방지 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180112379A (ko) * 2017-04-03 2018-10-12 엘에스산전 주식회사 이중화 구조를 갖는 통신 단말장치 및 그의 신호 중첩 방지 방법
KR102301633B1 (ko) * 2017-04-03 2021-09-13 엘에스일렉트릭 (주) 이중화 구조를 갖는 통신 단말장치 및 그의 신호 중첩 방지 방법

Also Published As

Publication number Publication date
KR20000008197A (ko) 2000-02-07

Similar Documents

Publication Publication Date Title
RU2020572C1 (ru) Компьютерная система
US6813721B1 (en) Methods and apparatus for generating high-frequency clocks deterministically from a low-frequency system reference clock
CN109361485B (zh) 一种在非实时系统中校准ptp主时钟的方法
KR100290650B1 (ko) Cdma시스템의타이밍/주파수발생보드에서입력지터제거장치및방법
JPH10200518A (ja) 同期信号検出方式
US7809973B2 (en) Spread spectrum clock for USB
US7661007B2 (en) Methods and systems for adjusting clock frequency
WO2010016427A1 (ja) 無線通信システム、受信機、および送信機
JP2001324584A (ja) 時刻同期装置、時刻同期システム及び時刻同期装置の制御方法
JP6800390B2 (ja) 通信装置、通信システム、通信方法および通信プログラム
US7714631B2 (en) Method and apparatus for synchronizing a clock generator in the presence of jittery clock sources
JP2821091B2 (ja) 遠方監視制御装置および時刻同期装置
JP2003156578A (ja) 時刻情報調整システム
JP2002209264A (ja) 移動体端末及びその間欠受信方法
JP3033543B2 (ja) フレーム同期回路
KR100231774B1 (ko) 이중화 시간/주파수 발생장치의 기준 시간 동기화방법
JPH02216513A (ja) シリアルクロック発生回路
KR19980037327A (ko) 이중화된 타이밍 동기시스템의 타이밍 공급회로
CN115102680A (zh) 卫星时钟同步方法、装置、系统以及存储介质
KR19980066118A (ko) 동기식장치에서 홀드오버 회로 및 방법
JP2005182693A (ja) 多重化システムおよびプロセッサモジュール
CN117478259A (zh) 时钟控制方法及装置
KR19980066408A (ko) 디지탈 셀룰라시스템에서 사용되는 기준클럭 공급장치 및 방법
KR19990051809A (ko) 이동통신 시스템에서 입력신호의 주기적인 입력유무 판단방법
JP3808424B2 (ja) Ｐｌｌ回路および位相同期方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20070302

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee