CN115102680A - 卫星时钟同步方法、装置、系统以及存储介质 - Google Patents

Abstract

本发明涉及一种卫星时钟同步方法、装置、系统以及存储介质，该方法包括基于本地晶振产生星载计算机的自守时时钟信号；响应于校时信号，根据外部参考秒脉冲信号对自守时时钟信号进行校时调节；基于调节后的自守时时钟每秒输出至少一路有效秒脉冲信号。本发明通过外部的参考秒脉冲信号和卫星自守时时钟对星上各设备进行时钟同步处理，有效降低时延，使星上设备时间同步，提升卫星系统的稳定性。

Description

卫星时钟同步方法、装置、系统以及存储介质

技术领域

本申请涉及卫星技术领域，尤其涉及一种卫星时钟同步方法、装置、系统以及存储介质。

背景技术

传统的卫星对于时钟同步功能的实现，仅仅依赖于外部GNSS(Global NavigationSatellite System)，CPU(Central Processing Unit)通过网口或者RS422接口读取GNSS模块的时间码，解析数据时间信息，进行自身的同步，但是这种方案完全依靠GNSS模块输出的PPS(Pulse Per Second)秒脉冲同步，CPU读取数据、读写外部GNSS芯片、数据传输、星务软件处理都有相应的时间延迟，这会导致时间不精确，卫星姿态轨道运行控制有误差。

同时，由于星上各个单机设备自身内部无实时时钟设计，没有实现自守时功能，整个星上设备的时间无法达到同步，时延比较大。也就是说，现在很多卫星仅仅依赖于GNSS，为了与地面时间系统保持一致，但是却忽略了自身系统的时间同步处理，一旦某一个单机时钟不同步，核心星务模块无法知道，导致卫星的控制有误差，卫星工作出现严重的异常，更可能导致整个卫星丢失具有较大的隐患。并且，单个的GNSS造价成本高，也有局限性，只能满足某一个单机，每个单机均配置则成本太高。

前面的叙述在于提供一般的背景信息，并不一定构成现有技术。

发明内容

针对上述技术问题，本申请提供一种卫星时钟同步方法、装置、系统以及存储介质，可以有效降低时延，使星上设备时间同步，提升卫星系统的稳定性，并且成本低。

为实现上述目的，本发明实施例提供一种卫星时钟同步方法，作为其中一种实施方式，该方法包括：

基于本地晶振产生星载计算机的自守时时钟信号；

响应于校时信号，根据外部参考秒脉冲信号对所述自守时时钟信号进行校时调节；

基于调节后的自守时时钟每秒输出至少一路有效秒脉冲信号。

可选地，所述响应于校时信号，根据外部参考秒脉冲信号对所述自守时时钟进行校时调节的步骤之前包括：

接收CPU生成并发送的所述校时信号，其中所述校时信号由所述CPU根据接收的所述自守时时钟信号和所述外部参考秒脉冲信号得到，所述校时信号包括校时使能信号和对应的校时数据。

可选地，所述校时使能信号为均匀校时使能信号，所述校时数据包括所述自守时时钟信号中微秒值对应的校时数据和均匀校时的时间间隔，所述响应于校时信号，根据外部参考秒脉冲信号对所述自守时时钟信号进行校时调节的步骤包括：

响应于所述均匀校时使能信号，获取所述均匀校时使能信号的类型；

在所述均匀校时使能信号为正向均匀校时使能信号时，在所述自守时时钟信号中的秒值的间隔值等于所述均匀校时的时间间隔，且所述自守时时钟信号中的微秒值等于0时，将所述自守时时钟信号中的微秒值设置为对应的校时数据，以此循环直至均匀校时取消；

在所述均匀校时使能信号为负向均匀校时使能信号时，在所述自守时时钟信号中的秒值的间隔值等于所述均匀校时的时间间隔，且所述自守时时钟信号中的微秒值累加到对应的校时数据时，将所述自守时时钟信号中的微秒值清零，以此循环直至均匀校时取消。

可选地，所述校时使能信号为集中校时使能信号，所述校时数据包括所述自守时时钟信号中秒值和微秒值对应的校时数据，所述响应于校时信号，根据外部参考秒脉冲信号对所述自守时时钟信号进行校时调节的步骤包括：

响应于所述集中校时使能信号，获取所述集中校时使能信号的类型；

在所述集中校时使能信号为正向集中校时使能信号时，所述自守时时钟信号中的秒值和微秒值分别加上所述校时数据中对应的秒值和微秒值；

在所述集中校时使能信号为负向集中校时使能信号时，所述自守时时钟信号中的秒值和微秒值分别减去所述校时数据中对应的秒值和微秒值。

可选地，所述校时信号为GPS校时使能信号，所述响应于校时信号，根据外部参考秒脉冲信号对所述自守时时钟信号进行校时调节的步骤包括：

响应于所述GPS校时使能信号，检测接收的所述外部参考秒脉冲信号的下降沿；

在检测到所述外部参考秒脉冲信号的下降沿时，判断所述自守时时钟信号中的微秒值是否大于或等于预设值；

若是，则所述自守时时钟信号中的微秒值清零，所述自守时时钟信号中的秒值加一；

若否，则所述自守时时钟信号中的微秒值清零。

可选地，所述基于调节后的自守时时钟每秒输出至少一路有效秒脉冲信号的步骤之前，还包括：响应于授时信号，根据所述授时信号中的授时数据对所述自守时时钟信号进行授时调节。

可选地，所述方法还包括：每隔预设时间产生一次时间中断信号，并发送至CPU。

基于同一发明构思，本发明还提供一种卫星时钟同步装置，该装置包括：

自守时时钟模块，用于基于本地晶振产生星载计算机的自守时时钟信号；

校时调节模块，用于响应于校时信号，根据外部参考秒脉冲信号对所述自守时时钟信号进行校时调节；

输出模块，基于调节后的自守时时钟每秒输出至少一路有效秒脉冲信号。

基于同一发明构思，本发明还提供一种卫星时钟同步系统，该系统包括CPU和FPGA，所述CPU与所述FPGA通信连接；其中，

所述FPGA用于基于本地晶振产生星载计算机的自守时时钟信号；

所述CPU用于根据外部参考秒脉冲信号和所述FPGA发送的所述自守时时钟信号得到校时信号。

所述FPGA还用于响应于所述校时信号，对所述自守时时钟信号进行校时调节，并基于调节后的自守时时钟每秒输出至少一路有效秒脉冲信号。

基于同一发明构思，本发明还提供一种计算机存储介质，所述存储介质中存储有至少一条指令或至少一段程序，所述至少一条指令或至少一段程序由处理器加载并执行以实现上述任一实施方式所述的卫星时钟同步方法。

因此，本发明实施例提供的卫星时钟同步方法，通过基于本地晶振产生星载计算机的自守时时钟信号；响应于校时信号，根据外部参考秒脉冲信号对自守时时钟信号进行校时调节；基于调节后的自守时时钟每秒输出至少一路有效秒脉冲信号。从而，该方法可以通过外部的参考秒脉冲信号和卫星自守时时钟对星上各设备进行时钟同步处理，有效降低时延，使星上设备时间同步，提升卫星系统的稳定性。

本发明提供的卫星时钟同步装置、系统以及存储介质与本发明提供的卫星时钟同步方法属于同一发明构思，因此具有相同的有益效果。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。为了更清楚地说明本申请实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明一实施例提供的卫星时钟同步方法的流程示意图；

图2为本发明一实施例提供的均匀校时的流程示意图；

图3为本发明另一实施例提供的集中校时的流程示意图；

图4为本发明一实施例提供的GPS校时的流程示意图；

图5为本发明一实施例提供的卫星时钟同步装置的结构框图；

图6为本发明一实施例提供的卫星时钟同步系统的结构框图。

本申请目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。通过上述附图，已示出本申请明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本申请构思的范围，而是通过参考特定实施例为本领域技术人员说明本申请的概念。

具体实施方式

为了使本领域的技术人员更好地理解本发明的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整的描述。显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。本领域普通技术人员基于本发明的实施例，在没有创造性劳动前提下获得的所有其它实施例，都应当属于本发明的保护范围。

需要说明的是，本发明的说明书、权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，但不必用于描述特定的顺序或先后次序。应当理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”及其任何变形，意图在于覆盖不排他的包含，例如，包括了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可以包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其他步骤或单元。

应该理解的是，虽然本申请实施例中的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，其可以以其他的顺序执行。而且，图中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，其执行顺序也不必然是依次进行，而是可以与其他步骤或者其他步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。

在后续的描述中，使用用于表示元件的诸如“模块”、“部件”或者“单元”的后缀仅为了有利于本申请的说明，其本身没有特定的意义。因此，“模块”、“部件”或者“单元”可以混合地使用。

除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。

图1为本发明一实施例提供的卫星时钟同步方法的流程示意图。如图1所示，作为其中一种实施方式，该方法可以包括：

步骤S1，基于本地晶振产生星载计算机的自守时时钟信号。

具体地，例如以FPGA为例，FPGA基于本地晶振内部产生一个纳秒，微秒，毫秒和秒计数。可选地，主时钟是100Mhz，当纳秒计数器计数到100，微秒计数器加1，当微秒计数器加到1000，毫秒计数器加1，当毫秒计数器加到1000，秒计数器加1。通过如上配置产生一个自身的微秒和秒值作为自守时时钟信号，也就是作为卫星平台时间。可选地，FPGA内部可设置32位秒值和20位微秒值时间寄存器，微秒时间寄存器范围为0～0xF423F。

步骤S3，响应于校时信号，根据外部参考秒脉冲信号对自守时时钟信号进行校时调节。

具体地，外部参考秒脉冲信号(Pulse Per Second，PPS)，例如为卫星上的GNSS(Global Navigation Satellite System)模块输出。校时信号例如为CPU生成并输出至FPGA，从而FPGA根据外部参考秒脉冲信号对自守时时钟信号进行校时调节。需要说明的是，FPGA根据外部参考秒脉冲信号对自守时时钟信号进行校时调节，指FPGA直接或间接根据外部参考秒脉冲信号对自守时时钟进行校时调节。对于间接，例如，FPGA将自守时时钟信号(前述的自身的秒值和微秒值)发送至CPU，CPU根据自守时时钟信号和接收的外部参考秒脉冲信号生成校时信号，然后将校时信号发送至FPGA，使FPGA对自守时时钟信号进行校正。即CPU进行指令控制，FPGA进行校时等的处理。可选地，CPU和FPGA之间通过EMIF总线通信。

在一实施发方式中，步骤S3，响应于校时信号，根据外部参考秒脉冲信号对自守时时钟进行校时调节之前包括：

接收CPU生成并发送的校时信号，其中校时信号由CPU根据接收的自守时时钟信号和外部参考秒脉冲信号得到，校时信号包括校时使能信号和对应的校时数据。

具体地，校时信号由CPU根据接收的自守时时钟信号和外部参考秒脉冲信号得到。其中，校时信号包括校时使能信号和对于的校时数据，校时使能信号可以控制FPGA进行不同类型的校时，相应的校时数据也不同，当然校时使能信号和对应的校时数据可以是同时发送，也可以是先后发送。

在一实施方式中，校时使能信号为均匀校时使能信号，校时数据包括自守时时钟信号中微秒值对应的校时数据和均匀校时的时间间隔，步骤S3，响应于校时信号，根据外部参考秒脉冲信号对自守时时钟信号进行校时调节，包括：

响应于均匀校时使能信号，获取均匀校时使能信号的类型；

在均匀校时使能信号为正向均匀校时使能信号时，在自守时时钟信号中的秒值的间隔值等于均匀校时的时间间隔，且自守时时钟信号中的微秒值等于0时，将自守时时钟信号中的微秒值设置为对应的校时数据，以此循环直至均匀校时取消；

在均匀校时使能信号为负向均匀校时使能信号时，在自守时时钟信号中的秒值的间隔值等于均匀校时的时间间隔，且自守时时钟信号中的微秒值累加到对应的校时数据时，将自守时时钟信号中的微秒值清零，以此循环直至均匀校时取消。

具体地，例如，CPU将均匀校时的时间间隔写入FPGA的秒寄存器pst_sh和pst_sl，均匀校时每次调整的时间(即自守时时钟信号中微秒值对应的校时数据)写入微秒寄存器pst_ush和pst_usl，再通过控制寄存器st_cr控制FPGA启动正向均匀校时或负向均匀校时功能。可选地，均匀校时的时间校正范围为±[(1～0xF3E58)us/(1～0xFFFF)]s。其中，可选地，pst_sh为秒寄存器，数据高16bit；pst_sl为秒寄存器，数据低16bit；pst_ush为微秒寄存器，数据高16bit；pst_usl为微秒寄存器，数据低16bit。

图2为本发明一实施例提供的均匀校时的流程示意图。如图2所示，在一实施方式中，校时使能信号为均匀校时使能信号，校时数据包括自守时时钟信号中微秒值对应的校时数据和均匀校时的时间间隔，步骤S3，响应于校时信号，根据外部参考秒脉冲信号对自守时时钟信号进行校时调节，包括：

S301，判断均匀校时使能信号是否为正向均匀校时使能信号；

若是，则进入步骤S302，在自守时时钟信号中的秒值的间隔值等于均匀校时的时间间隔，且自守时时钟信号中的微秒值等于0时，将自守时时钟信号中的微秒值设置为对应的校时数据，以此循环直至均匀校时取消；

若否，则进入步骤S303，在自守时时钟信号中的秒值的间隔值等于均匀校时的时间间隔，且自守时时钟信号中的微秒值累加到对应的校时数据时，将自守时时钟信号中的微秒值清零，以此循环直至均匀校时取消。

在一实施方式中，校时使能信号为集中校时使能信号，校时数据包括自守时时钟信号中秒值和微秒值对应的校时数据，步骤S3，响应于校时信号，根据外部参考秒脉冲信号对自守时时钟信号进行校时调节，包括：

响应于集中校时使能信号，获取集中校时使能信号的类型；

在集中校时使能信号为正向集中校时使能信号时，将自守时时钟信号中的秒值和微秒值分别加上校时数据中对应的秒值和微秒值；

在集中校时使能信号为负向集中校时使能信号时，将自守时时钟信号中的秒值和微秒值分别减去校时数据中对应的秒值和微秒值。

具体地，例如，CPU将需要集中校正的时间秒值，即自守时时钟信号中秒值对应的校时数据，写入秒寄存器pst_sh和pst_sl，将微秒值，即自守时时钟信号中微秒值对应的校时数据，写入微秒寄存器pst_ush和pst_usl，再通过控制寄存器st_cr控制FPGA启动正向集中校时或负向集中校时功能。正向集中校时启动之后，马上生效，FPGA在原时间基础上进行加法操作。负向集中校时启动之后，马上生效，FPGA在原时间基础上进行减法操作。可选地，集中校时的时间校正范围为±[(1～0xFFFF)s(1～0xF3E58)us]。

图3为本发明一实施例提供的集中校时的流程示意图。如图3所示，在一实施方式中，校时使能信号为集中校时使能信号，校时数据包括自守时时钟信号中秒值和微秒值对应的校时数据，步骤S3，响应于校时信号，根据外部参考秒脉冲信号对自守时时钟信号进行校时调节，包括：

步骤S311，判断集中校时使能信号是否为正向集中校时使能信号；

若是，则进入步骤S312，自守时时钟信号中的秒值和微秒值分别加上校时数据中对应的秒值和微秒值。

若否，则进入步骤S313，自守时时钟信号中的秒值和微秒值分别减去校时数据中对应的秒值和微秒值。

在一实施方式中，校时信号为GPS校时使能信号，步骤S3，响应于校时信号，根据外部参考秒脉冲信号对自守时时钟信号进行校时调节，包括：

响应于GPS校时使能信号，检测接收的外部参考秒脉冲信号的下降沿；

在检测到外部参考秒脉冲信号的下降沿时，判断自守时时钟信号中的微秒值是否大于或等于预设值；

若是，则自守时时钟信号中的微秒值清零，自守时时钟信号中的秒值加一；

若否，则自守时时钟信号中的微秒值清零。

具体地，例如，FPGA响应于CPU发送的GPS校时使能信号，检测接收的外部参考秒脉冲信号的下降沿。其中，本实施例中，FPGA接收外部参考脉冲信号。即FPGA在接收到GPS校时使能信号后，当FPGA采到外部参考秒脉冲信号的下降沿后，在微秒值大于或等于500毫秒时，微秒计数清零，秒值计数加一，否则，微秒计数清零，秒值计数不加一。

图4为本发明一实施例提供的GPS校时的流程示意图。如图4所示，在一实施方式中，校时信号为GPS校时使能信号，步骤S3，响应于校时信号，根据外部参考秒脉冲信号对自守时时钟信号进行校时调节，包括：

步骤S321，判断是否检测到外部参考秒脉冲信号的下降沿；

若否，则返回步骤S321；

若是，则进入步骤S322，判断自守时时钟信号中的微秒值是否大于或等于预设值；

若是，则进入步骤S323，自守时时钟信号中的微秒值清零，自守时时钟信号中的秒值加一；

若否，则进入步骤S324，自守时时钟信号中的微秒值清零。

步骤S5，基于调节后的自守时时钟每秒输出至少一路有效秒脉冲信号。

具体地，例如，FPGA基于调节后的自守时时钟进行累加，每秒输出至少一路有效脉冲信号。即在FPGA内部自动产生一个自守时时钟，同时根据CPU的指令，FPGA进行授时和/或校时处理，输出N路有效秒脉冲信号给其他模块或单机，实现卫星上自身系统的时钟同步，便于各个单机对卫星的姿态，热控等。

在一实施方式中，步骤S5，基于调节后的自守时时钟每秒输出至少一路有效秒脉冲信号之前，还包括：响应于授时信号，根据授时信号中的授时数据对自守时时钟信号进行授时调节。

具体地，例如地面授时时，CPU将授时数据的时间秒值写入秒寄存器pst_sh和pst_sl，授时数据的微秒值写入微秒寄存器pst_ush和pst_usl，再通过控制寄存器st_cr控制FPGA启动授时功能，FPGA将时间秒值和微秒值更改为授时数据。

在一实施方式中，该卫星时钟同步方法还包括：每隔预设时间产生一次时间中断信号，并发送至CPU。

具体地，例如每隔250ms，FPGA产生一次中断，可选地，两次中断间隔不得小于220ms，否则不产生中断，CPU接收到中断信号后产生清除中断标志。以便CPU通过中断判断FPGA工作是否异常，时间是否同步，以及发现异常，CPU及时的做出处理，例如，切换备机FPGA等。

需要说明是的，同时具备集中校时、均匀校时、GPS校时以及授时功能时，FPGA接收到CPU发送的校时信号(均匀校时、集中校时、GPS校时)或授时信号后，分别对信号类型进行判断，对应执行相应的步骤。

本发明实施例提供的卫星时钟同步方法，通过基于本地晶振产生星载计算机的自守时时钟信号；响应于校时信号，根据外部参考秒脉冲信号对自守时时钟信号进行校时调节；基于调节后的自守时时钟每秒输出至少一路有效秒脉冲信号。从而，该方法可以通过外部的参考秒脉冲信号和卫星自守时时钟对星上各设备进行时钟同步处理，有效降低时延，使星上设备时间同步，提升卫星系统的稳定性。

基于同一发明构思，本发明实施例还提供一种卫星时钟同步装置，图5为本发明一实施例提供的卫星时钟同步装置的结构框图。如图5所示，该卫星时钟同步装置50包括：

自守时时钟模块51，用于基于本地晶振产生星载计算机的自守时时钟信号；

校时调节模块52，用于响应于校时信号，根据外部参考秒脉冲信号对自守时时钟信号进行校时调节；

输出模块53，基于调节后的自守时时钟每秒输出至少一路有效秒脉冲信号。

在一实施方式中，该装置还包括EMIF读写控制模块54，用于接收CPU生成并发送的校时信号，其中校时信号由CPU根据接收的自守时时钟信号和外部参考秒脉冲信号得到，校时信号包括校时使能信号和对应的校时数据。

在一实施方式中，校时使能信号为均匀校时使能信号，校时数据包括自守时时钟信号中微秒值对应的校时数据和均匀校时的时间间隔，校时调节模块52包括均匀校时单元521，用于响应于均匀校时使能信号，获取均匀校时使能信号的类型；在均匀校时使能信号为正向均匀校时使能信号时，在自守时时钟信号中的秒值的间隔值等于均匀校时的时间间隔，且自守时时钟信号中的微秒值等于0时，将自守时时钟信号中的微秒值设置为对应的校时数据，以此循环直至均匀校时取消；在均匀校时使能信号为负向均匀校时使能信号时，在自守时时钟信号中的秒值的间隔值等于均匀校时的时间间隔，且自守时时钟信号中的微秒值累加到对应的校时数据时，将自守时时钟信号中的微秒值清零，以此循环直至均匀校时取消。

在一实施方式中，校时使能信号为集中校时使能信号，校时数据包括自守时时钟信号中秒值和微秒值对应的校时数据，校时调节模块52包括集中校时单元522，用于响应于集中校时使能信号，获取集中校时使能信号的类型；在集中校时使能信号为正向集中校时使能信号时，自守时时钟信号中的秒值和微秒值分别加上校时数据中对应的秒值和微秒值；在集中校时使能信号为负向集中校时使能信号时，自守时时钟信号中的秒值和微秒值分别减去校时数据中对应的秒值和微秒值。

在一实施方式中，校时信号为GPS校时使能信号，校时调节模块52包括GPS校时单元523，用于响应于GPS校时使能信号，检测接收的外部参考秒脉冲信号的下降沿；在检测到外部参考秒脉冲信号的下降沿时，判断自守时时钟信号中的微秒值是否大于或等于预设值；若是，则自守时时钟信号中的微秒值清零，自守时时钟信号中的秒值加一；若否，则自守时时钟信号中的微秒值清零。

在一实施方式中，卫星时钟同步装置还包括授时模块55，用于响应于授时信号，根据授时信号中的授时数据对自守时时钟信号进行授时调节。

在一实施方式中，卫星时钟同步装置还包括时间片中断模块56，用于每隔预设时间产生一次时间中断信号，并发送至CPU。

需要说明的是，本方法实施例未进行说明或详细说明的地方请参考前述实施例描述，此处不再进行赘述。

基于同一发明构思，本发明实施例还提供一种卫星时钟同步系统，图6为本发明一实施例提供的卫星时钟同步系统的结构框图。如图6所示，该系统包括CPU 60和FPGA 61，CPU 60与FPGA 61通信连接；其中，

FPGA 61用于基于本地晶振产生星载计算机的自守时时钟信号；

CPU 60用于根据外部参考秒脉冲信号和FPGA 61发送的自守时时钟信号得到校时信号。

FPGA 61还用于响应于校时信号，对自守时时钟信号进行校时调节，并基于调节后的自守时时钟每秒输出至少一路有效秒脉冲信号。

在一实施例中，FPGA 61还用于接收CPU 60生成并发送的校时信号，其中校时信号由CPU 60根据接收的自守时时钟信号和外部参考秒脉冲信号得到，校时信号包括校时使能信号和对应的校时数据。

在一实施例中，校时使能信号为均匀校时使能信号，校时数据包括自守时时钟信号中微秒值对应的校时数据和均匀校时的时间间隔，FPGA 61还用于响应于均匀校时使能信号，获取均匀校时使能信号的类型；在均匀校时使能信号为正向均匀校时使能信号时，在自守时时钟信号中的秒值的间隔值等于均匀校时的时间间隔，且自守时时钟信号中的微秒值等于0时，将自守时时钟信号中的微秒值设置为对应的校时数据，以此循环直至均匀校时取消；在均匀校时使能信号为负向均匀校时使能信号时，在自守时时钟信号中的秒值的间隔值等于均匀校时的时间间隔，且自守时时钟信号中的微秒值累加到对应的校时数据时，将自守时时钟信号中的微秒值清零，以此循环直至均匀校时取消。

在一实施方式中，校时使能信号为集中校时使能信号，校时数据包括自守时时钟信号中秒值和微秒值对应的校时数据，FPGA 61还用于响应于集中校时使能信号，获取集中校时使能信号的类型；在集中校时使能信号为正向集中校时使能信号时，自守时时钟信号中的秒值和微秒值分别加上校时数据中对应的秒值和微秒值；在集中校时使能信号为负向集中校时使能信号时，自守时时钟信号中的秒值和微秒值分别减去校时数据中对应的秒值和微秒值。

在一实施方式中，校时信号为GPS校时使能信号，FPGA 61还用于响应于GPS校时使能信号，检测接收的外部参考秒脉冲信号的下降沿；在检测到外部参考秒脉冲信号的下降沿时，判断自守时时钟信号中的微秒值是否大于或等于预设值；若是，则自守时时钟信号中的微秒值清零，自守时时钟信号中的秒值加一；若否，则自守时时钟信号中的微秒值清零。

在一实施方式中，FPGA 61还用于响应于授时信号，根据授时信号中的授时数据对自守时时钟信号进行授时调节。

需要说明的是，本方法实施例未进行说明或详细说明的地方请参考前述实施例描述，此处不再进行赘述。

需要说明的是，FPGA 61内部具体模块及单元划分可以参考图5示出的卫星时钟同步装置50，此处不再具体示出。

值得一提的是，本卫星时钟同步系统，CPU通过发送授时和校时的指令，FPGA内部进行授时，校时的处理，使得CPU的处理更加简洁，只需要通过总线操作FPGA即可。简化了CPU的工作，在FPGA中做这种授时、校时的逻辑，系统不易跑飞，整个系统更加趋于稳定，同时，FPGA是并行的进程，处理速度更快。

基于同一发明构思，本发明还提供一种计算机存储介质，存储介质中存储有至少一条指令或至少一段程序，至少一条指令或至少一段程序由处理器加载并执行以实现上述任一实施方式的卫星时钟同步方法。

可选地，上述介质可以位于计算机网络的多个网络服务器中的至少一个网络服务器，可选地，在本实施例中，上述介质可以包括但不限于：U盘、只读存储器(ROM，Read-OnlyMemory)、随机存取存储器(RAM，Random Access Memory)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。

需要说明的是，本方法实施例未进行说明或详细说明的地方请参考前述实施例描述，此处不再进行赘述。

本发明实施例提供的卫星时钟同步装置、系统及存储介质，通过基于本地晶振产生星载计算机的自守时时钟信号；响应于校时信号，根据外部参考秒脉冲信号对自守时时钟信号进行校时调节；基于调节后的自守时时钟每秒输出至少一路有效秒脉冲信号。从而，该方法可以通过外部的参考秒脉冲信号和卫星自守时时钟对星上各设备进行时钟同步处理，有效降低时延，使星上设备时间同步，提升卫星系统的稳定性。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定发明，任何熟悉本专业的技术人员，在不脱离发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离发明技术方案内容，依据发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (10)

1.一种卫星时钟同步方法，其特征在于，包括：

基于本地晶振产生星载计算机的自守时时钟信号；

响应于校时信号，根据外部参考秒脉冲信号对所述自守时时钟信号进行校时调节；

基于调节后的自守时时钟每秒输出至少一路有效秒脉冲信号。

2.根据权利要求1所述的卫星时钟同步方法，其特征在于，所述响应于校时信号，根据外部参考秒脉冲信号对所述自守时时钟进行校时调节的步骤之前包括：

接收CPU生成并发送的所述校时信号，其中所述校时信号由所述CPU根据接收的所述自守时时钟信号和所述外部参考秒脉冲信号得到，所述校时信号包括校时使能信号和对应的校时数据。

3.根据权利要求2所述的卫星时钟同步方法，其特征在于，所述校时使能信号为均匀校时使能信号，所述校时数据包括所述自守时时钟信号中微秒值对应的校时数据和均匀校时的时间间隔，所述响应于校时信号，根据外部参考秒脉冲信号对所述自守时时钟信号进行校时调节的步骤包括：

响应于所述均匀校时使能信号，获取所述均匀校时使能信号的类型；

在所述均匀校时使能信号为正向均匀校时使能信号时，在所述自守时时钟信号中的秒值的间隔值等于所述均匀校时的时间间隔，且所述自守时时钟信号中的微秒值等于0时，将所述自守时时钟信号中的微秒值设置为对应的校时数据，以此循环直至均匀校时取消；

在所述均匀校时使能信号为负向均匀校时使能信号时，在所述自守时时钟信号中的秒值的间隔值等于所述均匀校时的时间间隔，且所述自守时时钟信号中的微秒值累加到对应的校时数据时，将所述自守时时钟信号中的微秒值清零，以此循环直至均匀校时取消。

4.根据权利要求2所述的卫星时钟同步方法，其特征在于，所述校时使能信号为集中校时使能信号，所述校时数据包括所述自守时时钟信号中秒值和微秒值对应的校时数据，所述响应于校时信号，根据外部参考秒脉冲信号对所述自守时时钟信号进行校时调节的步骤包括：

响应于所述集中校时使能信号，获取所述集中校时使能信号的类型；

在所述集中校时使能信号为正向集中校时使能信号时，所述自守时时钟信号中的秒值和微秒值分别加上所述校时数据中对应的秒值和微秒值；

在所述集中校时使能信号为负向集中校时使能信号时，所述自守时时钟信号中的秒值和微秒值分别减去所述校时数据中对应的秒值和微秒值。

5.根据权利要求1所述的卫星时钟同步方法，其特征在于，所述校时信号为GPS校时使能信号，所述响应于校时信号，根据外部参考秒脉冲信号对所述自守时时钟信号进行校时调节的步骤包括：

响应于所述GPS校时使能信号，检测接收的所述外部参考秒脉冲信号的下降沿；

在检测到所述外部参考秒脉冲信号的下降沿时，判断所述自守时时钟信号中的微秒值是否大于或等于预设值；

若是，则所述自守时时钟信号中的微秒值清零，所述自守时时钟信号中的秒值加一；

若否，则所述自守时时钟信号中的微秒值清零。

6.根据权利要求1所述的卫星时钟同步方法，其特征在于，所述基于调节后的自守时时钟每秒输出至少一路有效秒脉冲信号的步骤之前，还包括：响应于授时信号，根据所述授时信号中的授时数据对所述自守时时钟信号进行授时调节。

7.根据权利要求1所述的卫星时钟同步方法，其特征在于，所述方法还包括：

每隔预设时间产生一次时间中断信号，并发送至CPU。

8.一种卫星时钟同步装置，其特征在于，包括：

自守时时钟模块，用于基于本地晶振产生星载计算机的自守时时钟信号；

校时调节模块，用于响应于校时信号，根据外部参考秒脉冲信号对所述自守时时钟信号进行校时调节；

输出模块，基于调节后的自守时时钟每秒输出至少一路有效秒脉冲信号。

9.一种卫星时钟同步系统，其特征在于，包括CPU和FPGA，所述CPU与所述FPGA通信连接；其中，

所述FPGA用于基于本地晶振产生星载计算机的自守时时钟信号；

所述CPU用于根据外部参考秒脉冲信号和所述FPGA发送的所述自守时时钟信号得到校时信号。

所述FPGA还用于响应于所述校时信号，对所述自守时时钟信号进行校时调节，并基于调节后的自守时时钟每秒输出至少一路有效秒脉冲信号。

10.一种计算机存储介质，其特征在于，所述存储介质中存储有至少一条指令或至少一段程序，所述至少一条指令或至少一段程序由处理器加载并执行以实现如权利要求1-7任一项所述的卫星时钟同步方法。

Images