JP2005182693A - 多重化システムおよびプロセッサモジュール - Google Patents
多重化システムおよびプロセッサモジュール Download PDFInfo
- Publication number
- JP2005182693A JP2005182693A JP2003426277A JP2003426277A JP2005182693A JP 2005182693 A JP2005182693 A JP 2005182693A JP 2003426277 A JP2003426277 A JP 2003426277A JP 2003426277 A JP2003426277 A JP 2003426277A JP 2005182693 A JP2005182693 A JP 2005182693A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock
- processor
- phase
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Hardware Redundancy (AREA)
Abstract
【解決手段】 動作ズレ検出回路140において、クロック信号CLK1、CLK2のズレを検出したことを契機に、回復動作に入る。位相差検出回路143で動作ズレの期間を検出し、動作ズレの期間に応じた位相先行信号S15と位相遅れ信号S16とを電圧調整回路144に出力する。電圧調整回路144は入力された位相先行信号S15と位相遅れ信号S16とに応じてリファレンス電圧を上下させ、VCO145に入力する。
【選択図】 図1
Description
互いに同期して動作する少なくとも2つの動作モジュールを備える多重化システムであって、
各動作モジュールは、
動作クロックに応答して動作するプロセッサと、
前記プロセッサの動作タイミングと同期対象の他の動作モジュール内のプロセッサの動作タイミングとの差分に応じた動作クロックを生成して、前記プロセッサに供給するクロック部と、
を具備する。
周波数制御信号の信号レベルに応じた周波数の動作クロックを生成して、前記プロセッサに供給するクロック生成手段と、
前記プロセッサの動作タイミングを示す信号と、同期対象の他の動作モジュール内のプロセッサの動作タイミングを示す信号とを比較することにより、前記プロセッサの動作タイミングと同期対象の他の動作モジュール内のプロセッサの動作タイミングとの差分を求め、求めた差分に対応する信号レベルを有する周波数制御信号を前記クロック生成手段に供給する差分検出手段と、
を具備する。
前記少なくとも2つの動作モジュールは、ロックステップ動作を行う動作モジュールであり、
前記差分検出手段は、前記少なくとも2つの動作モジュールのプロセッサの対応する出力信号出力タイミング同士を比較して、その差分を検出し、検出した差分に対応する信号レベルの周波数制御信号を出力する。
動作クロックに応答して動作するプロセッサと、
前記プロセッサの動作タイミングと同期対象の他の動作モジュール内のプロセッサの動作タイミングとの差分に応じた動作クロックを生成して、前記プロセッサに供給するクロック部と、
を具備する。
システムモジュール1と2との間のデータ交換はI/O13、23を介して行う。
10、20 CPU
11、21 チップセット
12、22 主メモリ
13、23 I/O
14、24 クロック生成部
140、240 動作ズレ検出回路
141、241 タイミング発生回路
142、242 位相信号発生回路
143、243 位相差検出回路
1431、1432 Dフリップフロップ
144、244 電圧調整回路
145、245 VCO
146、246 二重化状態保持回路
S10、S20 バス動作を示す信号
S11、S21 動作ズレ検出信号
S12、S22 動作開始信号
S13、S23 位相信号
S14、S24 二重化同期ステータス信号
S15、S25 位相先行信号
S16、S26 位相遅れ信号
S17、S27 リファレンス電圧信号
S18、S28 電圧一定信号
Claims (4)
- 互いに同期して動作する少なくとも2つの動作モジュールを備える多重化システムであって、
各動作モジュールは、
動作クロックに応答して動作するプロセッサと、
前記プロセッサの動作タイミングと同期対象の他の動作モジュール内のプロセッサの動作タイミングとの差分に応じた動作クロックを生成して、前記プロセッサに供給するクロック部と、
を具備することを特徴とする多重化システム。 - 前記クロック部は、
周波数制御信号の信号レベルに応じた周波数の動作クロックを生成して、前記プロセッサに供給するクロック生成手段と、
前記プロセッサの動作タイミングを示す信号と、同期対象の他の動作モジュール内のプロセッサの動作タイミングを示す信号とを比較することにより、前記プロセッサの動作タイミングと同期対象の他の動作モジュール内のプロセッサの動作タイミングとの差分を求め、求めた差分に対応する信号レベルを有する周波数制御信号を前記クロック生成手段に供給する差分検出手段と、
を具備することを特徴とする請求項1に記載の多重化システム。 - 前記少なくとも2つの動作モジュールは、ロックステップ動作を行う動作モジュールであり、
前記差分検出手段は、前記少なくとも2つの動作モジュールのプロセッサの対応する出力信号出力タイミング同士を比較して、その差分を検出し、検出した差分に対応する信号レベルの周波数制御信号を出力する、
ことを特徴とする請求項2に記載の多重化システム。 - 動作クロックに応答して動作するプロセッサと、
前記プロセッサの動作タイミングと同期対象の他の動作モジュール内のプロセッサの動作タイミングとの差分に応じた動作クロックを生成して、前記プロセッサに供給するクロック部と、
を具備することを特徴とするプロセッサモジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003426277A JP4062251B2 (ja) | 2003-12-24 | 2003-12-24 | 多重化システムおよびプロセッサモジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003426277A JP4062251B2 (ja) | 2003-12-24 | 2003-12-24 | 多重化システムおよびプロセッサモジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005182693A true JP2005182693A (ja) | 2005-07-07 |
JP4062251B2 JP4062251B2 (ja) | 2008-03-19 |
Family
ID=34785854
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003426277A Expired - Fee Related JP4062251B2 (ja) | 2003-12-24 | 2003-12-24 | 多重化システムおよびプロセッサモジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4062251B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009251854A (ja) * | 2008-04-04 | 2009-10-29 | Nec Corp | データ処理装置及び同期方法 |
JP2010211635A (ja) * | 2009-03-11 | 2010-09-24 | Nec Corp | フォールトトレラントコンピュータ、その同期制御方法及びコンピュータプログラム |
WO2011068177A1 (ja) * | 2009-12-02 | 2011-06-09 | 日本電気株式会社 | 二重化計算システム及び二重化計算方法 |
-
2003
- 2003-12-24 JP JP2003426277A patent/JP4062251B2/ja not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009251854A (ja) * | 2008-04-04 | 2009-10-29 | Nec Corp | データ処理装置及び同期方法 |
JP2010211635A (ja) * | 2009-03-11 | 2010-09-24 | Nec Corp | フォールトトレラントコンピュータ、その同期制御方法及びコンピュータプログラム |
WO2011068177A1 (ja) * | 2009-12-02 | 2011-06-09 | 日本電気株式会社 | 二重化計算システム及び二重化計算方法 |
JPWO2011068177A1 (ja) * | 2009-12-02 | 2013-04-18 | 日本電気株式会社 | 二重化計算システム及び二重化計算方法 |
US8862934B2 (en) | 2009-12-02 | 2014-10-14 | Nec Corporation | Redundant computing system and redundant computing method |
Also Published As
Publication number | Publication date |
---|---|
JP4062251B2 (ja) | 2008-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1380952B1 (en) | Fault-tolerant computer system, re-synchronization method thereof and re-synchronization program thereof | |
JP5459807B2 (ja) | マルチプロセッサデータ処理システムにおけるデバッグシグナリング | |
KR930005797B1 (ko) | 마이크로 프로세서 리세트회로 및 방법과 컴퓨터시스템 | |
JP2009147869A (ja) | 同期化回路 | |
JPS6227813A (ja) | 位相同期方式 | |
JPH08298503A (ja) | 非整数倍クロック変換器およびその方法 | |
EP2221684A2 (en) | Distributed control system | |
WO2004034260A3 (de) | Verfahren und schaltungsanordnung zur synchronisation synchron oder asynchron getakteter verarbeitungseinheiten | |
JP4062251B2 (ja) | 多重化システムおよびプロセッサモジュール | |
JP3821806B2 (ja) | フォールトトレラントコンピュータ、そのトランザクション同期制御方法及びプログラム | |
US11804159B2 (en) | Timing controller, clock reset method, and display panel | |
US7714631B2 (en) | Method and apparatus for synchronizing a clock generator in the presence of jittery clock sources | |
JP3861650B2 (ja) | インターフェース回路 | |
US7010709B2 (en) | Information processing device | |
JP5892083B2 (ja) | パラメータ設定装置、パラメータ設定プログラム及びパラメータ設定方法 | |
JP2002328744A (ja) | 半導体集積回路装置 | |
JP6410538B2 (ja) | 半導体集積回路、半導体集積回路を備えた装置、半導体集積回路におけるクロックの制御方法、並びにプログラム。 | |
JP2000187612A (ja) | データフェッチタイミング切り替え回路 | |
JP2000200255A (ja) | プロセッサ間の同期化方法及び同期回路 | |
JP3918847B2 (ja) | 非同期信号転送システム、非同期信号転送装置及びそれらに用いる非同期信号転送方法 | |
JP2013196272A (ja) | フォールトトレラントサーバ、フォールトトレラントサーバの動作方法、及びbmc | |
KR20060080380A (ko) | 시스템 온 칩을 위한 ip 모듈 | |
JP2015194847A (ja) | フォールトトレラントサーバ、同期化方法、及びプログラム | |
JP4741632B2 (ja) | 半導体集積回路装置 | |
JP2010211250A (ja) | フォールトトレラントコンピュータ及びそのタイミング調整方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070706 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070717 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070918 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071217 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |