JP2009251854A - データ処理装置及び同期方法 - Google Patents
データ処理装置及び同期方法 Download PDFInfo
- Publication number
- JP2009251854A JP2009251854A JP2008097889A JP2008097889A JP2009251854A JP 2009251854 A JP2009251854 A JP 2009251854A JP 2008097889 A JP2008097889 A JP 2008097889A JP 2008097889 A JP2008097889 A JP 2008097889A JP 2009251854 A JP2009251854 A JP 2009251854A
- Authority
- JP
- Japan
- Prior art keywords
- count value
- data
- time
- unit
- time counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Hardware Redundancy (AREA)
Abstract
【解決手段】I/Oデバイス30AからCPU部20Aへ送信されるデータパケット50は、送信時の時刻カウンタ21Aのカウント値が付加されて、他のシステム1Bにも送信されるようになっている。受信部23Aは、I/Oデバイス30AからCPU部20Aに送信されるデータパケット50を受信するとともに、他のシステム1Bから送信されたデータパケット50も受信するが、それぞれのデータパケット50の受信時に時刻カウンタ21Aのカウント値(第3、第4のカウント値)を取得する。第3のカウント値と、第4のカウント値とに基づいて、時刻カウンタ21Aと時刻カウンタ21Bとのカウントずれが算出され、算出されたカウントずれに基づいて、時刻カウンタ21AやCPU部20Aに入力されるクロック信号の周波数が調整される。
【選択図】図1
Description
次に、本発明の第1の実施形態について図面を参照して詳細に説明する。
次に、本発明の第2の実施形態について図8のフローチャートと、図9のタイミングチャートを参照して、詳細に説明する。本実施形態に係るデータ処理装置は、上記第1の実施形態に係るデータ処理装置100の構成と同一であるため、その構成についての詳細な説明を省略する。本実施形態に係るデータ処理装置100は、パケット処理部24A、24Bの動作が、上記第1の実施形態と異なっている。
次に、本発明の第3の実施形態について図10、図11を参照して詳細に説明する。図10には、本実施形態に係るデータ処理装置100の構成が示されている。図10に示されるように、本実施形態に係るデータ処理装置100は、受信部23A、23Bの代わりに、受信部23A’、23B’が、備えられている点が、上記各実施形態と異なっている。本実施形態に係る受信部23A’、23B’が、リセット部に対応する。
次に、本発明の第4の実施形態について図12を参照して詳細に説明する。本実施形態に係るデータ処理装置は、上記第3の実施形態に係るデータ処理装置の構成と同一であるため、その構成についての詳細な説明を省略する。本実施形態に係るデータ処理装置100は、受信部23A’、23B’の動作が、上記第3の実施形態と異なっている。本実施形態に係る受信部23A’、23B’が、障害検出部に対応する。
次に、本発明の第5の実施形態について図13〜図15を参照して詳細に説明する。図13には、本実施形態に係るデータ処理装置100の構成が示されている。本実施形態に係るデータ処理装置100は、受信部33A、33Bの代わりに、受信部33A’、33B’を備えている点が上記第4の実施形態に係るデータ処理装置100の構成と異なっており、送信部22A、22Bの動作が、上記第4の実施形態と異なっている。その他の部分については、上記第4の実施形態と同様であるので、詳細な説明を省略する。
2 クロスリンク
10A、10B クロック源
11A、11B PLL
12A、12B CPUサブシステム
13A、13B I/Oサブシステム
20A、20B CPU部
21A、21B 時刻カウンタ
22A、22B 送信部
23A、23B、23A’、23B’ 受信部
24A、24B パケット処理部
25A、25B PLL制御部
30A、30B I/Oデバイス
32A、32B 送信部
33A、33B、33A’、33B’ 受信部
40A、40B、41A、41B FIFOメモリ
50 データパケット
51 パケット種別フィールド
52 パケット長フィールド
53 データフィールド
54 送信時刻フィールド
55 実行時刻フィールド
100 データ処理装置
Claims (13)
- 各々がプロセッサと入出力部とを有する少なくとも2つのシステムを備えるデータ処理装置であって、
各前記システムは、
クロック信号を出力するクロック源と、
前記クロック源から出力されたクロック信号の周波数を調整して前記プロセッサに入力する調整部と、
前記調整部から出力されるクロック信号に基づいて計時を行う時刻カウンタと、
前記入出力部から入力されたデータを前記プロセッサに送信する際に、送信時の前記時刻カウンタの第1のカウント値と、前記プロセッサにより当該データが処理される実行予定時刻に相当する第2のカウント値とを付加して送信し、前記第1、第2のカウント値が付加されたデータを、他のシステムにも送信する第1の送信部と、
前記第1の送信部から送信されたデータを受信するととともに、受信時の前記時刻カウンタの第3のカウント値を取得し、前記他のシステムの前記第1の送信部から送信されたデータを受信するとともに、受信時の前記時刻カウンタの第4のカウント値を取得する第1の受信部と、
付加された前記第1のカウント値が同一であるデータ同士の前記第3、第4のカウント値に基づいて、前記時刻カウンタのカウント値と前記他のシステムの前記時刻カウンタのカウント値とのカウントずれを算出する算出部と、
前記算出部で算出されたカウントずれに基づいて、前記調整部を制御する制御部と、
前記時刻カウンタのカウント値が第2のカウント値となるまで、前記プロセッサに対する、前記第1の受信部で受信されたデータの入力を保留する保留部と、
前記プロセッサから入力されたデータを前記入出力部に送信する第2の送信部と、
前記第2の送信部から送信されたデータを受信して前記入出力部に出力する第2の受信部と、を備えるデータ処理装置。 - 前記保留部は、
前記データに付加された第2のカウント値と、前記時刻カウンタのカウント値との差分を算出し、
前記制御部は、
前記保留部で算出された差分に基づいて、前記調整部を制御することを特徴とする請求項1に記載のデータ処理装置。 - 前記第1の送信部は、
前記システム間でのデータの送受信に要する時間と、前記システム間でのプロセッサの処理の時間差の許容値とに基づいて、前記第4のカウント値を付加することを特徴とする請求項1又は2に記載のデータ処理装置。 - 前記算出部は、
前記システム間でのデータの送受信に要する時間を考慮して、前記カウントずれを算出することを特徴とする請求項1乃至3のいずれか一項に記載のデータ処理装置。 - 前記算出部によって算出された前記カウントずれが所定値を超える場合には、前記時刻カウンタをリセットするリセット部をさらに備えることを特徴とする請求項1乃至4のいずれか一項に記載のデータ処理装置。
- 付加された前記第1のカウント値が同一であるデータ同士を比較することにより、障害の発生を検出する障害検出部をさらに備えることを特徴とする請求項1乃至5のいずれか一項に記載のデータ処理装置。
- 前記第2の送信部は、
前記プロセッサから入力されたデータを前記入出力部に送信する際に、送信時の前記時刻カウンタの第5のカウント値を付加して送信し、前記第5のカウント値が付加されたデータを、前記他のシステムにも送信し、
前記第2の受信部は、
前記第2の送信部から送信されたデータを受信するととともに、受信時の前記時刻カウンタの第6のカウント値を取得し、前記他のシステムの前記第2の送信部から送信されたデータを受信するとともに、受信時の前記時刻カウンタの第7のカウント値を取得し、
前記算出部は、
付加された前記第5のカウント値が同一であるデータ同士の前記第6、第7のカウント値に基づいて、前記時刻カウンタのカウント値と前記他のシステムの前記時刻カウンタのカウント値とのカウントずれを算出し、
前記制御部は、
前記算出部で算出された前記カウントずれに基づいて、前記調整部を制御することを特徴とする請求項1に記載のデータ処理装置。 - 前記算出部は、
前記システム間でのデータの送受信に要する時間を考慮して、前記カウントずれを算出することを特徴とする請求項7に記載のデータ処理装置。 - 前記算出部によって算出された前記カウントずれが所定値を超える場合には、前記時刻カウンタをリセットするリセット部をさらに備えることを特徴とする請求項7又は8に記載のデータ処理装置。
- 付加された前記第5のカウント値が同一であるデータ同士を比較することにより、障害の発生を検出する障害検出部をさらに備えることを特徴とする請求項7乃至9のいずれか一項に記載のデータ処理装置。
- 各々がプロセッサと入出力部と時刻カウンタとを有し、異なるクロック源からのクロック信号で動作する少なくとも2つのシステムの同期をとる同期方法であって、
前記入出力部から入力されたデータを前記プロセッサに送信する際に、送信時の前記時刻カウンタの第1のカウント値と、前記プロセッサにより当該データが処理される実行予定時刻に相当する第2のカウント値とを付加して送信し、前記第1、第2のカウント値が付加されたデータを、他のシステムにも送信する第1の工程と、
前記第1の工程で送信されたデータを受信するととともに、受信時の前記時刻カウンタの第3のカウント値を取得し、前記他のシステムから送信されたデータを受信するとともに、受信時の前記時刻カウンタの第4のカウント値を取得する第2の工程と、
付加された前記第1のカウント値が同一であるデータ同士の前記第3、第4のカウント値に基づいて、前記時刻カウンタのカウント値と前記他のシステムの前記時刻カウンタのカウント値とのカウントずれを算出する第3の工程と、
前記第3の工程で算出されたカウントずれに基づいて、前記クロック信号の周波数を調整する第4の工程と、
前記時刻カウンタのカウント値が前記第2のカウント値となるまで、前記プロセッサに対する、前記第2の工程で受信されたデータの入力を保留する第5の工程と、を含む同期方法。 - 前記データに付加された第2のカウント値と、前記時刻カウンタのカウント値との差分を算出する第6の工程と、
前記第6の工程で算出された差分に基づいて、前記クロック信号の周波数を調整する第7の工程と、をさらに含むことを特徴とする請求項11に記載の同期方法。 - 前記プロセッサから入力されたデータを前記入出力部に送信する際に、送信時の前記時刻カウンタの第5のカウント値を付加して送信し、前記第5のカウント値が付加されたデータを、前記他のシステムにも送信する第8の工程と、
前記第8の工程で送信されたデータを受信するととともに、受信時の前記時刻カウンタの第6のカウント値を取得し、前記他のシステムから送信されたデータを受信するとともに、受信時の前記時刻カウンタの第7のカウント値を取得する第9の工程と、
付加された前記第5のカウント値が同一であるデータ同士の前記第6、第7のカウント値に基づいて、前記時刻カウンタのカウント値と前記他のシステムの前記時刻カウンタのカウント値とのカウントずれを算出する第10の工程と、
前記算出部で算出された前記カウントずれに基づいて、前記クロック信号の周波数を調整する第11の工程と、をさらに含むことを特徴とする請求項11又は12に記載の同期方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008097889A JP5380884B2 (ja) | 2008-04-04 | 2008-04-04 | データ処理装置及び同期方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008097889A JP5380884B2 (ja) | 2008-04-04 | 2008-04-04 | データ処理装置及び同期方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009251854A true JP2009251854A (ja) | 2009-10-29 |
JP5380884B2 JP5380884B2 (ja) | 2014-01-08 |
Family
ID=41312517
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008097889A Expired - Fee Related JP5380884B2 (ja) | 2008-04-04 | 2008-04-04 | データ処理装置及び同期方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5380884B2 (ja) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06187185A (ja) * | 1992-12-18 | 1994-07-08 | Nec Commun Syst Ltd | 二重化装置 |
JPH0773059A (ja) * | 1993-03-02 | 1995-03-17 | Tandem Comput Inc | フォールトトレラント型コンピュータシステム |
JPH1027110A (ja) * | 1996-07-09 | 1998-01-27 | Toshiba Corp | 複数台のコンピュータによるコンピュータシステム |
JP2005182693A (ja) * | 2003-12-24 | 2005-07-07 | Nec Corp | 多重化システムおよびプロセッサモジュール |
JP2006512634A (ja) * | 2002-09-12 | 2006-04-13 | シーメンス アクチエンゲゼルシヤフト | 同期または非同期にクロック制御される処理ユニットを同期化する方法および回路装置 |
JP2006172391A (ja) * | 2004-12-20 | 2006-06-29 | Nec Corp | フォールト・トレラント・コンピュータ・リセット方法及びそのシステム |
JP2006178617A (ja) * | 2004-12-21 | 2006-07-06 | Nec Corp | フォールトトレラントコンピュータ及びその制御方法 |
JP2007249518A (ja) * | 2006-03-15 | 2007-09-27 | Nec Corp | データ処理装置とその同期方法 |
-
2008
- 2008-04-04 JP JP2008097889A patent/JP5380884B2/ja not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06187185A (ja) * | 1992-12-18 | 1994-07-08 | Nec Commun Syst Ltd | 二重化装置 |
JPH0773059A (ja) * | 1993-03-02 | 1995-03-17 | Tandem Comput Inc | フォールトトレラント型コンピュータシステム |
JPH1027110A (ja) * | 1996-07-09 | 1998-01-27 | Toshiba Corp | 複数台のコンピュータによるコンピュータシステム |
JP2006512634A (ja) * | 2002-09-12 | 2006-04-13 | シーメンス アクチエンゲゼルシヤフト | 同期または非同期にクロック制御される処理ユニットを同期化する方法および回路装置 |
JP2005182693A (ja) * | 2003-12-24 | 2005-07-07 | Nec Corp | 多重化システムおよびプロセッサモジュール |
JP2006172391A (ja) * | 2004-12-20 | 2006-06-29 | Nec Corp | フォールト・トレラント・コンピュータ・リセット方法及びそのシステム |
JP2006178617A (ja) * | 2004-12-21 | 2006-07-06 | Nec Corp | フォールトトレラントコンピュータ及びその制御方法 |
JP2007249518A (ja) * | 2006-03-15 | 2007-09-27 | Nec Corp | データ処理装置とその同期方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5380884B2 (ja) | 2014-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8503484B2 (en) | System and method for a cross channel data link | |
US11316605B2 (en) | Method, device, and computer program for improving synchronization of clocks in devices linked according to a daisy-chain topology | |
US7383458B2 (en) | Method and device for synchronizing the cycle time of a plurality of TTCAN buses based on determined global time deviations and corresponding bus system | |
CN104516306B (zh) | 冗余的自动化系统 | |
EP3026515B1 (en) | Programmable controller system | |
KR102162321B1 (ko) | 프로세서 시스템 및 그것의 고장 검출 방법 | |
JP2009534738A (ja) | フォールト・トレランス・コンピューティング・システムにおけるエラー・フィルタリング | |
US10162314B2 (en) | Two-way architecture | |
US9477559B2 (en) | Control device, control method and recording medium storing program thereof | |
US11599090B2 (en) | System and method of network synchronized time in safety applications | |
KR101560497B1 (ko) | 락스텝으로 이중화된 프로세서 코어들의 리셋 제어 방법 및 이를 이용하는 락스텝 시스템 | |
EP3273353B1 (en) | Data processing device | |
JP2010004321A (ja) | 時間同期システムおよび時間同期装置 | |
US8060769B2 (en) | Duplexed field controller | |
US7694176B2 (en) | Fault-tolerant computer and method of controlling same | |
JP4752552B2 (ja) | データ処理装置とその同期方法 | |
JP5380884B2 (ja) | データ処理装置及び同期方法 | |
JP6400553B2 (ja) | ユニット間での同期制御機能を有する数値制御システム | |
JP5604799B2 (ja) | フォールトトレラントコンピュータ | |
KR20140092132A (ko) | 알티오에스 마이컴의 오에스 태스크의 모니터링 방법 | |
JP5892083B2 (ja) | パラメータ設定装置、パラメータ設定プログラム及びパラメータ設定方法 | |
US10165314B2 (en) | Process synchronization control system and process synchronization control method | |
JP2020123309A (ja) | Ioモジュール二重化制御装置及び方法 | |
US20230318728A1 (en) | Diagnostic System and Method for Network Synchronized Time in Safety Applications | |
CN107526658A (zh) | 在包括多个电子计算机的航空电子系统中保证公共信号接收的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110311 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130327 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130402 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130529 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130618 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130815 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130903 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130916 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5380884 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |