JPH1027110A - 複数台のコンピュータによるコンピュータシステム - Google Patents

複数台のコンピュータによるコンピュータシステム

Info

Publication number
JPH1027110A
JPH1027110A JP8179301A JP17930196A JPH1027110A JP H1027110 A JPH1027110 A JP H1027110A JP 8179301 A JP8179301 A JP 8179301A JP 17930196 A JP17930196 A JP 17930196A JP H1027110 A JPH1027110 A JP H1027110A
Authority
JP
Japan
Prior art keywords
processor
nodes
computer
node
instructions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8179301A
Other languages
English (en)
Inventor
Kunio Yamada
邦夫 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP8179301A priority Critical patent/JPH1027110A/ja
Publication of JPH1027110A publication Critical patent/JPH1027110A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】 【課題】各コンピュータのクロック割り込みの起動箇所
を同じにすること。 【解決手段】複数台のコンピュータ1-1,1-2 を接続し、
これらコンピュータはシングルプロセッサCPU 構成とす
ると共に、それぞれはオペレーティングシステム(OS)の
もとに互いに同一のジョブを実行させるようにしたシス
テムであって、前記コンピュータが外部に入出力アクセ
スを行う場合に各コンピュータの入出力を比較して故障
の監視を行うようにしたシステムにおいて、各コンピュ
ータのプロセッサはクロック割り込み許可が与えられる
と、設定された一定命令数を実行したときに例外通知を
発行するプロセッサCPU としOSは、所定の経過時間に実
施できる命令数相当の命令数を、プロセッサ動作周波数
に基づいて設定する手段と、前記例外通知に対して、通
常のクロック割り込みを実施させる手段と、その後に前
記プロセッサにクロック割り込み許可を与える手段とを
具備する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、コンピュータの高
信頼技術に係わり、特に複数台のコンピュータにより同
じ処理を実行させて信頼性の高い処理結果を得ることが
できるようにしたコンピュータシステムに関する。
【0002】
【従来の技術】フリーランのプロセッサを有する独立の
コンピュータ複数台を用い、これらコンピュータは相互
に入出力の情報を照合できるように、複数台のフリーラ
ンのプロセッサをI/Oチャネルハードウェアを介して
接続し、それぞれ同じジョブを実行させると共に、各コ
ンピュータの処理結果を利用することで1台のコンピュ
ータのみで処理する場合での発見することができない処
理結果の誤りの発生を見付けることができるようにし
て、信頼性を確保できるようにしたコンピュータシステ
ムがある。
【0003】そして、これら複数台のフリーランのプロ
セッサがI/O(入出力)アクセスを行う場合にのみ、
前記I/Oチャネルハードウェアが多重プロセッサ間の
同期を取り、入出力内容の照合をして不一致を検出した
場合には不一致となったプロセッサ(コンピュータ)を
システムから切り離すようにし、これによって、システ
ムの信頼性を維持するいう方法がある。
【0004】すなわち、複数のプロセッサを併置して計
算ノードとし、それぞれの計算ノードに同一のプログラ
ムを非同期で実行させて、それぞれの処理結果を照合
し、一致を確認することで、処理結果の信頼性を確保し
ようとするものである。
【0005】ところで、この方式は、コンピュータシス
テムとしてバッチ型システムを対象とする場合には、速
度の違いこそあっても、複数台のコンピュータはいずれ
も処理が同じ順番に行われるので、正しく動作するもの
の、TSSのような時分割OS(オペレーションシステ
ム)においては、定期的にクロック割り込み(インタバ
ルタイマ)が入るようにしてあるため、問題がある。
【0006】すなわち、処理の進捗状況がそれぞれのコ
ンピュータシステム(計算ノード)で皆、異なるが、ク
ロック割り込みは定期的に入り、当該割り込みが入った
時点における処理の進捗状況がそれぞれのコンピュータ
システム(計算ノード)で皆、異なっていることから、
割り込み処理を終えて処理が再開された段階での状況が
各計算ノードで同じである保証が無くなるからである。
そして、状況が異なるまま、処理を再開して得られた結
果は、処理に誤りが無かったとしても、同じものとなる
保証は無くなる。
【0007】一方、すべてのプロセッサ間(システム内
のすべてのコンピュータ(計算ノード)間)で同一のク
ロックを供給して処理を実行させるようにするという方
式がある。この場合、各計算ノードでは処理の進捗状況
は皆、同じとなるのでTSSのような時分割OSにおい
て先の問題は解消されることになる。しかしながら、こ
の方式はプロセッサ(計算ノード)数の増加に応じて、
同一クロックの供給が難しくなっていくという欠点があ
る。つまり、クロック発生源からのクロック信号を各プ
ロセッサに分配するに当たり、信号源から遠いプロセッ
サほど波形に歪みが生じたり、レベルが小さくなり、ま
た、ノイズが乗るといった問題から、同一クロックの供
給が難しく、容易には適用できない方式である。
【0008】
【発明が解決しようとする課題】フリーランのプロセッ
サを有する独立のコンピュータ複数台を用い、これらコ
ンピュータは相互に入出力の情報を照合できるように、
複数台のフリーランのプロセッサをI/Oチャネルハー
ドウェアを介して接続し、それぞれ同じジョブを実行さ
せると共に、各コンピュータの処理結果を利用すること
で1台のコンピュータのみで処理する場合での発見する
ことができない処理結果の誤りの発生や故障を見付ける
ことができるようにして、信頼性を確保するようにした
コンピュータシステムがある。
【0009】このシステムの場合、各コンピュータはそ
れぞれフリーランであり、動作クロック周波数も必ずし
も同じでないために、時分割OSのように、定期的に割
り込みがかかるシステムの場合、照合をとることができ
なくなり、利用できないという問題がある。そして、こ
のようなシステムの場合、同一のクロック発生源からの
クロックを各コンピュータに与えて動作させるようにす
るにも、クロック信号を各コンピュータに引き回すこと
により、クロック信号の波形の歪みが発生したりノイズ
の重畳、信号レベルの変化などが避けられなくなり、適
用が難しい。
【0010】そこで、この発明の目的とするところは、
フリーランのプロセッサを用いる場合に、それぞれのプ
ロセッサでクロック割り込みが事実上、同期的に行われ
るようにして、時分割OSを用いるシステムにおいても
複数台のコンピュータによる同一ジョブ実行による故障
監視と、故障コンピュータ切り離し制御を可能にしたコ
ンピュータシステムを提供することにある。
【0011】
【課題を解決するための手段】上記目的を達成するた
め、本発明は次のように構成する。すなわち、複数台の
コンピュータを接続し、これらコンピュータはシングル
プロセッサ構成とすると共に、それぞれはオペレーティ
ングシステムのもとに互いに同一のジョブを実行させる
ようにしたコンピュータシステムであって、前記コンピ
ュータが外部に入出力アクセスを行う場合に、各コンピ
ュータの入出力を比較して故障の監視を行うようにした
システムにおいて、前記各コンピュータのプロセッサ
は、クロック割り込み許可が与えられると、設定された
一定命令数を実行したときに例外通知を発行するプロセ
ッサとし、前記オペレーティングシステムは、所定の経
過時間に実施できる命令数相当の命令数を、プロセッサ
動作周波数に基づいて設定する手段と、前記例外通知に
対して、通常のクロック割り込みを実施させる手段と、
その後に前記プロセッサにクロック割り込み許可を与え
る手段とを具備する。
【0012】本発明は、シングルプロセッサ構成のコン
ピュータを複数台接続し、これらコンピュータそれぞれ
はオペレーティングシステムのもとに互いに同一のジョ
ブを実行させるようにして各コンピュータから得られる
同一の処理結果を利用することで信頼性を保持すると共
に、前記コンピュータが外部に入出力アクセスを行う場
合に、各コンピュータの入出力を比較して故障の監視を
行うようことでシステムのより高度の信頼性を維持する
ようにしたコンピュータシステムを対象としている。こ
のようなシステムにおいて、前記各コンピュータのプロ
セッサは、クロック割り込み許可が与えられると、設定
された一定命令数を実行したときに例外通知を発行する
プロセッサを用いており、前記オペレーティングシステ
ムは、それぞれ自己の対応するコンピュータにおけるプ
ロセッサが所定の経過時間に実施できる命令数相当の命
令数を、プロセッサ動作周波数に基づいて求めてそれぞ
れ自己が対応するプロセッサに設定し、自己が対応する
プロセッサからの前記例外通知があるとこれにより、自
己が対応するプロセッサに対して通常のクロック割り込
みを実施させ、その後に前記自己の対応するプロセッサ
にクロック割り込み許可を与える。すると、自己が対応
するプロセッサは、設定された一定命令数を実行したと
きに例外通知を発行する。そして、これにより自己が対
応するプロセッサに対して通常のクロック割り込みを実
施させ、といった動作を繰り返す。
【0013】すなわち、プロセッサの命令実行数を監視
してその数が設定値分に達するとクロック割り込みを発
生する。この結果、各プロセッサのクロック割り込み発
生は、プロセッサのクロック周波数の値に関係なく、
皆、同じ前記所定の経過時間毎となり、従って、各コン
ピュータにおけるクロック割り込みの起動箇所を同じに
することができるようになる。
【0014】
【発明の実施の形態】以下、本発明の具体例について、
図面を参照して説明する。図1は本発明を適用したコン
ピュータシステムの概略構成図である。図中、1‐1,
1‐2,〜は計算ノードであり、それぞれプロセッサC
PU、メモリMEM、入出力部IO、インターフェース
IFを有している。インターフェースIFは外部との間
で送受する情報を送受信する機能を有するものであり、
計算ノードにおける外部との入出力の同期やコンペアを
とったりするもので、他のコンピュータとの接続用のイ
ンターフェースである。
【0015】2‐1,2‐2,〜はI/Oノードであ
り、それぞれプロセッサCPU、メモリMEM、入出力
部IO、インターフェースIFを有している。インター
フェースIFは外部との間で送受する情報を送受信する
機能を有するものであり、計算ノードにおける外部との
入出力の同期やコンペアをとったりするもので、他のコ
ンピュータとの接続用のインターフェースである。計算
ノード1‐1,1‐2,〜とI/Oノード2‐1,2‐
2,〜は、いずれも同様な構成であり、互いにインター
フェースIFを介して接続することで情報の授受を行う
ことができるようにしてある。
【0016】3‐1〜3‐4は各インターフェースIF
相互間を繋ぐ伝送用の経路である。すなわち、本発明シ
ステムでは、複数台例えば、4台以上のコンピュータを
接続し、そのうちの少なくとも2台を計算ノード、残り
の2台以上をI/Oノードとしてある。そして、すべて
の計算ノードは互いに同一のジョブを実行させるように
し、また、すべてのI/Oノード同士も互いに同一のジ
ョブを実行させるようにしたシステムを考える。
【0017】計算ノードは所要のジョブを実行して処理
結果を外部に出力したり、また、外部から情報を取り込
んで処理をしたりするものであり、I/Oノードは各計
算ノードとI/Oノードとの間の入出力を監視して、互
いに一致しているか否かを調べ、不一致のものがあれ
ば、それを切り離すといった制御をすることで、故障の
検出と、故障した計算ノードやI/Oノードの排除を行
うものである。
【0018】I/Oノードは各計算ノードとI/Oノー
ドとの間の入出力を監視するにあたり、各ノードのタイ
ムラグを考慮した監視処理を行うようになっている。す
なわち、各計算ノードはフリーランであり、計算ノード
がI/Oアクセスを行う場合にのみ、計算ノード間で同
期を取り、計算ノードとI/Oノード間の入出力を比較
する事で、故障の検出、切り離しを実現する。そのた
め、このようなシステムでは、計算ノードでの動きを決
定的にする必要がある。つまりI/Oノード2‐1,2
‐2から見て、すべての計算ノード1‐1,1‐2の動
きは、同一である必要がある。
【0019】これを実現するためには、非同期の事象
を、計算ノード1‐1,1‐2から消すということが、
一つの解である。たとえば、I/O(入出力処理)の完
了はI/Oノード2‐1,2‐2,〜から計算ノード1
‐1,1‐2,〜への外部割り込みでは通知されず、計
算ノード1‐1,1‐2,〜からのセンスにより、検出
する手法などが考えられる。しかし、TSSシステムに
おいては、クロックが非同期の事象として問題になる。
【0020】各計算ノード1‐1,1‐2,〜におい
て、クロック割り込み処理を論理的に同一の箇所から開
始しない限り、その後の計算ノード1‐1,1‐2,〜
の動作が非決定的になる。
【0021】本発明では、この問題に対して解を与える
ものであり、すべての計算ノード1‐1,1‐2,〜に
おいて、クロック割り込みの処理を論理的に同一の箇所
から開始するものである。
【0022】本発明が適用される図1に示す如きの計算
機システムの作用を説明する。計算ノードn台、I/O
ノードm台の構成において、すべての計算ノード1‐
1,〜1‐nとすべてのI/Oノード2‐1,〜2‐m
は、互いに経路3‐1〜3‐xによりそれぞれのインタ
ーフェースIFを介して結合されている。
【0023】すべての計算ノード1‐1,〜1‐nは同
じジョブを実行しており、n台で論理的な1台の役割を
果たす。それぞれの計算ノード1‐1,〜1‐nからの
I/O(入出力)要求はすべてのI/Oノード2‐1,
〜2‐mヘ送られる。この時点で各計算ノード1‐1,
〜1‐nの同期が取られ、計算ノード1‐1,〜1‐n
からI/Oノード2‐1,〜2‐mへの出力データの比
較を行い、故障の検出を行う。
【0024】またI/Oノード2‐1,〜2‐mからの
I/Oの返却はすべての計算ノード1‐1,〜1‐nに
対して送られ、この時点で計算ノード1‐1,〜1‐n
へのI/Oノード2‐1,〜2‐mからの入力値の比較
を行い、故障の検出を行う。
【0025】計算ノード1‐1,〜1‐nの動作はI/
Oノード2‐1,〜2‐mから見て決定的である必要が
ある。本発明の機能は計算ノード1‐1,〜1‐n上で
動作するオペレーティングシステム(OS)の中に位置
する。すなわち、図2の如きである。この図2は、計算
ノード1‐1,〜1‐nで動作する本発明の機能要素の
詳細を示したものである。
【0026】CPUはそれぞれの計算ノード1‐1,〜
1‐nにおける上述のプロセッサであり、本発明ではプ
ロセッサCPUとしてソフトウェアにより値を設定する
ことが可能なカウンタレジスタ10‐1と、カウンタ割
り込みの可否を定めるソフトウェアにより制御可能なカ
ウンタ割り込みイネーブル/ディセーブルレジスタ10
‐2を備える。
【0027】また、本発明で用いるプロセッサCPU
は、自己が実行する命令実行数をカウントすることがで
きる機能を有している。カウンタレジスタ10‐1は上
述したように、プロセッサCPU内に存在しており、こ
のカウンタレジスタ10‐1にはソフトウェアにより値
の設定操作をすることが可能な構成としてあると共に、
カウンタ割り込みイネーブル/ディセーブルレジスタ1
0‐2によりイネーブル状態に設定されているときにお
いて、プロセッサCPUの命令実行数のカウント値が、
自己に設定されている値に達したときに、信号を発生し
てこれを例外N番通知とするようにしてある。また、例
外N番通知が発生するとオペレーションシステムは、ク
ロック割り込みを発生するインタバルタイマのハンドラ
を作動させてプロセッサCPUにクロック割り込みを与
え、これによりプロセッサCPUがクロック割り込み処
理を実施する構成としてある。
【0028】カウンタ割り込みイネーブル/ディセーブ
ルレジスタ10‐2は、割り込み設定用のレジスタであ
り、本レジスタ10‐2がイネーブル状態に設定された
場合に、カウンタレジスタ10‐1をイネーブル状態に
し、上述したように、カウンタレジスタ10‐1はこの
イネーブル状態になった時点からプロセッサCPUの命
令実行数がカウンタレジスタ10‐1での設定数に達す
ると、例外N番通知を発生することができる。
【0029】本発明はこのような機能を有するプロセッ
サCPUをそれぞれ用いると共に、上述の機能を得るた
めに、符号10‐0を付して示すコンピュータのオペレ
ーティングシステム(OS)内には次のような機能を設
けて構成している。
【0030】本発明で新たに追加される機能要素は、図
2に示すように符号10‐3を付したカウンタ制御部、
符号10‐4を付した例外ハンドラであり、これらはO
S10‐0内に設けられる。
【0031】符号10‐5を付して示す要素は通常のイ
ンタバルタイマのハンドラ(クロック割り込みの発生機
能要素)であり、符号10‐6を付して示す要素はこれ
も通常備えている割り込みベクタ(クロック割り込みに
よる割り込み処理先の情報)である。
【0032】図3はカウンタ制御部10‐3の動作を示
したフローチャートである。このフローチャートに示す
処理は、システム起動時にただ1度だけ実行される。す
なわち、この処理はまず初めに、ハードウエア(HW)
のクロックの値を取得し、変数Xに代入する(図3のス
テップS1)。固定数の命令(A命令)を実行する(図
3のステップS2)。ハードウエア(HW)のクロック
の値を取得し、変数Yに代入する(図3のステップS
3)。1命令にかかる時間を、X,Y,Zから算出し、
Pとする(図3のステップS4)。インタバルタイマに
必要な命令数をPから算出し、Iとする(図3のステッ
プS5)。各計算ノードと同期をとる(図3のステップ
S6)。例外N番の割り込みを指定する通知である例外
N番通知を受けると、例外ハンドラ10‐3を実行する
ように割り込みベクタ10‐5を設定する(図3のステ
ップS7)。カウンタレジスタ10‐1にIを設定する
(図3のステップS8)。これで初期化が終り、次にレ
ジスタ10‐2をイネーブル状態に設定する(図3のス
テップS9)。
【0033】これにより、カウンタレジスタ10‐1を
イネーブル状態にし、上述したように、以後はカウンタ
レジスタ10‐1はこのイネーブル状態になった時点か
らプロセッサCPUの命令実行数がカウンタレジスタ1
0‐1での設定数に達すると、例外N番通知を発生する
ことができる。この動作はレジスタ10‐2をディセー
ブル状態にするまで繰り返される。
【0034】図4に例外ハンドラ10‐4の動作のフロ
ーチャートを示す。カウンタ割り込みイネーブル/ディ
セーブルを設定するためのレジスタであるレジスタ10
‐2をイネーブル状態と設定した場合に、そのイネーブ
ル状態となった直後から、カウンタレジスタ10−1で
設定された命令数をプロセッサCPUが実行する毎に、
例外N番通知が発生されることになるが、本例外ハンド
ラ10‐4は、この例外N番通知が発生された場合にク
ロック割り込みを発生し、カウンタレジスタ10‐1が
ディセーブル状態となるように、カウンタ割り込みイネ
ーブル/ディセーブルレジスタ10‐2を設定するとい
った機能を呈するようにした例外ハンドラである。従っ
て、本システムの場合、例外N番通知以外でクロック割
り込みを発生することは無いようにしてある。
【0035】例外N番通知発生により起動するこの例外
ハンドラ10‐4での処理は、まず初めに、カウンタレ
ジスタ10−1をディセーブルに設定する(図4のステ
ップS11)。これにより、カウンタレジスタ10−1
は機能しない状態になり、例外N番通知発生ができない
状態となる。
【0036】次にクロック割り込みを実施させるための
インタバルタイマハンドラ10‐5を呼び出す(図4の
ステップS12)。これにより、クロック割り込みが実
施される。
【0037】次にカウンタレジスタ10‐1にカウンタ
制御部10‐3の求めた値Iを設定する(図4のステッ
プS13)。カウンタレジスタ10−1をイネーブルに
設定する(図4のステップS14)。これにより、カウ
ンタレジスタ10−1は機能状態になり、例外N番通知
を発生できる状態となる。
【0038】この処理を経ることにより、計算ノード1
‐1〜1‐nではそのカウンタレジスタ10−1は機能
状態になり、自ノードでのプロセッサCPUの命令実行
数がカウンタレジスタ10−1の設定値Iに達する毎
に、それぞれ例外N番通知を発生する。各計算ノード1
‐1〜1‐nでは、皆同じジョブを同時に実行開始して
いるが、それぞれ、自ノードでのプロセッサCPUの処
理は他のノードと非同期で、しかも、処理速度もまちま
である。従って、それぞれ実行していたジョブの処理結
果をI/Oに出力するタイミングも異なってしまう。し
かし、本発明ではそれぞれの計算ノードで、自己の備え
るプロセッサの動作クロック周波数に応じた必要経過時
間相当のプロセッサ命令実行数を求め、この命令実行数
を自己の備えるプロセッサが実行するとその段階で自ノ
ードでの例外N番通知を発生し、これにより自ノードで
のクロック割り込みを発生するインターバルタイマハン
ドラを呼び出してインタバルを実行させ、その後に上記
求めた命令実行数を再設定してこの命令実行数を自己の
備えるプロセッサが実行するとその段階で自ノードでの
例外N番通知を発生し、これにより自ノードでのクロッ
ク割り込みを発生するインターバルタイマハンドラを呼
び出してインタバルを実行させ、…という動作を繰り返
すことにより、各計算ノードが異なる動作速度でジョブ
を実行していても、クロック割り込みを発生するタイミ
ングは皆、ほぼ同じになる。
【0039】そのため、TSSのような時分割OSであ
っても、クロック割り込みはほぼ同期がとれた状態とな
るように各計算ノードを動作させることができる。この
ように本発明により、各計算ノードのクロック処理開始
場所をすべての計算ノード1‐1〜1‐n間で一致させ
ることができ、これにより、クロック発生の非同期化を
避けることができ、システムを構成するすべての計算ノ
ードの動作が、I/Oノードから見て、同一となるよう
にできる。
【0040】そのため、フリーランのプロセッサを有す
る独立のコンピュータ複数台を用い、これらコンピュー
タは相互に入出力の情報を照合できるように、複数台の
フリーランのプロセッサをI/Oチャネルハードウェア
を介して接続し、それぞれ同じジョブを実行させると共
に、各コンピュータの処理結果を利用することで1台の
コンピュータのみで処理する場合での発見することがで
きない処理結果の誤りの発生や、故障を見付けることが
できるようにして、信頼性確保を図るようにしたコンピ
ュータシステムを時分割OSによるシステムについても
実現できるようになる。
【0041】以上、本発明のシステムは、複数台のコン
ピュータを接続し、これらコンピュータはシングルプロ
セッサ構成とすると共に、それぞれはオペレーティング
システムのもとに互いに同一のジョブを実行させるよう
にしたコンピュータシステムであって、前記コンピュー
タが外部に入出力アクセスを行う場合に、各コンピュー
タの入出力を比較して故障の監視を行うようにしたシス
テムにおいて、前記各コンピュータのプロセッサは、ク
ロック割り込み許可が与えられると、設定された一定命
令数を実行したときに例外通知を発行するプロセッサと
し、前記オペレーティングシステムは、所定の経過時間
に実施できる命令数相当の命令数を、プロセッサ動作周
波数に基づいて設定する手段と、前記例外通知に対し
て、通常のクロック割り込みを実施させる手段と、その
後に前記プロセッサにクロック割り込み許可を与える手
段とを具備する構成とした。
【0042】本発明は、シングルプロセッサ構成のコン
ピュータを複数台接続し、これらコンピュータそれぞれ
はオペレーティングシステムのもとに互いに同一のジョ
ブを実行させるようにして各コンピュータから得られる
同一の処理結果を利用することで信頼性を保持すると共
に、前記コンピュータが外部に入出力アクセスを行う場
合に、各コンピュータの入出力を比較して故障の監視を
行うようことでシステムのより高度の信頼性を維持する
ようにしたコンピュータシステムを対象としている。こ
のようなシステムにおいて、前記各コンピュータのプロ
セッサは、クロック割り込み許可が与えられると、設定
された一定命令数を実行したときに例外通知を発行する
プロセッサを用いており、前記オペレーティングシステ
ムは、それぞれ自己の対応するコンピュータにおけるプ
ロセッサが所定の経過時間に実施できる命令数相当の命
令数を、プロセッサ動作周波数に基づいて求めてそれぞ
れ自己が対応するプロセッサに設定し、自己が対応する
プロセッサからの前記例外通知があるとこれにより、自
己が対応するプロセッサに対して通常のクロック割り込
みを実施させ、その後に前記自己の対応するプロセッサ
にクロック割り込み許可を与える。すると、自己が対応
するプロセッサは、設定された一定命令数を実行したと
きに例外通知を発行する。そして、これにより自己が対
応するプロセッサに対して通常のクロック割り込みを実
施させ、といった動作を繰り返すようにした。
【0043】すなわち、プロセッサの命令実行数を監視
してその数が設定値分に達するとクロック割り込みを発
生する。この結果、各プロセッサのクロック割り込み発
生は、プロセッサのクロック周波数の値に関係なく、
皆、同じ前記所定の経過時間毎となり、従って、各コン
ピュータにおけるクロック割り込みの起動箇所を同じに
することができるようになる。
【0044】故に、フリーランのプロセッサを用いる場
合に、それぞれのプロセッサでクロック割り込みが事実
上、同期的に行われるようにして、時分割OSを用いる
システムにおいても複数台のコンピュータによる同一ジ
ョブ実行による故障監視と、故障コンピュータ切り離し
制御を可能にしたコンピュータシステムを提供できる。
なお、本発明は上述した具体例に限定されるものではな
く、種々変形して実施可能である。
【0045】
【発明の効果】以上、詳述したように、本発明によれ
ば、各計算ノードのクロック処理開始場所をすべての計
算ノード1‐1〜1‐n間で一致させることができ、こ
れにより、クロック発生の非同期化を避けることがで
き、計算ノードの動作を同期的に行うことができるよう
になって、精度良く故障検知を行えるようになると共
に、故障ノードの切り離し制御をすることができ、信頼
性の高いコンピュータシステムを提供することができる
ようになる。
【図面の簡単な説明】
【図1】本発明を説明するための図であって、本発明の
具体例を説明するためのブロック図。
【図2】本発明を説明するための図であって、本発明の
具体例を説明するための要部構成を示すブロック図。
【図3】本発明を説明するための図であって、本発明の
具体例におけるカウンタ制御部の動作を示すフローチャ
ート。
【図4】本発明を説明するための図であって、本発明の
具体例における例外ハンドラの動作を示すフローチャー
ト。
【符号の説明】
1‐1,1‐2,〜…計算ノード 2‐1,2‐2,〜…I/Oノード 3‐1〜3‐4…伝送用の経路 CPU…プロセッサ MEM…メモリ IO…入出力部 IF…インターフェース 10‐0…オペレーティングシステム 10‐1…カウンタレジスタ 10‐2…カウンタ割り込みイネーブル/ディセーブル
レジスタ 10‐3…カウンタ制御部 10‐4…例外ハンドラ 10‐5…インタバルタイマのハンドラ(クロック割り
込みの発生機能要素)

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 複数台のコンピュータを接続し、これら
    コンピュータはシングルプロセッサ構成とすると共に、
    それぞれはオペレーティングシステムのもとに互いに同
    一のジョブを実行させるようにしたコンピュータシステ
    ムであって、前記コンピュータが外部に入出力アクセス
    を行う場合に、各コンピュータの入出力を比較して故障
    の監視を行うようにしたシステムにおいて、 前記各コンピュータのプロセッサは、クロック割り込み
    許可が与えられると、設定された一定命令数を実行した
    ときに例外通知を発行するプロセッサとし、 前記オペレーティングシステムは、所定の経過時間に実
    施できる命令数相当の命令数を、プロセッサ動作周波数
    に基づいて設定する手段と、前記例外通知に対して、通
    常のクロック割り込みを実施させる手段と、その後に前
    記プロセッサにクロック割り込み許可を与える手段とを
    具備することを特徴とする複数台のコンピュータによる
    コンピュータシステム。
  2. 【請求項2】 少なくとも4台のコンピュータを接続
    し、これらのうちの少なくとも2台を計算ノ一ド、残り
    の2台以上をI/Oノードとし、前記計算ノードはシン
    グルプロセッサ構成とすると共に、計算ノードそれぞれ
    はオペレーティングシステムのもとに互いに同一のジョ
    ブを実行させ、また、I/Oノードそれぞれは互いに同
    一のジョブを実行させるようにし、計算ノードがI/O
    アクセスを行う場合にのみ、計算ノードの同期をとり、
    計算ノードとI/Oノード間の入出力を比較して故障の
    検出、故障ノードの切り離しを行うようにしたシステム
    において、 前記計算ノードのプロセッサは、クロック割り込み許可
    が与えられると、設定された一定命令数を実行したとき
    に例外通知を発行するプロセッサとし、 前記オペレーティングシステムは、所定の経過時間に実
    施できる命令数相当の命令数を、プロセッサ動作周波数
    に基づいて設定する手段と、前記例外通知に対して、通
    常のクロック割り込みを実施させる手段と、その後に前
    記プロセッサにクロック割り込み許可を与える手段とを
    具備し、各計算ノードにおけるクロック割り込みの起動
    箇所を同じにすることを特徴とする複数台のコンピュー
    タによるコンピュータシステム。
  3. 【請求項3】 少なくとも4台のコンピュータを接続
    し、これらのうちの少なくとも2台を計算ノ一ド、残り
    の2台以上をI/Oノードとし、前記計算ノードはシン
    グルプロセッサ構成とすると共に、計算ノードそれぞれ
    はオペレーティングシステムのもとに互いに同一のジョ
    ブを実行させ、また、I/Oノードそれぞれは互いに同
    一のジョブを実行させるようにし、計算ノードがI/O
    アクセスを行う場合にのみ、計算ノードの同期をとり、
    計算ノードとI/Oノード間の入出力を比較して故障の
    検出、故障ノードの切り離しを行うようにしたシステム
    において、 前記計算ノードのプロセッサは、ソフトウェアにより付
    与されて設定される一定命令数を実行した場合に例外通
    知を発行するプロセッサとし、 前記オペレーティングシステムは、プロセッサ動作周波
    数に応じた必要経過時間に相当する命令数を設定する手
    段と、前記例外通知に対して、通常のクロック割り込み
    を呼び出し、その後に前記プロセッサに設定する命令数
    を前記プロセッサに付与して例外通知発行可能な状態に
    する手段を具備し、各計算ノードにおけるクロック割り
    込みの起動箇所を同じにすることを特徴とする複数台の
    コンピュータによるコンピュータシステム。
  4. 【請求項4】 少なくとも4台のコンピュータを接続
    し、これらのうちの少なくとも2台を計算ノ一ド、残り
    の2台以上をI/Oノードとし、前記計算ノードはシン
    グルプロセッサ構成とすると共に、計算ノードそれぞれ
    はオペレーティングシステムのもとに互いに同一のジョ
    ブを実行させ、また、I/Oノードそれぞれは互いに同
    一のジョブを実行させるようにし、計算ノードがI/O
    アクセスを行う場合にのみ、計算ノードの同期をとり、
    計算ノードとI/Oノード間の入出力を比較して故障の
    検出、故障ノードの切り離しを行うようにしたシステム
    において、 前記計算ノードのプロセッサは、ソフトウェアにより付
    与されて設定される一定命令数を実行した場合に例外通
    知を発行するプロセッサとし、 前記オペレーティングシステムは、プロセッサ動作周波
    数に応じた必要経過時間に相当する命令数を設定する手
    段と、前記例外通知に対して、通常のクロック割り込み
    を発生させるインタバルタイマハンドラの呼び出しを行
    い、その後に前記プロセッサに設定する命令数を前記プ
    ロセッサに付与して例外通知発行可能な状態にする手段
    を具備し、各計算ノードにおけるクロックハンドラの起
    動箇所を同一にすることを可能とする事を特徴とする複
    数台のコンピュータによるコンピュータシステム。
JP8179301A 1996-07-09 1996-07-09 複数台のコンピュータによるコンピュータシステム Pending JPH1027110A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8179301A JPH1027110A (ja) 1996-07-09 1996-07-09 複数台のコンピュータによるコンピュータシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8179301A JPH1027110A (ja) 1996-07-09 1996-07-09 複数台のコンピュータによるコンピュータシステム

Publications (1)

Publication Number Publication Date
JPH1027110A true JPH1027110A (ja) 1998-01-27

Family

ID=16063440

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8179301A Pending JPH1027110A (ja) 1996-07-09 1996-07-09 複数台のコンピュータによるコンピュータシステム

Country Status (1)

Country Link
JP (1) JPH1027110A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000222368A (ja) * 1999-01-29 2000-08-11 Internatl Business Mach Corp <Ibm> リモ―ト・メソッド呼び出しシステムにおける複製サポ―トのための方法及びシステム
JP2009251854A (ja) * 2008-04-04 2009-10-29 Nec Corp データ処理装置及び同期方法
US9026307B2 (en) 2007-01-18 2015-05-05 Toyota Jidosha Kabushiki Kaisha Vehicle control system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000222368A (ja) * 1999-01-29 2000-08-11 Internatl Business Mach Corp <Ibm> リモ―ト・メソッド呼び出しシステムにおける複製サポ―トのための方法及びシステム
US9026307B2 (en) 2007-01-18 2015-05-05 Toyota Jidosha Kabushiki Kaisha Vehicle control system
JP2009251854A (ja) * 2008-04-04 2009-10-29 Nec Corp データ処理装置及び同期方法

Similar Documents

Publication Publication Date Title
CA1306546C (en) Dual zone, fault tolerant computer system with error checking on i/o writes
KR100566339B1 (ko) 폴트 톨러런트 컴퓨터 시스템, 그 재동기화 방법, 및 그 재동기화 프로그램을 갖는 컴퓨터 판독가능 저장매체
CA1259415A (en) High level self-checking intelligent i/o controller
CA1310129C (en) Interface of non-fault tolerant components to fault tolerant system
CA1320276C (en) Dual rail processors with error checking on i/o reads
US4907228A (en) Dual-rail processor with error checking at single rail interfaces
EP0974912B1 (en) Fault resilient/fault tolerant computing
US4358823A (en) Double redundant processor
CA1311849C (en) Fault tolerant computer system with fault isolation and repair
US7441150B2 (en) Fault tolerant computer system and interrupt control method for the same
US7941810B2 (en) Extensible and flexible firmware architecture for reliability, availability, serviceability features
EP2518627B1 (en) Partial fault processing method in computer system
JPH0656587B2 (ja) フオールト・トレラント・データ処理システム
JPH0374760A (ja) データ処理システム
US20080126650A1 (en) Methods and apparatus for parallel processing in system management mode
JPH11272635A (ja) マルチプロセッサ制御方式及びこれに用いられるブート装置及びブート制御装置
US20040193735A1 (en) Method and circuit arrangement for synchronization of synchronously or asynchronously clocked processor units
JPH1027110A (ja) 複数台のコンピュータによるコンピュータシステム
CN114020095B (zh) 一种基于时钟对齐与同步的双处理器锁步系统
EP1669881A2 (en) Computer system, fault tolerant system using the same and operation control method and program thereof
US7243257B2 (en) Computer system for preventing inter-node fault propagation
JPH086800A (ja) データ処理装置及びマイクロプロセッサ
JPH07281915A (ja) 集積回路モジュール同期2重系情報処理装置
Alger et al. Performance evaluation of a realtime fault tolerant distributed system
JPH10143393A (ja) 診断処理装置