JP4752552B2 - データ処理装置とその同期方法 - Google Patents
データ処理装置とその同期方法 Download PDFInfo
- Publication number
- JP4752552B2 JP4752552B2 JP2006071096A JP2006071096A JP4752552B2 JP 4752552 B2 JP4752552 B2 JP 4752552B2 JP 2006071096 A JP2006071096 A JP 2006071096A JP 2006071096 A JP2006071096 A JP 2006071096A JP 4752552 B2 JP4752552 B2 JP 4752552B2
- Authority
- JP
- Japan
- Prior art keywords
- unit
- packet
- reset
- operation counter
- data processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/14—Time supervision arrangements, e.g. real time clock
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
- H04J3/0658—Clock or time synchronisation among packet nodes
- H04J3/0661—Clock or time synchronisation among packet nodes using timestamps
- H04J3/0667—Bidirectional timestamps, e.g. NTP or PTP for compensation of clock drift and for compensation of propagation delays
Description
前記複数のシステムのそれぞれが、
前記クロックから出力されるクロックをカウントする動作カウンタと、
リセットを行うためのリセットパケットを発行するI/Oサブシステムと、
前記リセットパケットに予め定められたタイミング値と前記動作カウンタのカウント値を付加し、自己が設けられるシステムの演算部および前記クロスリンク制御部を介して他のシステムの演算部へ出力するパケット修飾部と、
前記パケット修飾部の出力パケットを受信すると、タイミング値と前記動作カウンタのカウント値によりタイミングを調整して前記演算部をリセットするタイミング調整部と、を有する。
前記I/Oサブシステムは前記比較器の出力に応答するレスポンスを送信することとしてもよい。
前記タイミング調整部は、前記動作カウンタリセットパケットを受信すると前記発行元IDを参照し、前記クロスリンク制御部を経由した他のシステムからのものである場合には予め設定されたクロックサイクルの間待ち合わせを行った後、前記動作カウンタをリセットすることとしてもよい。
1100,2100 クロック源
1200,2200 演算サブシステム
1201,2201 演算部
1202,2202 動作カウンタ
1203,2203 オフセット値レジスタ
1204,2204 比較器
1205,1208.2205,2208 パケット修飾部
1206,2206 タイミング修飾部
1207,2207 クロスリンク制御部
1300,2300 I/Oサブシステム
1301,2301 I/Oブリッジ
1302,2302 リセット生成部
1303,2303 タイマー
1304,2304 I/Oデバイス
3000クロスリンク
Claims (10)
- 独立のクロックをそれぞれ備え、クロスリンク制御部を介して接続され、同じ動作を行う演算部とともに同じ構成を備える複数のシステムからなるデータ処理装置において、
前記複数のシステムのそれぞれが、
前記クロックから出力されるクロックをカウントする動作カウンタと、
リセットを行うためのリセットパケットを発行するI/Oサブシステムと、
前記リセットパケットに予め定められたタイミング値と前記動作カウンタのカウント値を付加し、自己が設けられるシステムの演算部および前記クロスリンク制御部を介して他のシステムの演算部へ出力するパケット修飾部と、
前記パケット修飾部の出力パケットを受信すると、タイミング値と前記動作カウンタのカウント値によりタイミングを調整して前記演算部をリセットするタイミング調整部と、を有することを特徴とするデータ処理装置。 - 請求項1記載のデータ処理装置において、
前記演算部からのリクエストと、前記クロスリンク制御部を介して他のシステムの演算部からのリクエストとを比較し、一致する場合には該リクエストを出力する比較器と、
前記I/Oサブシステムは前記比較器の出力に応答するレスポンスを送信するデータ処理装置。 - 請求項2記載のデータ処理装置において、
前記演算部および前記クロスリンク制御部を介する他のシステムの演算部からのリクエストが前記動作カウンタをリセットするリクエストであり、比較器はこれらが一致する場合には前記動作カウンタをリセットするリクエストを出力するデータ処理装置。 - 請求項3記載のデータ処理装置において、
I/Oサブシステムは前記比較器のリクエストによるレスポンスとしての動作カウンタリセットパケットを発行する際に、発行元IDを付与し、
前記タイミング調整部は、前記動作カウンタリセットパケットを受信すると前記発行元IDを参照し、前記クロスリンク制御部を経由した他のシステムからのものである場合には予め設定されたクロックサイクルの間待ち合わせを行った後、前記動作カウンタをリセットするデータ処理装置。 - 請求項1ないし請求項4のいずれかに記載のデータ処理装置において、
前記I/Oサブシステムは、予め設定された時間が経過するごとに前記リセットパケットを発行するデータ処理装置。 - 独立のクロックをそれぞれ備え、クロスリンク制御部を介して接続され、同じ動作を行う演算部とともに同じ構成を備える複数のシステムからなり、前記複数のシステムのそれぞれが、動作カウンタと、I/Oサブシステムと、パケット修飾部と、タイミング調整部とを具備するデータ処理装置で行われる同期方法において、
前記動作カウンタが前記クロックから出力されるクロックをカウントするステップと、
前記I/Oサブシステムがリセットを行うためのリセットパケットを発行するステップと、
前記パケット修飾部が前記リセットパケットに予め定められたタイミング値と前記動作カウンタのカウント値を付加し、自己が設けられるシステムの演算部および前記クロスリンク制御部を介して他のシステムの演算部へ出力するステップと、
前記タイミング調整部が前記パケット修飾部の出力パケットを受信すると、タイミング値と前記動作カウンタのカウント値によりタイミングを調整して前記演算部をリセットするステップと、を有することを特徴とするデータ処理装置の同期方法。 - 請求項6記載のデータ処理装置の同期方法において、
前記複数のシステムのそれぞれに比較器を設け、
前記比較器が前記演算部からのリクエストと、前記クロスリンク制御部を介して他のシステムの演算部からのリクエストとを比較し、一致する場合には該リクエストを出力するステップと、
前記I/Oサブシステムが前記比較器の出力に応答するレスポンスを送信するステップとを有するデータ処理装置の同期方法。 - 請求項7記載のデータ処理装置の同期方法において、
前記演算部および前記クロスリンク制御部を介する他のシステムの演算部からのリクエストが前記動作カウンタをリセットするリクエストであり、比較器はこれらが一致する場合には前記動作カウンタをリセットするリクエストを出力するデータ処理装置の同期方法。 - 請求項8記載のデータ処理装置の同期方法において、
I/Oサブシステムは前記比較器のリクエストによるレスポンスとしての動作カウンタリセットパケットを発行する際に、発行元IDを付与し、
前記タイミング調整部は、前記動作カウンタリセットパケットを受信すると前記発行元IDを参照し、前記クロスリンク制御部を経由した他のシステムからのものである場合には予め設定されたクロックサイクルの間待ち合わせを行った後、前記動作カウンタをリセットするデータ処理装置の同期方法。 - 請求項6ないし請求項9のいずれかに記載のデータ処理装置の同期方法において、
前記I/Oサブシステムは、予め設定された時間が経過するごとに前記リセットパケットを発行するデータ処理システムの同期方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006071096A JP4752552B2 (ja) | 2006-03-15 | 2006-03-15 | データ処理装置とその同期方法 |
EP07103612A EP1835646A1 (en) | 2006-03-15 | 2007-03-06 | Data processing apparatus for synchronizing a plurality of CPU modules. |
CA002581524A CA2581524A1 (en) | 2006-03-15 | 2007-03-06 | Data processing apparatus |
US11/684,911 US20070220296A1 (en) | 2006-03-15 | 2007-03-12 | Data processing apparatus |
AU2007201067A AU2007201067A1 (en) | 2006-03-15 | 2007-03-12 | Data processing apparatus |
CNA2007100863788A CN101038580A (zh) | 2006-03-15 | 2007-03-15 | 数据处理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006071096A JP4752552B2 (ja) | 2006-03-15 | 2006-03-15 | データ処理装置とその同期方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007249518A JP2007249518A (ja) | 2007-09-27 |
JP4752552B2 true JP4752552B2 (ja) | 2011-08-17 |
Family
ID=38191092
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006071096A Expired - Fee Related JP4752552B2 (ja) | 2006-03-15 | 2006-03-15 | データ処理装置とその同期方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20070220296A1 (ja) |
EP (1) | EP1835646A1 (ja) |
JP (1) | JP4752552B2 (ja) |
CN (1) | CN101038580A (ja) |
AU (1) | AU2007201067A1 (ja) |
CA (1) | CA2581524A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5036473B2 (ja) * | 2007-09-28 | 2012-09-26 | 株式会社日立製作所 | バス比較型多重系処理装置 |
JP5206009B2 (ja) * | 2008-02-18 | 2013-06-12 | 日本電気株式会社 | フォルトトレラントコンピュータ、同期制御方法、及びプログラム |
JP5380884B2 (ja) * | 2008-04-04 | 2014-01-08 | 日本電気株式会社 | データ処理装置及び同期方法 |
JP5604799B2 (ja) * | 2009-03-06 | 2014-10-15 | 日本電気株式会社 | フォールトトレラントコンピュータ |
CN106292256B (zh) * | 2016-08-10 | 2018-12-18 | 北京空间飞行器总体设计部 | 一种秒中断间隔可控的校时装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0481936A (ja) * | 1990-07-25 | 1992-03-16 | Pfu Ltd | 複数cpu間の同期制御方式 |
JPH0773059A (ja) * | 1993-03-02 | 1995-03-17 | Tandem Comput Inc | フォールトトレラント型コンピュータシステム |
US5964846A (en) * | 1997-07-07 | 1999-10-12 | International Business Machines Corporation | System and method for mapping processor clock values in a multiprocessor system |
JP3405191B2 (ja) * | 1998-04-28 | 2003-05-12 | ヤマハ株式会社 | クロック生成装置及び生成方法 |
US6591370B1 (en) * | 1999-12-23 | 2003-07-08 | International Business Machines Corporation | Multinode computer system with distributed clock synchronization system |
US6708281B1 (en) * | 2000-07-10 | 2004-03-16 | Advanced Micro Devices, Inc. | Methods for providing estimates of the current time in a computer system including a local time source having one of several possible levels of trust with regard to timekeeping |
JP2002049605A (ja) * | 2000-08-02 | 2002-02-15 | Fujitsu Ltd | タイマ調整システム |
US7058838B2 (en) * | 2002-12-17 | 2006-06-06 | Hewlett-Packard Development Company, L.P. | System and method for synchronizing a plurality of processors in a multiprocessor computer platform employing a global clock counter |
US7340630B2 (en) * | 2003-08-08 | 2008-03-04 | Hewlett-Packard Development Company, L.P. | Multiprocessor system with interactive synchronization of local clocks |
-
2006
- 2006-03-15 JP JP2006071096A patent/JP4752552B2/ja not_active Expired - Fee Related
-
2007
- 2007-03-06 CA CA002581524A patent/CA2581524A1/en not_active Abandoned
- 2007-03-06 EP EP07103612A patent/EP1835646A1/en not_active Withdrawn
- 2007-03-12 AU AU2007201067A patent/AU2007201067A1/en not_active Abandoned
- 2007-03-12 US US11/684,911 patent/US20070220296A1/en not_active Abandoned
- 2007-03-15 CN CNA2007100863788A patent/CN101038580A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
AU2007201067A1 (en) | 2007-10-04 |
JP2007249518A (ja) | 2007-09-27 |
CA2581524A1 (en) | 2007-09-15 |
EP1835646A1 (en) | 2007-09-19 |
US20070220296A1 (en) | 2007-09-20 |
CN101038580A (zh) | 2007-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5459807B2 (ja) | マルチプロセッサデータ処理システムにおけるデバッグシグナリング | |
JP4752552B2 (ja) | データ処理装置とその同期方法 | |
CA2668835C (en) | Duplexed operation processor control system, and duplexed operation processor control method | |
JP2006209593A (ja) | 情報処理装置および情報処理方法 | |
JP5013309B2 (ja) | フォールトトレラントコンピュータ、そのトランザクション同期制御方法 | |
US20200183871A1 (en) | Process control system | |
JP2004110803A (ja) | フォールトトレラントコンピュータ、そのトランザクション同期制御方法及びプログラム | |
US20190146939A1 (en) | Communication device, communication method, program, and communication system | |
JP5206009B2 (ja) | フォルトトレラントコンピュータ、同期制御方法、及びプログラム | |
JP2011123756A (ja) | 安全制御装置、及びその安全制御プログラム | |
JP2016206891A (ja) | アクセス遮断回路、半導体集積回路およびアクセス遮断方法 | |
JP2015049902A (ja) | 1つの制御装置と少なくとも1つの周辺装置とを同期させるための方法及び設備 | |
WO2011100918A2 (zh) | 复位装置 | |
JP5604799B2 (ja) | フォールトトレラントコンピュータ | |
JP4640359B2 (ja) | フォールトトレラントコンピュータ、フォールトトレラントコンピュータにおける同期制御方法 | |
JP5036473B2 (ja) | バス比較型多重系処理装置 | |
JP5396812B2 (ja) | 伝送制御装置および伝送制御方法 | |
JP6523226B2 (ja) | 時刻同期制御システム | |
JP5380884B2 (ja) | データ処理装置及び同期方法 | |
JP6271103B1 (ja) | 制御装置及び制御方法 | |
JP2014154016A (ja) | パラメータ設定装置、パラメータ設定プログラム及びパラメータ設定方法 | |
JPH07248803A (ja) | 2重系装置の同期化装置 | |
KR101507678B1 (ko) | 통신 주기 동기화를 이용한 다중화 입출력 보팅 방법 및 이를 적용한 다중화 제어 시스템 | |
JPH11136309A (ja) | データ処理装置 | |
JP2013196400A (ja) | 冗長構成装置及びそれに用いる同期データ制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110208 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110406 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110426 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110509 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140603 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |