JP2014154016A - パラメータ設定装置、パラメータ設定プログラム及びパラメータ設定方法 - Google Patents
パラメータ設定装置、パラメータ設定プログラム及びパラメータ設定方法 Download PDFInfo
- Publication number
- JP2014154016A JP2014154016A JP2013024536A JP2013024536A JP2014154016A JP 2014154016 A JP2014154016 A JP 2014154016A JP 2013024536 A JP2013024536 A JP 2013024536A JP 2013024536 A JP2013024536 A JP 2013024536A JP 2014154016 A JP2014154016 A JP 2014154016A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- parameter
- parameter setting
- subsystem
- logic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 9
- 230000000630 rising effect Effects 0.000 claims description 12
- 230000010365 information processing Effects 0.000 abstract description 5
- 238000012508 change request Methods 0.000 description 24
- 238000010586 diagram Methods 0.000 description 10
- 230000007704 transition Effects 0.000 description 8
- 230000006870 function Effects 0.000 description 5
- 238000000926 separation method Methods 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Landscapes
- Hardware Redundancy (AREA)
Abstract
【解決手段】 同期して動作する複数のプロセッサの1つと接続し、さらに、前記複数のプロセッサの他のプロセッサと接続している他の装置とも接続し、指示された契機で、自装置と接続している前記プロセッサの動作パラメータを指定された新しい動作パラメータに変更する設定手段と、前記契機の指定と前記新しい動作パラメータを前記設定手段および前記他の装置に出力する制御手段と、を備えるパラメータ設定装置。
【選択図】 図7
Description
また、同じ理由で電圧の制限機能も、利用されていない。
特許文献3は、バストランザンクションが発行されるという契機によって、複数のプロセッサの周波数が動的に変更されることを開示しているが、変更されるタイミングは必ずしも同時にはならない。
次に、本発明の第1の実施形態について図面を参照して詳細に説明する。 図1は実施形態の構成図を示す。
(第2の実施形態)
第1の実施形態では、サブシステム10からクロック周波数の変更要求が出された場合、サブシステム20からのクロック周波数の変更要求を待っていた。
(第3の実施形態)
第3の実施形態は、同期して動作する複数のプロセッサの1つと接続し、さらに、前記複数のプロセッサの他のプロセッサと接続している他の装置とも接続し、指示された契機で、自装置と接続しているプロセッサの動作パラメータを指定された新しい動作パラメータに変更する設定部12と、この契機の指定とこの新しい動作パラメータを設定部および他の装置に出力する制御部30と、を備えるパラメータ設定装置40である。
11 CPU
12 設定部
13 制御用論理回路
14 第1クロック生成器
15 分周器
16 第2クロック生成器
20 サブシステム
21 CPU
22 設定部
23 制御用論理回路
30 制御部
40 パラメータ設定装置
50 パラメータ設定装置
100 FTシステム
Claims (10)
- 同期して動作する複数のプロセッサの1つと接続し、さらに、前記複数のプロセッサの他のプロセッサと接続している他の装置とも接続し、
指示された契機で、自装置と接続している前記プロセッサの動作パラメータを指定された新しい動作パラメータに変更する設定手段と、
前記契機の指定と前記新しい動作パラメータを前記設定手段および前記他の装置に出力する制御手段と、を備えるパラメータ設定装置。 - 前記動作パラメータがクロック周波数または動作電圧である請求項1に記載のパラメータ設定装置。
- 前記契機は前記クロックの立ち上がりもしくは立ち下がり検出した時刻である請求項1または請求項2に記載されたパラメータ設定装置。
- 前記契機は前記クロックより低い周波数の信号を発生させるクロックの立ち上がりもしくは立ち下がりを検出した時刻である請求項1または請求項2に記載されたパラメータ設定装置。
- 同期して動作する複数のプロセッサの1つと接続し、さらに、前記複数のプロセッサの他のプロセッサと接続している他の装置とも接続し、
指示された契機で、自装置と接続している前記プロセッサの動作パラメータを指定された新しい動作パラメータに変更する設定処理と、
前記契機の指定と前記新しい動作パラメータを自機および前記他の装置に出力する制御処理と、をコンピュータに実行させるパラメータ設定プログラム。 - 前記動作パラメータがクロック周波数または動作電圧である請求項5に記載のパラメータ設定プログラム。
- 前記契機は前記クロックの立ち上がりもしくは立ち下がり検出した時点である請求項5または請求項6に記載されたパラメータ設定プログラム。
- 前記契機は前記クロックより低い周波数の信号を発生させるクロックの立ち上がりもしくは立ち下がりを検出した時刻である請求項5または請求項6に記載されたパラメータ設定プログラム。
- 同期して動作する複数のプロセッサの1つと接続し、さらに、前記複数のプロセッサの他のプロセッサと接続している他の装置とも接続し、
指示された契機で、自装置と接続している前記プロセッサの動作パラメータを指定された新しい動作パラメータに変更し、
前記契機の指定と前記新しい動作パラメータを自機および前記他の装置に出力するパラメータ設定方法。 - 前記動作パラメータがクロック周波数または動作電圧である請求項9に記載のパラメータ設定方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013024536A JP5892083B2 (ja) | 2013-02-12 | 2013-02-12 | パラメータ設定装置、パラメータ設定プログラム及びパラメータ設定方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013024536A JP5892083B2 (ja) | 2013-02-12 | 2013-02-12 | パラメータ設定装置、パラメータ設定プログラム及びパラメータ設定方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014154016A true JP2014154016A (ja) | 2014-08-25 |
JP5892083B2 JP5892083B2 (ja) | 2016-03-23 |
Family
ID=51575807
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013024536A Expired - Fee Related JP5892083B2 (ja) | 2013-02-12 | 2013-02-12 | パラメータ設定装置、パラメータ設定プログラム及びパラメータ設定方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5892083B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180036966A (ko) * | 2015-08-03 | 2018-04-10 | 퀄컴 인코포레이티드 | 전력 분배 네트워크(pdn) 드룹/오버슈트 완화 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002023884A (ja) * | 2000-07-12 | 2002-01-25 | Toshiba Corp | クロック周波数切り替え機能を有するlsi、計算機システム及びクロック周波数切り替え方法 |
JP2009064456A (ja) * | 2001-08-29 | 2009-03-26 | Mediatek Inc | 動的電圧制御方法および装置 |
JP2010211635A (ja) * | 2009-03-11 | 2010-09-24 | Nec Corp | フォールトトレラントコンピュータ、その同期制御方法及びコンピュータプログラム |
JP2013025698A (ja) * | 2011-07-25 | 2013-02-04 | Nec System Technologies Ltd | モジュール、周波数制御方法、及び周波数制御プログラム |
-
2013
- 2013-02-12 JP JP2013024536A patent/JP5892083B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002023884A (ja) * | 2000-07-12 | 2002-01-25 | Toshiba Corp | クロック周波数切り替え機能を有するlsi、計算機システム及びクロック周波数切り替え方法 |
JP2009064456A (ja) * | 2001-08-29 | 2009-03-26 | Mediatek Inc | 動的電圧制御方法および装置 |
JP2010211635A (ja) * | 2009-03-11 | 2010-09-24 | Nec Corp | フォールトトレラントコンピュータ、その同期制御方法及びコンピュータプログラム |
JP2013025698A (ja) * | 2011-07-25 | 2013-02-04 | Nec System Technologies Ltd | モジュール、周波数制御方法、及び周波数制御プログラム |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180036966A (ko) * | 2015-08-03 | 2018-04-10 | 퀄컴 인코포레이티드 | 전력 분배 네트워크(pdn) 드룹/오버슈트 완화 |
KR102049952B1 (ko) | 2015-08-03 | 2019-11-28 | 퀄컴 인코포레이티드 | 전력 분배 네트워크(pdn) 드룹/오버슈트 완화 |
Also Published As
Publication number | Publication date |
---|---|
JP5892083B2 (ja) | 2016-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1380952B1 (en) | Fault-tolerant computer system, re-synchronization method thereof and re-synchronization program thereof | |
JP5459807B2 (ja) | マルチプロセッサデータ処理システムにおけるデバッグシグナリング | |
US8140918B2 (en) | Clock supply method and information processing apparatus | |
US20070033511A1 (en) | Methods and apparatus for processor system having fault tolerance | |
US8930753B2 (en) | System, method and apparatus for error correction in multi-processor systems | |
KR20040007338A (ko) | 폴트 톨러런트 컴퓨터, 그의 재동기화 방법 및 재동기화프로그램이 기록된 컴퓨터 판독가능 기억매체 | |
US20080215906A1 (en) | Method for Fault Tolerant Time Synchronization Mechanism in a Large Scaleable Multi-Processor Computer | |
US11381333B2 (en) | Communication apparatus, communication system, communication method, and computer readable medium | |
US20150012774A1 (en) | Information processing apparatus and method for controlling information processing apparatus | |
EP3273353B1 (en) | Data processing device | |
US20140146931A1 (en) | Synchronization control apparatus, arithmetic processing device, parallel computer system, and control method of synchronization control apparatus | |
JP5892083B2 (ja) | パラメータ設定装置、パラメータ設定プログラム及びパラメータ設定方法 | |
KR100583214B1 (ko) | 정보 처리 장치 | |
JP2004110803A (ja) | フォールトトレラントコンピュータ、そのトランザクション同期制御方法及びプログラム | |
JP2013161354A (ja) | データ照合装置、照合方法及びそれを用いた安全保安システム | |
KR101533081B1 (ko) | 저전력과 신뢰성을 동시에 확보하기 위한 이중화 대응 장치, 이중화 시스템 및 이중화 구성 설정 방법 | |
JPH06161798A (ja) | 情報処理装置 | |
JP2007249518A (ja) | データ処理装置とその同期方法 | |
JP4182486B2 (ja) | フォールト・トレラント・コンピュータ・リセット方法及びそのシステム | |
JP4616054B2 (ja) | 測定システム | |
US7489752B2 (en) | Synchronisation of signals between asynchronous logic | |
US9992010B2 (en) | System and method for augmenting duplexed replicated computing | |
JP4062251B2 (ja) | 多重化システムおよびプロセッサモジュール | |
JP5604799B2 (ja) | フォールトトレラントコンピュータ | |
JP2008059134A (ja) | データ転送方式およびデータ転送方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140617 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150410 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150421 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150617 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160126 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160208 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5892083 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |