JP6271103B1 - 制御装置及び制御方法 - Google Patents
制御装置及び制御方法 Download PDFInfo
- Publication number
- JP6271103B1 JP6271103B1 JP2017546743A JP2017546743A JP6271103B1 JP 6271103 B1 JP6271103 B1 JP 6271103B1 JP 2017546743 A JP2017546743 A JP 2017546743A JP 2017546743 A JP2017546743 A JP 2017546743A JP 6271103 B1 JP6271103 B1 JP 6271103B1
- Authority
- JP
- Japan
- Prior art keywords
- input
- value
- output
- unit
- failure determination
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60R—VEHICLES, VEHICLE FITTINGS, OR VEHICLE PARTS, NOT OTHERWISE PROVIDED FOR
- B60R16/00—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for
- B60R16/02—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for electric constitutive elements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mechanical Engineering (AREA)
- Hardware Redundancy (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
Description
また、特許文献2では、二重化された演算システムの各々が自己診断機能を有する構成が開示されている。特許文献2の構成では、一方の演算システムが実制御システムとして動作し、他方の演算システムが自己診断を行うシステムとして動作する。そして、特許文献2の構成では、実制御システムとして動作する演算システムと自己診断を行うシステムとして動作する演算システムを交互に切り替えることで、連続した運転を実現しつつ、故障が発生した演算システムを検知することが可能である。
特許文献2の方法では、一方の演算システムが実制御システムとして動作し、他方の演算システムが自己診断を行うシステムとして動作する。このため、特許文献2の方法では、両方の演算システムで同じプログラムを常時動作させ、両方の演算システムの出力が一致するか否かを確認することができない。また、特許文献2の方法では、演算システムが自己診断を行う。このため、特許文献2の方法では、演算システムのハードウェアが故障した場合には自己診断機能も影響を受け、正しい診断ができず、高い信頼性を保証することができないという課題がある。
冗長化されている複数の演算システムからの複数の出力値が不一致の場合に、正しい出力値が既知であるプリセット入力値を前記複数の演算システムに入力する入力管理部と、
前記プリセット入力値に対する前記複数の演算システムからの複数の出力値を取得し、取得した前記複数の出力値の各々と、前記プリセット入力値に対する前記正しい出力値とを比較する比較部とを有する。
本実施の形態では、入力値と当該入力値に対する正しい出力値の組合せを事前に準備しておく。なお、事前に準備しておく、正しい出力値が既知の入力値は、以下、プリセット入力値という。そして、本実施の形態では、冗長化された複数の演算システムの出力値が不一致になった場合に、プリセット入力値が各演算システムに入力される。更に、本実施の形態では、各演算システムからの出力値とプリセット入力値に対する正しい出力値とが比較される。この結果、正しい出力値と同じ出力値を出力した演算システムが正しい演算システムであると判定することができる。
なお、以下では、冗長化された演算システムの例として、二重化された演算システムを説明する。つまり、同一の演算処理を行う演算システムが二つ存在する構成を説明する。
図1は、本実施の形態1に係る制御装置100のハードウェア構成例を示す。
図1に示すように、制御装置100は入力同期FPGA(Field−Programmable Gate Array)110、マイクロコンピュータA120、マイクロコンピュータB130、及び出力照合FPGA140を持つ。制御装置100は、マイクロコンピュータA120、マイクロコンピュータB130により二重化されている。
なお、制御装置100により行われる処理は、制御方法に相当する。
マイクロコンピュータA120は、入力同期FPGA110と出力照合FPGA140と、CAN、SPIなどを用いて接続される。図1では、マイクロコンピュータA120がCANで入力同期FPGA110と出力照合FPGA140と接続される構成を想定しているため、CAN I/F124が配置されている。
マイクロコンピュータB130は、マイクロコンピュータA120で実現されるシステムの二重化のためのハードウェアである。マイクロコンピュータB130の内部構成はマイクロコンピュータA120と同じである。このため、マイクロコンピュータB130の内部構成の図示は省略している。
また、入力同期FPGA110と出力照合FPGA140は、後述する図2の入力排他部212と故障判定制御部251とを接続するために、CAN、SPIなどを用いて接続される。
図2において、制御装置100は、入力部210、サブシステムA220、サブシステムB230、出力照合部240、故障判定部250から構成される。
通常モードは、サブシステムA220からの出力値とサブシステムB230からの出力値とが一致している間の制御装置100の動作モードである。故障判定モードは、サブシステムA220からの出力値とサブシステムB230からの出力値とが不一致となってから、正常に動作していているサブシステム(以下、正常サブシステムという)が判明するまでの間の制御装置100の動作モードである。故障判定モードでは、サブシステムA220及びサブシステムB230のうち、どちらのサブシステムが正常に動作しているかを判定する手順が行われる。後述する縮退モードは、正常サブシステムが判明した後の制御装置100の動作モードである。
入力排他部212が関係する動作モードは、正常モードと故障判定モードのみである。つまり、入力排他部212は、動作モードを、正常モードと故障判定モードの間で切り替える。なお、動作モードの切り替えは、後述する故障判定動作状態記憶部213で記憶されている動作モード情報に、入力排他部212が現在の動作モードに対応する値を設定することにより行われる。
サブシステムA220からの出力値とサブシステムB230からの出力値が不一致になった際に、入力排他部212は、故障判定制御部251から故障判定モード設定要求を受信し、動作モードを故障判定モードに設定する。故障モード設定要求は、故障判定制御部251が入力排他部212に動作モードを故障判定モードに設定するよう要求するメッセージである。また、正常サブシステムが判明した後に、入力排他部212は、故障判定制御部251から正常モード設定要求を受信し、動作モードを正常モードに設定する。通常モード設定要求は、故障判定制御部251が入力排他部212に動作モードを通常モードに設定するよう要求するメッセージである。
なお、入力排他部212は、入力管理部に相当する。
また、出力照合制御部241は、制御装置100の動作モードが故障判定モードであれば、サブシステムA220とサブシステムB230から送信される出力値を比較せずに破棄する。
また、出力照合制御部241は、制御装置100の動作モードが縮退モードであれば、正常サブシステムの出力値を選択して、選択した出力値を故障判定起動部242に出力する。
出力照合制御部241は、故障判定起動部242から現在の動作モード情報を通知されることにより、制御装置100がどの動作モードにあるかを判定することができる。また、出力照合制御部241は、故障判定起動部242から正常サブシステムを通知されることにより、正常サブシステムの出力値を選択することができる。
また、故障判定起動部242は、故障判定制御部251から正常サブシステムが通知される。故障判定起動部242は、正常サブシステムが通知されると、動作モードを縮退モードに設定する。更に、故障判定起動部242は、出力照合制御部241に正常サブシステムを通知する。また、故障判定起動部242は、動作モードが縮退モードに移行した後に、出力照合制御部241から受信した出力値を外部装置B160に出力する。
動作モードの切り替えは、後述する縮退モード動作状態記憶部243で記憶されている動作モード情報に、故障判定起動部242が現在の動作モードに対応する値を設定することにより行われる。
故障判定起動部242は、縮退モード動作状態記憶部243の動作モード情報を参照することで、制御装置100がどの動作モードにあるかを判定することができる。
なお、故障判定起動部242は、出力管理部に相当する。
故障判定部250は、故障判定制御部251とプリセット入力値記憶部252とリトライ回数記憶部253で構成される。
プリセット入力値に対するサブシステムA220からの出力値とサブシステムB230からの出力値を正しい出力値と比較しても、正常サブシステムを判定できない場合は、繰り返しプリセット入力値を入力排他部212に送信する。つまり、リトライ回数が上限値に達していなければ、故障判定制御部251は、プリセット入力値記憶部252から別のプリセット入力値と出力値の組を読み出し、読み出したプリセット入力値を入力排他部212に送信する。故障判定制御部251は、サブシステムA220からの出力値とサブシステムB230からの出力値がどちらも正しい出力値に一致する場合、又は、サブシステムA220からの出力値とサブシステムB230からの出力値がどちらも正しい出力値に一致しない場合は、正常サブシステムを判定することができない。
リトライ回数は、リトライ回数記憶部253で記憶される。リトライ回数が上限値に達した場合は、故障判定制御部251は、故障判定に失敗したことを故障判定起動部242に通知する。
なお、プリセット入力値は、可能な限り多くのハードウェアを使用する演算が可能な値とすることが望ましい。このようにすることで、早期の故障判定が可能となる。
故障判定制御部251は、比較部に相当する。
次に、動作モードが通常モードである場合の制御装置100の動作例を図3を用いて説明する。
サブシステムA220の出力値とサブシステムB230の出力値が一致している場合は、出力照合制御部241は、二つの出力値が一致していることを通知する比較結果と、サブシステムA220の出力値とサブシステムB230の出力値のうちのいずれかを、故障判定起動部242に送信する。
サブシステムA220の出力値とサブシステムB230の出力値が一致していない場合は、出力照合制御部241は、二つの出力値が一致していないことを通知する比較結果を故障判定起動部242に出力する。この場合は、出力照合制御部241は、サブシステムA220の出力値とサブシステムB230の出力値のいずれも、故障判定起動部242に送信しない。
図4は、入力排他部212の動作例を示す。図5は、故障判定起動部242の動作例を示す。図6は、故障判定制御部251の動作例を示す。なお、一連の処理によって得られる効果が変わらなければ、処理の順序や手段は異なっていても構わない。
現在の動作モードが故障判定モードでない場合は、処理がステップS204に遷移する。一方、現在の動作モードが故障判定モードである場合は、処理がステップS205に遷移する。
一方、現在の動作モードが故障判定モードである場合は、入力排他部212は、入力同期部211から受信した通常の入力値を破棄する(ステップS205)。
現在の動作モードが故障判定モードでない場合は、処理がステップS205に遷移する。一方、現在の動作モードが故障判定モードである場合は、処理がステップS207に遷移する。
一方、現在の動作モードが故障判定モードである場合は、入力排他部212は、受信したプリセット入力値をサブシステムA220とサブシステムB230の双方に送信する(ステップS207)。
その後、各サブシステムからの出力値の受信を待つ(ステップS404)。
また、故障判定制御部251は、故障判定起動部242に、正常サブシステムとして認識されたサブシステムを通知する(ステップS408)。
以上のように、本実施の形態では、各サブシステムからの出力値が不一致となった場合に、故障判定制御部251は、プリセット入力値を各サブシステムに与え、プリセット入力値を用いた演算を各サブシステムに行わせる。そして、故障判定制御部251は、各サブシステムからの出力値と既知の出力値とを比較して、正常に動作しているサブシステムを判定する。このため、本実施の形態では、特許文献1で開示された、計算モデルを実現するプログラムを実行するための高性能のハードウェアは不要であり、簡素なハードウェアの追加のみで、正常に動作するサブシステムを判定することができる。また、演算を実行するサブシステムとは別の機構である故障判定制御部251が故障判定を行うため、確実に、正常に動作するサブシステムを判定することができる。
本実施の形態では、サブシステムA220からの出力値及びサブシステムB230からの出力値が一致する場合に、サブシステムA220及びサブシステムB230への通常の入力値をプリセット入力値として用いる例を説明する。
本実施の形態では、主に実施の形態1との差異を説明する。
なお、以下で説明していない事項は、実施の形態1と同様である。
実施の形態2に係る制御装置100ハードウェア構成例は、図1に示す構成と同じである。このため、本実施の形態に係る制御装置100のハードウェア構成例の説明は省略する。
図7では、図2の構成と比較して、データ収集部254が追加されている。データ収集部254以外の構成要素は、図2に示すものと同じである。このため、データ収集部254以外の構成要素の説明を省略する。データ収集部254は、出力照合FPGA140で動作する。データ収集部254は、指定部に相当する。
なお、図7では、作図上の理由から、図2に示す、入力同期FPGA110、マイクロコンピュータA120、マイクロコンピュータB130及び出力照合FPGA140の表記を省略している。
なお、プリセット入力値記憶部252に記憶されているプリセット入力値と正しい出力値の組の数が規定数以上である場合は、データ収集部254は、最も古いプリセット入力値と正しい出力値の組を消去して、新しいプリセット入力値と正しい出力値の組をプリセット入力値記憶部252に格納する。
また、本実施の形態でも、故障判定制御部251は、サブシステムA220の出力値とサブシステムB230の出力値を、プリセット入力値の正しい出力値と比較する。但し、本実施の形態では、故障判定制御部251は、データ収集部254により正しい出力値として指定された出力値(データ収集部254により正しい出力値としてプリセット入力値記憶部252に格納された出力値)を用いる。
次に、本実施の形態に係る制御装置100の動作例を説明する。
ここでは、図8を参照して、データ収集部254の動作例を説明する。
データ収集部254以外の構成要素の動作は、実施の形態1と同じである。
サブシステムA220の出力値とサブシステムB230の出力値が一致している場合は、処理はステップS504に遷移する。一方、サブシステムA220の出力値とサブシステムB230の出力値が一致していない場合は、処理はステップS505に遷移する。
なお、サブシステムA220の出力値とサブシステムB230の出力値が一致している場合は、データ収集部254は、ステップS502において、サブシステムA220の出力値及びサブシステムB230の出力値のいずれかを、比較結果とともに出力照合制御部241から受信する。
一方、サブシステムA220の出力値とサブシステムB230の出力値が一致していない場合は、データ収集部254は、一時記憶領域で記憶されている通常の入力値を破棄する(ステップS505)。
以上のように、本実施の形態では、プリセット入力値と正しい出力値の組を事前に準備しておかなくとも、プリセット入力値と正しい出力値の組を用いた故障判定を行うことができる。
Claims (2)
- 冗長化されている複数の演算システムからの複数の出力値が一致している間は、通常の入力値を前記複数の演算システムに繰り返し入力し、前記複数の演算システムからの複数の出力値が不一致になった後は、前記通常の入力値の入力を停止して、正しい出力値が既知であるプリセット入力値を前記複数の演算システムに入力する入力管理部と、
前記プリセット入力値に対する前記複数の演算システムからの複数の出力値を取得し、取得した前記複数の出力値の各々と、前記プリセット入力値に対する前記正しい出力値とを比較する比較部と、
前記入力管理部により前記通常の入力値が前記複数の演算システムに入力され、前記通常の入力値に対する前記複数の演算システムからの複数の出力値が一致する場合に、前記通常の入力値を前記プリセット入力値に指定し、前記複数の出力値のうちのいずれかを前記正しい出力値に指定する指定部とを有し、
前記入力管理部は、
前記複数の演算システムからの複数の出力値が不一致になった場合に、前記指定部により指定された前記プリセット入力値を前記複数の演算システムに入力し、
前記比較部は、
前記プリセット入力値に対する前記複数の演算システムからの複数の出力値を取得し、取得した前記複数の出力値の各々と、前記指定部により指定された前記正しい出力値とを比較する制御装置。 - コンピュータが、冗長化されている複数の演算システムからの複数の出力値が一致している間は、通常の入力値を前記複数の演算システムに繰り返し入力し、前記複数の演算システムからの複数の出力値が不一致になった後は、前記通常の入力値の入力を停止して、正しい出力値が既知であるプリセット入力値を前記複数の演算システムに入力する入力管理処理と、
前記コンピュータが、前記プリセット入力値に対する前記複数の演算システムからの複数の出力値を取得し、取得した前記複数の出力値の各々と、前記プリセット入力値に対する前記正しい出力値とを比較する比較処理と、
前記入力管理処理により前記通常の入力値が前記複数の演算システムに入力され、前記通常の入力値に対する前記複数の演算システムからの複数の出力値が一致する場合に、前記コンピュータが、前記通常の入力値を前記プリセット入力値に指定し、前記複数の出力値のうちのいずれかを前記正しい出力値に指定する指定処理とを有し、
前記複数の演算システムからの複数の出力値が不一致になった場合に、前記入力管理処理において、前記コンピュータが、前記指定処理により指定された前記プリセット入力値を前記複数の演算システムに入力し、
前記比較処理において、前記コンピュータが、前記プリセット入力値に対する前記複数の演算システムからの複数の出力値を取得し、取得した前記複数の出力値の各々と、前記指定処理により指定された前記正しい出力値とを比較する制御方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2017/006660 WO2018154664A1 (ja) | 2017-02-22 | 2017-02-22 | 制御装置及び制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6271103B1 true JP6271103B1 (ja) | 2018-01-31 |
JPWO2018154664A1 JPWO2018154664A1 (ja) | 2019-02-28 |
Family
ID=61074850
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017546743A Active JP6271103B1 (ja) | 2017-02-22 | 2017-02-22 | 制御装置及び制御方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6271103B1 (ja) |
WO (1) | WO2018154664A1 (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58127242A (ja) * | 1982-01-25 | 1983-07-29 | Nec Corp | 論理回路 |
JPH06338200A (ja) * | 1993-05-25 | 1994-12-06 | Hitachi Ltd | 半導体記憶装置の電気的特性検査方法および装置 |
JP2002049501A (ja) * | 2000-08-04 | 2002-02-15 | Nippon Telegr & Teleph Corp <Ntt> | 耐故障性システム及びその故障切り分け方法 |
WO2009107174A1 (ja) * | 2008-02-26 | 2009-09-03 | 三菱電機株式会社 | 組み込みシステムにおける自動再現試験装置および自動再現試験方法 |
JP2010175459A (ja) * | 2009-01-30 | 2010-08-12 | Advantest Corp | 診断装置、診断方法および試験装置 |
WO2015145731A1 (ja) * | 2014-03-28 | 2015-10-01 | 三菱電機株式会社 | 車両情報通知装置 |
JP2016038599A (ja) * | 2014-08-05 | 2016-03-22 | ルネサスエレクトロニクス株式会社 | マイクロコンピュータ及びマイクロコンピュータシステム |
-
2017
- 2017-02-22 WO PCT/JP2017/006660 patent/WO2018154664A1/ja active Application Filing
- 2017-02-22 JP JP2017546743A patent/JP6271103B1/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58127242A (ja) * | 1982-01-25 | 1983-07-29 | Nec Corp | 論理回路 |
JPH06338200A (ja) * | 1993-05-25 | 1994-12-06 | Hitachi Ltd | 半導体記憶装置の電気的特性検査方法および装置 |
JP2002049501A (ja) * | 2000-08-04 | 2002-02-15 | Nippon Telegr & Teleph Corp <Ntt> | 耐故障性システム及びその故障切り分け方法 |
WO2009107174A1 (ja) * | 2008-02-26 | 2009-09-03 | 三菱電機株式会社 | 組み込みシステムにおける自動再現試験装置および自動再現試験方法 |
JP2010175459A (ja) * | 2009-01-30 | 2010-08-12 | Advantest Corp | 診断装置、診断方法および試験装置 |
WO2015145731A1 (ja) * | 2014-03-28 | 2015-10-01 | 三菱電機株式会社 | 車両情報通知装置 |
JP2016038599A (ja) * | 2014-08-05 | 2016-03-22 | ルネサスエレクトロニクス株式会社 | マイクロコンピュータ及びマイクロコンピュータシステム |
Also Published As
Publication number | Publication date |
---|---|
JPWO2018154664A1 (ja) | 2019-02-28 |
WO2018154664A1 (ja) | 2018-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9823983B2 (en) | Electronic fault detection unit | |
US7747897B2 (en) | Method and apparatus for lockstep processing on a fixed-latency interconnect | |
EP2153328B1 (en) | Data processing system, data processing method, and apparatus | |
US10114356B2 (en) | Method and apparatus for controlling a physical unit in an automation system | |
KR101560497B1 (ko) | 락스텝으로 이중화된 프로세서 코어들의 리셋 제어 방법 및 이를 이용하는 락스텝 시스템 | |
WO2016018262A1 (en) | Storage transactions | |
JP5921782B2 (ja) | 通信システム、待機装置、通信方法及び待機プログラム | |
JP6083480B1 (ja) | 監視装置、フォールトトレラントシステムおよび方法 | |
US10949203B2 (en) | Technologies for ensuring functional safety of an electronic device | |
JP6271103B1 (ja) | 制御装置及び制御方法 | |
JPH0375834A (ja) | パリティの置換装置及び方法 | |
JP5613119B2 (ja) | マスター/スレーブシステム、制御装置、マスター/スレーブ切替方法、および、マスター/スレーブ切替プログラム | |
JP2011159119A (ja) | 情報処理装置、情報送信方法および情報受信方法 | |
JP5537140B2 (ja) | 安全制御装置、及びその安全制御プログラム | |
JP5381109B2 (ja) | 通信装置及びその制御プログラム | |
CN107992018B (zh) | 控制系统 | |
US10089200B2 (en) | Computer apparatus and computer mechanism | |
JP2014056396A (ja) | 電子制御装置 | |
JP2020095322A (ja) | 分散ファイル装置、フェイルオーバ方法、プログラム及び記録媒体 | |
CN115941184B (zh) | 加密模块故障处理方法、装置、电子设备、系统及芯片 | |
Proenza et al. | Using FTT and stars to simplify node replication in CAN-based systems | |
JP2018097435A (ja) | 並列処理装置及びノード間通信プログラム | |
JP2007058549A (ja) | マルチコンピュータモジュールシステム、マルチコンピュータモジュール方法、および、プログラム | |
JP6653250B2 (ja) | 計算機システム | |
JP6279180B2 (ja) | 親局装置、子局装置、プロセス委譲管理方法、プロセス実行方法、プロセス委譲管理プログラム及びプロセス実行プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170904 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170904 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20170904 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20170927 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171003 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171027 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171128 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171226 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6271103 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |