JP5206009B2 - フォルトトレラントコンピュータ、同期制御方法、及びプログラム - Google Patents
フォルトトレラントコンピュータ、同期制御方法、及びプログラム Download PDFInfo
- Publication number
- JP5206009B2 JP5206009B2 JP2008035938A JP2008035938A JP5206009B2 JP 5206009 B2 JP5206009 B2 JP 5206009B2 JP 2008035938 A JP2008035938 A JP 2008035938A JP 2008035938 A JP2008035938 A JP 2008035938A JP 5206009 B2 JP5206009 B2 JP 5206009B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- units
- unit
- control unit
- clock cycles
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 19
- 230000001360 synchronised effect Effects 0.000 title claims description 8
- 238000007726 management method Methods 0.000 claims description 25
- 230000005540 biological transmission Effects 0.000 claims description 6
- 230000000694 effects Effects 0.000 description 6
- 230000003111 delayed effect Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Landscapes
- Hardware Redundancy (AREA)
Description
また、IO部から各演算部へ同じ命令を配信する場合に、配信された命令は、各演算部のシステムクロックのずれに対応していなかった。
本発明は、上記問題点に鑑みてなされたもので、複数の演算部と複数のクロック源とを備える簡便なフォルトトレラントコンピュータ、その同期制御方法、及びそのプログラムを提供することを目的とする。
独立した複数のクロック源と、当該複数のクロック源毎に接続され、接続されたクロック源より供給されたシステムクロックに基づいて同じ演算を行い、同じIO命令を発行する複数の演算部と、当該複数の演算部が入出力するデータを検証する中間制御部と、当該複数の演算部と他装置とのデータの送受信を制御する入出力部と、から構成され、
前記演算部は、それぞれ、
前記クロック源から供給されたシステムクロックのクロックサイクル数を計数し、計数結果を前記中間制御部に送信するクロック管理部を備え、
前記中間制御部は、
前記複数の演算部がそれぞれ発行した複数のIO命令を受信して比較し、一致するか否かを判別し、一致すると判別した場合に、当該IO命令を前記入出力部に供給するIO比較部と、
複数の前記クロック管理部が送信した複数の計数結果を比較して、クロックサイクル数の差がある場合には、前記IO比較部が当該クロックサイクル数の差に基づいた異なるタイミングで前記複数のIO命令を受信して比較するように調整するFT制御部と、を備え、
前記FT制御部は、
前記入出力部から前記演算部への転送命令を受信すると、前記クロックサイクル数の差に基づいて、前記複数の演算部毎に異なったタイミングで、前記複数の演算部毎に当該転送命令を配信する、
ことを特徴とする。
独立した複数のクロック源と、当該複数のクロック源毎に接続され、且つ、接続されたクロック源より供給されたシステムクロックに基づいて同じ演算を行う複数の演算部と、当該複数の演算部が入出力するデータを検証する中間制御部と、当該複数の演算部と他装置とのデータの送受信を制御する入出力部と、から構成されるフォルトトレラントコンピュータの同期制御方法であって、
前記複数の演算部が、前記クロック源それぞれから前記複数の演算部に供給された複数のシステムクロックのクロックサイクル数を計数する計数ステップと、
前記中間制御部が、前記計数ステップで計数した複数のシステムクロックのクロックサイクル数の差があるか否かを判別する判別ステップと、
前記中間制御部が、前記複数の演算部がそれぞれ発行した複数のIO命令を比較して、一致するか否かを判別し、一致すると判別した場合に、当該IO命令を前記入出力部に供給する比較ステップと、
前記中間制御部が、前記判別ステップで前記クロックサイクル数の差がある場合には、前記比較ステップで当該クロックサイクル数の差に基づいた異なるタイミングで前記複数のIO命令を受信して比較するように調整する調整ステップと、
前記中間制御部が、前記入出力部が受信した前記演算部への転送命令を、前記クロックサイクル数の差に基づいて、前記複数の演算部毎に異なったタイミングで、前記複数の演算部に当該転送命令を配信する配信ステップと、を備える、
ことを特徴とする。
独立した複数のクロック源と、当該複数のクロック源毎に接続され、且つ、接続されたクロック源より供給されたシステムクロックに基づいて同じ演算を行う複数の演算部と、当該複数の演算部と他装置とのデータの送受信を制御する入出力部と、から構成されるフォルトトレラントコンピュータを、
前記クロック源それぞれから前記複数の演算部に供給された複数のシステムクロックのクロックサイクル数を計数する計数手段、
前記計数手段が計数した複数のシステムクロックのクロックサイクル数の差があるか否かを判別する判別手段、
前記複数の演算部がそれぞれ発行した複数のIO命令を比較して、一致するか否かを判別し、一致すると判別した場合に、当該IO命令を前記入出力部に供給する比較手段、
前記判別手段が前記クロックサイクル数の差があると判別した場合には、前記比較手段が当該クロックサイクル数の差に基づいた異なるタイミングで前記複数のIO命令を受信して比較するように調整する調整手段、
前記入出力部が受信した前記演算部への転送命令を、前記クロックサイクル数の差に基づいて、前記複数の演算部毎に異なったタイミングで、前記複数の演算部に配信する配信手段、
として機能させることを特徴とする。
FT制御部51は、IOデバイス60から演算部30,40への転送命令を受信すると、クロック管理部31,41が送信したクロックサイクル数の差に基づいて、異なったタイミングで、演算部30,40に転送命令を送信する、
例えば、図2に示すように、クロック管理部31が計数したクロックサイクル数が、クロック管理部41が計数したクロックサイクル数より1クロック少ない場合には、演算部30が行う処理は、演算部40が行う処理より1クロック遅れている。そこで、IO比較部52は、演算部40が発行したIO命令を受信してから1クロック経過した後に、演算部30が発行したIO命令を受信する。そして、IO比較部52は、それらのIO命令を比較する。
次に、FT制御部51は、IOデバイス60から演算部30,40への転送命令の有無の判定を行う。有効な命令が有ると判定された時は、FT制御部51は、演算部30,40への命令の転送タイミングにクロックサイクル数の差違を反映させる。
例えば、クロック管理部31が計数したクロックサイクル数が、クロック管理部41が計数したクロックサイクル数より1クロック少ない場合には、演算部30は、演算部40より1クロック遅れている。そこで、FT制御部51は、演算部40に転送命令を送信してから1クロック経過した後に、演算部30に同じ転送命令を送信する。
20 クロック源
30 演算部
31 クロック管理部
40 演算部
41 クロック管理部
50 中間制御部
51 FT制御部
52 IO比較部
60 IOデバイス
100 フォルトトレラントコンピュータ
Claims (3)
- 独立した複数のクロック源と、当該複数のクロック源毎に接続され、接続されたクロック源より供給されたシステムクロックに基づいて同じ演算を行い、同じIO命令を発行する複数の演算部と、当該複数の演算部が入出力するデータを検証する中間制御部と、当該複数の演算部と他装置とのデータの送受信を制御する入出力部と、から構成され、
前記演算部は、それぞれ、
前記クロック源から供給されたシステムクロックのクロックサイクル数を計数し、計数結果を前記中間制御部に送信するクロック管理部を備え、
前記中間制御部は、
前記複数の演算部がそれぞれ発行した複数のIO命令を受信して比較し、一致するか否かを判別し、一致すると判別した場合に、当該IO命令を前記入出力部に供給するIO比較部と、
複数の前記クロック管理部が送信した複数の計数結果を比較して、クロックサイクル数の差がある場合には、前記IO比較部が当該クロックサイクル数の差に基づいた異なるタイミングで前記複数のIO命令を受信して比較するように調整するFT制御部と、を備え、
前記FT制御部は、
前記入出力部から前記演算部への転送命令を受信すると、前記クロックサイクル数の差に基づいて、前記複数の演算部毎に異なったタイミングで、前記複数の演算部毎に当該転送命令を配信する、
ことを特徴とするフォルトトレラントコンピュータ。 - 独立した複数のクロック源と、当該複数のクロック源毎に接続され、且つ、接続されたクロック源より供給されたシステムクロックに基づいて同じ演算を行う複数の演算部と、当該複数の演算部が入出力するデータを検証する中間制御部と、当該複数の演算部と他装置とのデータの送受信を制御する入出力部と、から構成されるフォルトトレラントコンピュータの同期制御方法であって、
前記複数の演算部が、前記クロック源それぞれから前記複数の演算部に供給された複数のシステムクロックのクロックサイクル数を計数する計数ステップと、
前記中間制御部が、前記計数ステップで計数した複数のシステムクロックのクロックサイクル数の差があるか否かを判別する判別ステップと、
前記中間制御部が、前記複数の演算部がそれぞれ発行した複数のIO命令を比較して、一致するか否かを判別し、一致すると判別した場合に、当該IO命令を前記入出力部に供給する比較ステップと、
前記中間制御部が、前記判別ステップで前記クロックサイクル数の差がある場合には、前記比較ステップで当該クロックサイクル数の差に基づいた異なるタイミングで前記複数のIO命令を受信して比較するように調整する調整ステップと、
前記中間制御部が、前記入出力部が受信した前記演算部への転送命令を、前記クロックサイクル数の差に基づいて、前記複数の演算部毎に異なったタイミングで、前記複数の演算部に当該転送命令を配信する配信ステップと、を備える、
ことを特徴とする同期制御方法。 - 独立した複数のクロック源と、当該複数のクロック源毎に接続され、且つ、接続されたクロック源より供給されたシステムクロックに基づいて同じ演算を行う複数の演算部と、当該複数の演算部と他装置とのデータの送受信を制御する入出力部と、から構成されるフォルトトレラントコンピュータを、
前記クロック源それぞれから前記複数の演算部に供給された複数のシステムクロックのクロックサイクル数を計数する計数手段、
前記計数手段が計数した複数のシステムクロックのクロックサイクル数の差があるか否かを判別する判別手段、
前記複数の演算部がそれぞれ発行した複数のIO命令を比較して、一致するか否かを判別し、一致すると判別した場合に、当該IO命令を前記入出力部に供給する比較手段、
前記判別手段が前記クロックサイクル数の差があると判別した場合には、前記比較手段が当該クロックサイクル数の差に基づいた異なるタイミングで前記複数のIO命令を受信して比較するように調整する調整手段、
前記入出力部が受信した前記演算部への転送命令を、前記クロックサイクル数の差に基づいて、前記複数の演算部毎に異なったタイミングで、前記複数の演算部に配信する配信手段、
として機能させることを特徴とするプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008035938A JP5206009B2 (ja) | 2008-02-18 | 2008-02-18 | フォルトトレラントコンピュータ、同期制御方法、及びプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008035938A JP5206009B2 (ja) | 2008-02-18 | 2008-02-18 | フォルトトレラントコンピュータ、同期制御方法、及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009193504A JP2009193504A (ja) | 2009-08-27 |
JP5206009B2 true JP5206009B2 (ja) | 2013-06-12 |
Family
ID=41075436
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008035938A Expired - Fee Related JP5206009B2 (ja) | 2008-02-18 | 2008-02-18 | フォルトトレラントコンピュータ、同期制御方法、及びプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5206009B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5635815B2 (ja) * | 2010-06-14 | 2014-12-03 | 株式会社日立製作所 | コンピュータシステム及びその制御方法 |
JP6197585B2 (ja) | 2013-11-01 | 2017-09-20 | 富士通株式会社 | 情報処理装置、及び、情報処理装置の制御方法 |
JP6266190B2 (ja) | 2015-12-03 | 2018-01-24 | 三菱電機株式会社 | 多重系システム |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU616213B2 (en) * | 1987-11-09 | 1991-10-24 | Tandem Computers Incorporated | Method and apparatus for synchronizing a plurality of processors |
JPH0773059A (ja) * | 1993-03-02 | 1995-03-17 | Tandem Comput Inc | フォールトトレラント型コンピュータシステム |
JPH086800A (ja) * | 1994-06-16 | 1996-01-12 | Toshiba Corp | データ処理装置及びマイクロプロセッサ |
JPH08241217A (ja) * | 1995-03-07 | 1996-09-17 | Hitachi Ltd | 情報処理装置 |
US6141769A (en) * | 1996-05-16 | 2000-10-31 | Resilience Corporation | Triple modular redundant computer system and associated method |
JP2004046599A (ja) * | 2002-07-12 | 2004-02-12 | Nec Corp | フォルトトレラントコンピュータ装置、その再同期化方法及び再同期化プログラム |
JP4161276B2 (ja) * | 2004-12-17 | 2008-10-08 | 日本電気株式会社 | フォルトトレラントコンピュータ装置およびその同期化方法 |
JP4752552B2 (ja) * | 2006-03-15 | 2011-08-17 | 日本電気株式会社 | データ処理装置とその同期方法 |
-
2008
- 2008-02-18 JP JP2008035938A patent/JP5206009B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009193504A (ja) | 2009-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7996714B2 (en) | Systems and methods for redundancy management in fault tolerant computing | |
US7340630B2 (en) | Multiprocessor system with interactive synchronization of local clocks | |
JP2006229956A (ja) | 複数のオペレーショナルフライトプログラムの同期化 | |
JP3965699B2 (ja) | 情報処理装置および情報処理方法 | |
JP2007060400A (ja) | 通信タイミング制御方法および通信タイミング制御システム | |
JP5206009B2 (ja) | フォルトトレラントコンピュータ、同期制御方法、及びプログラム | |
CN108139945B (zh) | 车辆安全电子控制系统 | |
JP2015018315A (ja) | ストレージ制御装置、制御装置および制御プログラム | |
JP6301752B2 (ja) | 情報サービス表示システムおよび時刻同期方法 | |
US20060047862A1 (en) | Automatic hardware data link initialization | |
JP5866077B2 (ja) | 情報管理方法及びデバイス | |
JP4752552B2 (ja) | データ処理装置とその同期方法 | |
JP2015204117A (ja) | 複数のcpuモジュールを備えるplcシステム及び制御方法 | |
JP2018202842A (ja) | 情報処理装置、情報処理方法及びプログラム | |
JP6277971B2 (ja) | 情報処理装置 | |
KR20170088267A (ko) | 멀티 스크린을 통해 출력되는 영상을 소프트웨어를 이용하여 동기화하기 위한 방법 및 그 장치 | |
JP2007122410A (ja) | バス調停回路及びバス調停方法 | |
EP2772860B1 (en) | Multi-processor synchronization using time base counters | |
JP2011123756A (ja) | 安全制御装置、及びその安全制御プログラム | |
JP2014157386A (ja) | データ処理システム | |
US9703315B2 (en) | Transmission device and time synchronization method | |
EP3647961A1 (en) | Arithmetic processing apparatus and control method of arithmetic processing apparatus | |
JP2010118020A (ja) | リクエスト順序制御システム、リクエスト順序制御方法およびリクエスト順序制御プログラム | |
KR102622110B1 (ko) | 디바이스간 통신 데이터 동기화 방법 | |
TWI505101B (zh) | 資料傳輸裝置及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121030 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130122 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130204 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160301 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5206009 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |