KR100231774B1 - 이중화 시간/주파수 발생장치의 기준 시간 동기화방법 - Google Patents

Abstract

본 발명은 코드분할 다원접속(CDMA) 방식을 채택한 개인 휴대 통신 시스템(PCS)에서 액티브 시간/주파수 발생장치와 스탠바이 시간/주파수 발생장치에서 각각 발생되는 기준 시간(PP2S)의 위상을 일치시켜 절체시 채널 카드의 호 처리 및 호 유지에 안정화를 도모하도록 한 이중화 시간/주파수 발생장치의 기준시간 동기화방법에 관한 것으로서, 이러한 본 발명은 액티브 보드와 스탠바이 보드 상호간에 내부 데이터 통신을 통해 위상차 오프셋 값을 송, 수신하며, 액티브 보드에서는 내부 시간 클럭과 위성으로부터 수신한 시간클럭간에 오프셋 차가 발생되면 내부 위상동기회로를 제어하여 위상차를 제거하고, 스탠바이 보드에서는 액티브 보드로부터 발생되는 위상차 오프셋 값이 "0"이 되면 시간 클럭의 발생을 시작하며, 그 발생한 시간클럭과 위성으로부터 수신한 시간클럭간에 오프셋 차가 발생하면 그 발생한 오프셋 차만큼 내부 시간클럭 발생 카운터를 증/감시켜 위상차를 보정 함으로써 액티브 보드와 스탠바이 보드간에 동기화를 구현하게 된다.

Description

이중화 시간/주파수 발생장치의 기준 시간 동기화방법

본 발명은 이중화 시간/주파수 발생장치에 관한 것으로, 좀 더 상세하게는 코드분할 다원접속(CDMA) 방식을 채택한 개인 휴대 통신 시스템(PCS)에서 액티브 보드 시간/주파수 발생장치와 스탠바이 보드 시간/주파수 발생장치에서 각각 발생되는 기준 시간(PP2S)의 위상을 일치시켜 절체시 채널 카드의 호 처리 및 호 유지에 안정화를 도모하도록 한 이중화 시간/주파수 발생장치의 기준시간 동기화방법에 관한 것이다.

일반적으로, CDMA방식을 채택한 이동통신 시스템, 특히 개인 휴대 통신 시스템에서는 위성으로부터 표준 시간클럭/주파수클럭을 제공받으며, 그 위성으로부터 제공된 시간클럭/주파수클럭에 동기된 시간클럭/주파수클럭을 생성하여 시스템을 운영하게 된다.

여기서 시간클럭/주파수클럭은 시스템을 운영하는데 없어서는 안되는 필수적인 요소이며, 그 사용이 매우 중요시되므로 이중화를 하여 안정화를 도모한다.

즉, 시간/주파수 발생장치를 액티브 보드와 스탠바이 보드라는 개념의 이중화로 구현하고, 먼저 정상동작중인 액티브 보드의 시간/주파수 발생장치를 이용하여 시스템에서 필요로 하는 시간클럭 및 주파수클럭을 생성하여 사용한다.

이때, 스탠바이 보드의 시간/주파수 발생장치도 전술한 액티브 보드의 동작과 동일하게 동작을 하며, 액티브 보드에서 발생하는 시간/주파수 클럭을 사용하는 도중에 액티브 보드에 장애가 발생하면 시스템의 제어에 의해 스탠바이 보드로 절체되어 스탠바이 보드에서 발생되는 시간/주파수 클럭을 대신 사용하게 된다.

이와 같이 이중화로 구현된 종래 시간/주파수 클럭 발생장치가 첨부한 도면 도1에 도시되었다.

여기서, 크게 액티브 보드(10)와 스탠바이 보드로(20)로 구별되며,

상기 액티브 보드(10)는 중앙처리장치(11)에서 발생되는 초기화 신호에 의해 동작을 개시하며, GPS로부터 수신된 클럭(10MHz)에 위상을 동기시킨 시스템 클럭(SYS-CLK)을 생성하는 위상동기회로(12; PLL)와, 상기 위상동기회로(12)에서 발생된 시스템 클럭에 따라 시간 클럭(PPS)을 발생하는 시간클럭 발생부(13)와, 상기 시간클럭 발생부(13)에서 발생된 시간클럭과 인공위성으로 수신한 시간클럭(GPS-PPS)을 비교하여 두 시간클럭간의 오프셋 차값을 상기 중앙처리장치(11)에 전달해주는 PPS 비교부(14)와, 상기 PPS 비교부(14)에서 출력되는 오프셋 차 값에 따라 상기 위상동기회로(12)의 시간 클럭 듀티비를 조절하는 중앙처리장치(11)로 구성된다.

또한, 상기 스탠바이 보드(20)도 전술한 액티브 보드(10)와 동일하게, 중앙처리장치(21)에서 발생되는 초기화 신호에 의해 동작을 개시하며, GPS로부터 수신된 클럭(10MHz)에 위상을 동기시킨 시스템 클럭(SYS-CLK)을 생성하는 위상동기회로(22; PLL)와, 상기 위상동기회로(22)에서 발생된 시스템 클럭에 따라 시간 클럭(PPS)을 발생하는 시간클럭 발생부(23)와, 상기 시간클럭 발생부(23)에서 발생된 시간클럭과 인공위성으로 수신한 시간클럭(GPS-PPS)을 비교하여 두 시간클럭간의 오프셋 차값을 상기 중앙처리장치(21)에 전달해주는 PPS 비교부(24)와, 상기 PPS 비교부(24)에서 출력되는 오프셋 차 값에 따라 상기 위상동기회로(22)의 시간 클럭 듀티비를 조절하는 중앙처리장치(21)로 구성된다.

이러한 구성으로 이루어지는 종래 이중화 시간/주파수 발생장치는, 먼저 액티브 보드(10)가 활성화되고 있을 경우. 액티브 보드(10)내의 중앙처리장치(11)는 위상동기회로(12)를 초기화시키게 되고, 상기 위상동기회로(12)는 초기화된 상태에서 위성으로부터 수신한 기준클럭(10MHz)에 동기된 시스템 클럭을 발생하게 된다.

이렇게 발생되는 시스템 클럭에 의해 PPS 발생부(13)는 기준이 되는 시간클럭(PPS)을 생성하게 되며, PPS 비교부(14)는 상기 PPS 발생부(13)에서 발생되는 시간클럭과 상기 위성으로부터 수신한 시간클럭(PPS)을 비교하여 두 시간클럭간의 오프셋 차 값을 발생한다.

이렇게 발생되는 오프셋 차 값에 의해 중앙처리장치(11)는 상기 위상동기회로(11)에서 발생되는 시스템 클럭의 듀티비를 상기 오프셋 차 값에 대응되도록 제어를 하여 발생되는 시간 클럭(PPS)을 보정 하게 된다.

아울러, 스탠바이 보드(20)도 전술한 액티브 보드(10)와 동일하게 동작을 한다.

즉, 스탠바이 보드(20)내의 중앙처리장치(21)는 위상동기회로(22)를 초기화시키게 되고, 상기 위상동기회로(22)는 초기화된 상태에서 위성으로부터 수신한 기준클럭(10MHz)에 동기된 시스템 클럭을 발생하게 된다.

이렇게 발생되는 시스템 클럭에 의해 PPS 발생부(23)는 기준이 되는 시간클럭(PPS)을 생성하게 되며, PPS 비교부(24)는 상기 PPS 발생부(23)에서 발생되는 시간클럭과 상기 위성으로부터 수신한 시간클럭(PPS)을 비교하여 두 시간클럭간의 오프셋 차 값을 발생한다.

이렇게 발생되는 오프셋 차 값에 의해 중앙처리장치(21)는 상기 위상동기회로(21)에서 발생되는 시스템 클럭의 듀티비를 상기 오프셋 차 값에 대응되도록 제어를 하여 발생되는 시간 클럭(PPS)을 보정 하게 된다

한편, 정상적인 상태에서는 상기 액티브 보드(10)에서 발생되는 시간클럭이 시스템에 제공되어 시스템이 운영되는데, 만약 액티브 보드(10)에 이상이 발생된 경우에는 상기 스탠바이 보드(20)로 절체되어 스탠바이 보드(20)에서 발생된 시간클럭이 시스템에 제공되어 시스템이 운영된다.

그런데, 상기와 같은 종래의 이중화 시간/주파수 발생장치는, 액티브/스탠바이 각 보드에서 각각 시간클럭을 보정 하여 시스템내 채널카드로 시간클럭을 공급해주게 되는데, 이때 양보드의 편차나 동작특성의 차이로 두 보드에서 각각 발생되는 시간클럭의 위상을 정확히 일치시키기가 불가능하여 절체시 채널카드의 호처리에 악영향을 주는 문제점을 발생하였다.

여기서, 두 보드에서 각각 발생되는 시간클럭의 위상이 일치되지 않으면 절체시 호 단절을 유발하는 커다란 문제점을 발생한다.

또한, 상기와 같은 문제점을 보완하기 위해서 채널 카드를 재 초기화시키는 경우도 있는데, 이 경우에도 호가 단절되는 문제점을 발생한다.

이에 본 발명은 상기와 같은 종래 이중화 시간/주파수 발생장치의 제반 문제점을 해결하기 위해서 제안된 것으로,

본 발명은 코드분할 다원접속(CDMA) 방식을 채택한 개인 휴대 통신 시스템(PCS)에서 액티브 시간/주파수 발생장치와 스탠바이 시간/주파수 발생장치에서 각각 발생되는 기준 시간(PP2S)의 위상을 일치시켜 절체시 채널 카드의 호 처리 및 호 유지에 안정화를 도모하도록 한 이중화 시간/주파수 발생장치의 기준시간 동기화방법을 제공하는 데 그 목적이 있다.

상기와 같은 목적을 달성하기 위한 본 발명(방법)은,

액티브 보드와 스탠바이 보드의 위상차 보정이 시작되면 위상차를 보정할 보드를 판단하는 보드 판단 단계와;

상기 판단된 보드가 액티브 보드일 경우 액티브 보드 내부에서 발생된 시간클럭과 위성으로부터 수신한 시간클럭을 상호 비교하는 제1시간클럭 비교단계와;

상기 시간클럭 비교결과 두 클럭간에 오프셋 차가 발생하면 그 오프셋 차 만큼 발생클럭을 조정하여 시간클럭의 위상차를 제거하는 제1위상차 보정단계와;

상기 판단된 보드가 스탠바이 보드일 경우 상기 액티브 보드로부터 전송되는 시간클럭의 오프셋 차를 검색하는 오프셋 차 검색단계와;

상기 오프셋 차 검색결과 액티브 보드에서 발생되는 시간클럭에 오프셋 차가 없으면 스탠바이 보드 내부에서 발생한 시간클럭과 위성으로부터 수신한 시간클럭을 상호 비교하는 제2시간클럭 비교단계와;

상기 제2시간클럭 비교단계의 두 시간클럭 비교결과 오프셋 차가 발생하면 그 발생되는 오프셋 차만큼 내부 시간클럭을 보정 하여 액티브 보드에서 발생되는 시간클럭과 스탠바이 보드에서 발생되는 시간클럭간의 위상차를 제거하는 제2위상차 보정단계로 이루어진다.

상기에서, 스탠바이 보드는 상기 액티브 보드로부터 전송되는 오프셋 차 값이 존재하면 스탠바이 보드의 시간클럭 보정을 수행하지 않는 것을 특징으로 한다.

상기에서, 제1위상차 보정단계는 액티브 보드 내부에서 발생한 시간클럭과 위성으로부터 수신한 시간클럭간에 오프셋 차가 발생되면 그 발생되는 오프셋 차만큼 위상동기회로를 조정하여 발생된 시간클럭의 위상차를 제거하는 것을 특징으로 한다.

또한, 상기에서, 제2위상차 보정단계는 스탠바이 보드 내부에서 발생한 시간클럭과 위성으로부터 수신한 시간클럭간에 오프셋 차가 발생되면 그 발생되는 오프셋 차이 값만큼 시간클럭을 발생하는 카운터를 조정하여 발생된 시간클럭의 위상차를 제거하는 것을 특징으로 한다.

이하, 본 발명의 바람직한 실시예를 첨부한 도면에 의거 상세히 설명하면 다음과 같다.

도 1 은 종래 이중화 시간/주파수 발생장치 블록 구성도,

도 2 는 본 발명이 적용되는 이중화 시간/주파수 발생장치 블록 구성도,

도 3 은 본 발명에 의한 이중화 시간/주파수 발생장치의 기준시간 동기화 방법을 보인 제어 흐름도.

＜도면의 주요 부분에 대한 부호의 설명＞

31,37:제1 및 제2 위상동기회로

32,36:제1 및 제2 시간클럭 발생부

33:GPS 수신기

34,38:제1 및 제2 시간클럭 비교부

35,39:중앙처리장치

도 2 는 본 발명이 적용되는 이중화 시간/주파수 발생 장치의 블록 구성도이다.

여기서, 참조번호 31은 액티브 보드의 중앙처리장치(35)에서 출력되는 초기화신호 및 보정신호에 따라 제어되어 기준 클럭을 발생하는 제1위상동기회로이고, 참조번호 32는 상기 제1위상동기회로(31)에서 발생되는 기준클럭으로 시간클럭(1PPS)을 발생하는 제1시간클럭 발생부이며, 참조번호 33은 위성으로부터 전송되는 시간클럭을 수신하는 GPS수신기이고, 참조번호 34는 상기 GPS수신기(33)로부터 수신한 시간클럭(1PPS)과 상기 제1시간클럭 발생부(32)에서 발생한 시간클럭(1PPS)을 비교하여 오프셋 차를 추출하는 제1시간클럭 비교부이며, 참조번호 35는 상기 제1시간클럭 비교부(34)에서 발생되는 오프셋 차에 따라 상기 제1위상동기회로(31)에서 발생되는 기준클럭을 보정 하는 중앙처리장치이다.

또한, 참조번호 37은 스탠바이 보드의 기준클럭을 발생하는 제2위상동기회로이고, 36은 상기 스탠바이 보드의 중앙처리장치(39)에서 출력되는 위상차 보정신호에 따라 발생하는 시간클럭을 보정 하여 출력시키는 제2시간클럭 발생부이며, 참조번호 38은 상기 GPS수신기(33)로부터 수신한 시간클럭(1PPS)과 상기 제2시간클럭 발생부(36)에서 발생한 시간클럭(1PPS)을 비교하여 오프셋 차를 추출하는 제2시간클럭 비교부이고, 참조번호 39는 상기 제2시간클럭 비교부(38)에서 발생되는 오프셋 차에 따라 상기 제2시간클럭 발생부(36)내의 시간클럭을 발생하는 카운터를 제어하는 중앙처리장치이다.

도 3 은 본 발명에 의한 이중화 시간/주파수 발생장치의 기준시간 동기화 방법을 보인 제어 흐름도이다.

이에 도시된 바와 같이, 액티브 보드인가를 확인하는 단계(ST1), 상기 확인된 보드가 액티브 보드일 경우 액티브 보드내 위상동기회로(PLL)를 구동시키는 단계(ST2), 액티브 보드내 시간클럭 발생부의 내부 시간클럭 발생 카운터를 구동시키는 단계(ST3), 상기 구동된 카운터로부터 발생하는 내부 시간클럭과 위성으로부터 수신한 시간클럭을 비교하는 단계(ST4), 상기 비교한 시간클럭간의 오프셋 차를 검색하는 단계(ST5), 상기 오프셋 차가 존재하면 그 차만큼 상기 위상동기회로를 제어하는 단계(ST6), 상기 확인된 보드가 스탠바이 보드일 경우 스탠바이 보드내 위상동기회로를 초기화시키는 단계(ST7), 상기 액티브 보드로부터 전송되는 1PPS 오프셋 차 값이 "0"인지를 확인하는 단계(ST8), 상기 액티브 보드의 오프셋 차가 "0"인 경우 내부 시간클럭 발생 카운터를 구동시키는 단계(ST9), 상기 구동된 시간클럭 발생 카운터로부터 얻어지는 내부 시간클럭과 위성으로부터 수신한 시간클럭을 비교하는 단계(ST10), 상기 두 시간클럭 비교결과 발생되는 오프셋 차가 액티브보드의 오프셋 차와 동일한지를 확인하는 단계(ST11), 상기 발생되는 스탠바이 보드의 오프셋 차만큼 상기 시간클럭 발생 카운터를 제어하는 단계(ST12)로 이루어진다.

이와 같이 이루어지는 본 발명에 의한 이중화 시간/주파수 발생장치는, 먼저, 액티브 보드내의 중앙처리장치(35)에서 제1시간클럭 발생부(32)를 구동시킴과 동시에 제1위상동기회로(31)를 초기화시킨다(ST1 - ST2).

상기 초기화된 제1위상동기회로(31)는 액티브 보드에서 필요로 하는 기준 클럭(19.6608MHz)을 발생하여 상기 제1시간클럭 발생부(32)에 전달해주게 되고, 제1시간클럭 발생부(32)는 그 기준 클럭에 따라 1초에 1회 발생하는 내부 시간 클럭(1PPS)을 발생시키게 된다(ST3).

그러면 제1시간클럭 비교부(34)는 상기 제1시간클럭 발생부(32)에서 발생되는 내부 시간클럭과 GPS 수신기(33)에서 위성으로부터 수신한 시간클럭(1PPS)을 비교하여 오프셋 차 값을 산출한다(ST4).

이렇게 산출되는 두 시간 클럭간의 위상차로 얻어지는 오프셋 차 값은 상기 중앙처리장치(35)에 피이드백 되며, 중앙처리장치(35)는 그 피이드백 되는 위상차 오프셋 차 값만큼 상기 제1위상동기회로(31)를 제어함으로써 내부에서 발생하는 기준 시간(PP2S)이 위성으로부터 수신한 기준 시간과 일치되도록 한다(ST5 - ST6).

이러한 과정에 의해 액티브 보드에서 발생되는 시간 클럭(1PPS)의 위상차가 조정되며, 이때 스탠바이 보드는 내부 제2위상동기회로(37)를 초기화시킨 상태에서(ST7), 상기 액티브 보드와 내부 데이터 통신을 통해 상기 액티브 보드의 오프셋 차 값을 전송 받는다.

그리고, 그 전송 받은 액티브 보드의 오프셋 차 값을 검색하여, 그 오프셋 차 값이 "0"이 아니면 스탠바이 보드의 시간 클럭 보정을 수행하지 않으며, 이와는 달리 상기 액티브 보드의 오프셋 차 값이 "0"이 되면 그때서야 비로소 제2시간클럭 발생부(36)를 구동시켜 스탠바이 보드의 내부 시간클럭이 발생되도록 제어를 한다(ST8 - ST9).

상기 제2시간클럭 발생부(36)로부터 시간클럭이 발생되면, 제2시간클럭 비교부(38)는 상기 발생된 내부 시간클럭(1PPS)과 GPS 수신기(33)를 통해 얻어지는 위성으로부터 수신한 시간클럭(1PPS)을 비교하여 위상차에 따른 오프셋 차 값을 산출한다(ST10).

이때, 오프셋 차 값이 발생하면 중앙처리장치(39)는 그 발생한 오프셋 차만큼 상기 제2시간클럭 발생부(36)내의 시간클럭 발생 카운터를 선택적으로 증/감시켜 위상차를 제거하게 된다(ST11 - ST12).

즉, 스탠바이 보드는 액티브 보드와 시간클럭간에 위상차가 발생하면 내부의 위상동기회로를 조정하지 않고, 단지 시간클럭을 발생하는 카운터만을 증/감시켜 보정 함으로써 두 보드(액티브 보드와 스탠바이 보드)에서 각각 발생되는 기준시간(PP2S)의 위상차를 없애게 되며, 이로써 두 보드간에 완전한 동기화를 구현하게 되는 것이다.

이상에서 상술한 바와 같이 본 발명은 시스템 운용 중에 주기적으로 스탠바이 보드에서 발생되는 시간클럭의 오프셋과 액티브 보드에서 발생되는 시간클럭의 오프셋을 비교하여 차이가 발생될 경우 스탠바이 보드의 위상동기회로를 보정하지 않고 스탠바이 보드내 시간클럭을 발생하는 카운터만을 증/감시켜 보정 함으로써 두 보드간에서 각각 발생되는 기준 시간(PP2S)의 위상차를 제거할 수 있는 효과가 있다.

또한, 액티브 보드와 스탠바이 보드에서 각각 발생되는 기준 시간의 위상을 완전하게 동기화시킬 수 있으므로 후단의 채널카드의 호처리 및 호유지 기능에 안정성을 보장해주는 이점도 있다.

Claims (4)

1. 액티브 보드와 스탠바이 보드로 이루어져 채널 카드에서 필요로 하는 기준 시간(PP2S)을 발생하는 이중화 시간/주파수 발생방법에 있어서,

   액티브 보드와 스탠바이 보드의 위상차 보정이 시작되면 위상차를 보정할 보드를 판단하는 보드 판단 단계와;

   상기 판단된 보드가 액티브 보드일 경우 액티브 보드 내부에서 발생된 시간클럭과 위성으로부터 수신한 시간클럭을 상호 비교하는 제1시간클럭 비교단계와;

   상기 시간클럭 비교결과 두 클럭간에 오프셋 차가 발생하면 그 오프셋 차만큼 발생클럭을 조정하여 시간클럭의 위상차를 제거하는 제1위상차 보정단계와;

   상기 판단된 보드가 스탠바이 보드일 경우 상기 액티브 보드로부터 전송되는 시간클럭의 오프셋 차를 검색하는 오프셋 차 검색단계와;

   상기 오프셋 차 검색결과 액티브 보드에서 발생되는 시간클럭에 오프셋 차가 없으면 스탠바이 보드 내부에서 발생한 시간클럭과 위성으로부터 수신한 시간클럭을 상호 비교하는 제2시간클럭 비교단계와;

   상기 제2시간클럭 비교단계의 두 시간클럭 비교결과 오프셋 차가 발생하면 그 발생되는 오프셋 차만큼 내부 시간클럭을 보정 하여 액티브 보드에서 발생되는 시간클럭과 스탠바이 보드에서 발생되는 시간클럭간의 위상차를 제거하는 제2위상차 보정단계를 포함하여 이루어짐을 특징으로 하는 이중화 시간/주파수 발생장치의 기준 시간 동기화방법.
2. 제 1 항에 있어서, 상기 스탠바이 보드는, 상기 액티브 보드로부터 전송되는 오프셋 차 값이 존재하면 스탠바이 보드의 시간클럭 보정을 수행하지 않는 것을 특징으로 하는 이중화 시간/주파수 발생장치의 기준 시간 동기화방법.
3. 제 1 항에 있어서, 상기 제1위상차 보정단계는, 액티브 보드 내부에서 발생한 시간클럭과 위성으로부터 수신한 시간클럭간에 오프셋 차가 발생되면 그 발생되는 오프셋 차만큼 위상동기회로를 조정하여 발생된 시간클럭의 위상차를 제거하는 것을 특징으로 하는 이중화 시간/주파수 발생장치의 기준 시간 동기화방법.
4. 제 1 항에 있어서, 상기 제2위상차 보정단계는, 스탠바이 보드 내부에서 발생한 시간클럭과 위성으로부터 수신한 시간클럭간에 오프셋 차가 발생되면 그 발생되는 오프셋 차이 값만큼 시간클럭을 발생하는 카운터를 조정하여 발생된 시간클럭의 위상차를 제거하는 것을 특징으로 하는 이중화 시간/주파수 발생장치의 기준 시간 동기화방법.

Images