KR100293413B1

KR100293413B1 - 기준동기시간 지터 보상회로

Info

Publication number: KR100293413B1
Application number: KR1019970080896A
Authority: KR
Inventors: 윤병석; 김종수; 김도경
Original assignee: 박종섭; 현대전자산업주식회사
Priority date: 1997-12-31
Filing date: 1997-12-31
Publication date: 2001-07-12
Also published as: KR19990060654A

Abstract

본 발명은 CDMA 이동통신 시스템의 기지국에서 사용되는 시간/주파수 공급 카드(TFCA)의 이중화시, 두 TFCA에서 출력되는 PP2S 신호의 위상을 보상하여 두 TFCA간의 PP2S 신호의 위상을 일치시키도록 한 기준동기시간 지터 보상회로에 관한 것으로, 19.6608MHz의 시스템 클럭에 따라 직접 GPS에서 수신되는 1PPS 신호의 펄스폭을 조정하고, 이 펄스폭이 조정된 외부 1PPS 신호와 이 외부 1PPS 신호에 동기되는 내부 1PPS 신호의 차이를 비교하며, 이 비교 결과값에 따라 PP2S 신호의 위상이 일치하지 않는 경우 지터 보상 제어신호에 따라 지연부에 의해 지연된 1PPS 신호를 선택하여 펄스폭 조정하고, 이 펄스폭이 조정된 외부 1PPS 신호와 내부 1PPS 신호의 차이를 다시 비교하여 "0"이라는 안정적인 차이값을 출력하도록 함으로써 두 TFCA간의 PP2S 신호의 위상을 일치시키도록 하여, 시스템 클럭의 지터에 의한 영향을 제거하여 TFCA 절체시 PP2S 신호간의 클럭 수의 변동이 없으며, 이와 같이 기준동기시간인 PP2S 신호의 위상을 일치시킴으로써 시스템이 매우 안정화되는 효과가 있다.

Description

기준동기시간 지터 보상회로

본 발명은 CDMA(Code Division Multiple Access) 이동통신 시스템의 기지국에서 사용되는 시간/주파수 공급 카드(Time & Frequency Card Assembly ; 이하, 'TFCA'라 칭함)의 이중화시, 두 TFCA에서 출력되는 PP2S(Pulse Per 2Sec) 신호의 위상을 보상하여 두 TFCA간의 PP2S 신호의 위상을 일치시키도록 한 기준동기시간 지터 보상회로에 관한 것이다.

일반적으로 기지국내의 TFCA는 GPS(Global Position System)로부터 10MHz 기준신호와 시간정보(Time Of Day) 신호 및 1PPS 신호를 수신하여 19.6608MHz의 시스템 클럭신호와 기지국의 채널카드에서 호처리하거나 핸드오프를 수행하기 위한 기준동기시간인 PP2S 신호를 출력한다.

이러한 TFCA는 이중화 구조로 이루어져, 사용중인 TFCA에 이상이 발생될 경우 예비의 다른 TFCA를 통해 PP2S 신호가 출력되도록 하고 있다.

이때, 상기 TFCA의 절체시 PP2S 신호가 동일한 시간에 발생되어야 하는데, 시스템 클럭에 의해 발생되는 지터로 인하여 두 TFCA간에 PP2S 신호의 위상이 일치하지 않게 된다.

이에 따라, 종래에는 위상동기 루프회로의 락-업 레인지(Lock-up Range)를 아주 좁게 잡아 지터에 의한 영향을 최소화하도록 하였다.

그러나, 상기와 같은 방법에 있어서 TFCA 절체시 PP2S 신호의 깨어짐은 없으나, 어느 정도의 오차를 포함하고 있어 PP2S간의 클럭 수의 변동이 발생하여 두 TFCA간의 PP2S 신호의 위상을 정확하게 맞추기는 어려운 문제점이 있었다.

즉, 종래에는 외부 1PPS 신호와 내부 1PPS 신호의 차이값을 단지 "0"으로 보정하기만 하여, 차이값이 "0"으로 안정되지 않는 경우에는 별도의 보정방법이 없어 두 TFCA간의 PP2S 신호의 위상이 불일치되게 되었고, 이러한 PP2S 신호 위상의 불일치는 시스템의 기준동기시간을 변경시켜 전체적으로 시스템의 성능을 저하시키게 되는 요인으로 작용하였다.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 그 목적은 GPS에서 수신되는 1PPS 신호를 지연시켜 두 TFCA에서 출력되는 PP2S 신호의 위상을 보상함으로써 두 TFCA간의 PP2S 신호의 위상을 일치시키도록 한 기준동기시간 지터 보상회로를 제공하는 데에 있다.

이러한 목적을 달성하기 위한 본 발명의 기준동기시간 지터 보상회로는, 19.6608MHz의 시스템 클럭에 따라 직접 GPS에서 수신되는 1PPS 신호의 펄스폭을 조정하고, 이 펄스폭이 조정된 외부 1PPS 신호와 이 외부 1PPS 신호에 동기되는 내부 1PPS 신호의 차이를 비교하며, 이 비교 결과값에 따라 PP2S 신호의 위상이 일치하지 않는 경우 지터 보상 제어신호에 따라 지연부에 의해 지연된 1PPS 신호를 선택하여 펄스폭 조정하고, 이 펄스폭이 조정된 외부 1PPS 신호와 내부 1PPS 신호의 차이를 다시 비교하여 "0"이라는 안정적인 차이값을 출력하도록 함으로써 두 TFCA간의 PP2S 신호의 위상을 일치시키도록 함을 특징으로 한다.

도 1은 본 발명에 의한 기준동기시간 지터 보상회로의 블록 구성도,

도 2는 도 1의 지터 보상부의 블록 구성도,

도 3은 시스템 클럭과 기준동기시간 신호의 이상적인 타이밍도,

도 4는 지터 보상을 하지 않은 경우의 신호 타이밍도,

도 5는 본 발명의 기준동기시간 지터 보상회로에 의해 지터 보상을 한 경우의 신호 타이밍도.

<도면의 주요부분에 대한 부호의 설명>

10 : PLL부 20 : 지터 보상부

21 : 먹스 22 : 지연부

30 : 펄스폭 조정부 40 : 기준동기시간 발생부

50 : 비교기 60 : 제어부

이하, 첨부된 도면을 참고하여 본 발명에 의한 기준동기시간 지터 보상회로의 구성과 동작을 상세히 설명한다.

도 1은 본 발명에 의한 기준동기시간 지터 보상회로의 블록 구성도로서, GPS에서 수신되는 기준신호인 10MHz 신호에 의해 구동되어 19.6608MHz의 시스템 클럭(SYS_CLK)을 출력하는 PLL(Phase Loop Lock)부(10)와, GPS에서 수신되는 1PPS 신호(GPS_1PPS)를 지연하여 출력함으로써 지터에 의한 PPS2 신호의 위상을 보상하도록 하는 지터 보상부(20)와, 상기 PLL부(10)에서 출력되는 시스템 클럭의 라이징(rising) 에지(edge)에서 상기 지터 보상부(20)에서 출력되는 1PPS 신호를 50.863ns의 펄스폭을 갖는 외부 1PPS 신호(EXT_1PPS)로 출력하는 펄스폭 조정부(30)와, 상기 PLL부(10)에서 출력되는 시스템 클럭을 카운팅하여 상기 펄스폭 조정부(30)에서 출력된 외부 1PPS 신호에 동기되는 내부 1PPS 신호(INT_1PPS)와 기준동기시간인 PP2S 신호를 각각 발생하는 기준동기시간 발생부(40)와, 상기 펄스폭 조정부(30)에서 출력되는 외부 1PPS 신호와 상기 기준동기시간 발생부(40)에서 출력되는 내부 1PPS 신호의 차이(Offset)를 비교하는 비교기(50)와, 상기 비교기(50)에서 출력되는 차이값에 따라 지터 보상부(20)의 출력신호를 제어하기 위한 지터 보상 제어신호를 출력하는 제어부(60)로 구성된다.

도 2는 상기 지터 보상부(20)의 블록 구성도로서, GPS에서 수신되는 1PPS 신호(GPS_1PPS)를 지연하는 지연부(21)와 상기 제어부(60)의 지터 보상 제어신호에 따라 GPS에서 수신되는 1PPS 신호(GPS_1PPS) 또는 상기 지연부(21)를 통해 지연된 1PPS 신호를 선택하여 출력하는 먹스(MUX)(22)로 구성된다.

상기와 같이 구성된 본 발명에 의한 기준동기시간 지터 보상회로의 동작을 설명하면 다음과 같다.

도 3은 두 TFCA, 즉 TFCA #A와 TFCA #B의 시스템 클럭(SYS_CLK)과 PP2S 신호의 이상적인 타이밍도로서, TFCA의 이중화 구현을 위해서는 두 TFCA간의 시스템 클럭(SYS_CLK)과 PP2S 신호의 위상이 서로 일치해야 한다.

도 4는 지터 보상을 하지 않은 경우의 신호 타이밍도이며, 도 5는 본 발명의 기준동기시간 지터 보상회로에 의해 지터 보상을 한 경우의 신호 타이밍도로서, 두 TFCA간의 시스템 클럭(SYS_CLK)과 PP2S 신호의 위상이 서로 일치되게 된다.

도 5와 같은 타이밍도를 출력하기 위한 지터 보상회로 동작을 설명하면, 먼저 PLL부(10)는 GPS에서 수신되는 10MHz 신호에 의해 구동되어 19.6608MHz의 시스템 클럭을 펄스폭 조정부(30)와 기준동기시간 발생부(40)로 각각 출력한다.

그리고, 지터 보상부(20)에서는 GPS에서 수신되는 1PPS 신호를 펄스폭 조정부(30)로 출력한다.

즉, 초기 지터 보상부(20)의 먹스(22)에서는 제어부(60)의 지터 보상 제어신호에 따라 GPS에서 수신되는 1PPS 신호를 선택하여 그대로 출력하게 된다.

이어, 상기 펄스폭 조정부(30)는 상기 PLL부(10)에서 출력되는 시스템 클럭의 라이징 에지에서 상기 지터 보상부(20)의 1PPS 신호를 입력하여 펄스폭인 50.863ns인 외부 1PPS 신호를 출력한다.

그리고, 기준동기시간 발생부(40)는 상기 PLL부(10)에서 출력되는 시스템 클럭을 카운팅하여 상기 펄스폭 조정부(30)에서 출력된 외부 1PPS 신호에 동기되는 내부 1PPS 신호를 출력하고, 또한 기지국내의 각종 블록에서 기준시간으로 이용하는 기준동기시간인 PP2S 신호를 발생한다.

이어, 비교기(50)에서는 상기 펄스폭 조정부(30)에서 출력되는 외부 1PPS 신호와 상기 기준동기시간 발생부(40)에서 출력되는 내부 1PPS 신호의 차이를 비교하여 그 비교 결과값을 제어부(60)로 출력한다.

이때, 상기 비교기(50)에서는 "0"이라는 안정적인 차이값을 출력해야 함에도 불구하고 시스템 클럭에 의한 지터의 영향으로 "0"과 "1" 또는 "0"과 "-1"의 값을 반복하여 출력하게 된다.

상기와 같은 비교기(50)의 출력으로 두 TFCA간의 PP2S 신호의 위상이 일치하지 않음을 알 수 있다.

이에 따라, 제어부(60)에서는 지터 보상부(20)내 먹스(22)의 출력을 제어하기 위한 지터 보상 제어신호를 출력하고, 이 지터 보상 제어신호에 따라 먹스(22)에서는 지연부(21)를 통해 지연된 1PPS 신호를 선택하여 펄스폭 조정부(30)로 출력한다.

그러면, 상기 펄스폭 조정부(30)에서는 상기와 마찬가지로 지터 보상부(20)의 1PPS 신호를 펄스폭인 50.863ns인 외부 1PPS 신호로 조정하여 비교기(50)로 출력하고, 이에 따라, 비교기(50)에서는 상기와 마찬가지로 외부 1PPS 신호와 이 외부 1PPS 신호에 동기되어 발생된 내부 1PPS 신호의 차이를 비교하여 차이값 "0"을 출력한다.

그러면, 상기 기준동기시간 발생부(40)에서 출력되는 PP2S 신호의 위상은 두 TFCA에 대해 서로 일치하게 된다.

상기와 같이 본 발명에서는 시스템 클럭의 지터에 의한 영향으로 두 TFCA중에 어느 한 TFCA에서 차이값이 안정화되지 않은 경우에는 지터에 의한 영향을 없애기 위해 지터 보상부(20)를 이용하여 지터 보상을 수행함으로써 두 TFCA간의 PP2S 신호의 위상을 일치시키도록 하고 있다.

한편, 지터를 보상하는 경우에 다른 TFCA에서 차이값이 안정화되어 있다 하더라도 동일하게 지터 보상을 해야 한다. 왜냐하면 서로 다른 1PPS 신호를 사용할 경우에는 차이값이 안정화되어 있다 하더라도 PP2S 신호의 위상이 일치하지 않는 경우가 발생하기 때문이다.

따라서, 동일한 1PPS 신호를 사용하도록 두 TFCA간에 지터 보상을 하였는지에 관하여 상호 통신을 하여 어느 한쪽이 지터 보상을 한 경우에는 다른 TFCA에서도 동일하게 지터 보상을 해야 두 TFCA간에 PP2S 신호의 위상이 일치하게 된다.

이상, 상기 설명에서와 같이 본 발명은 GPS에서 수신된 1PPS 신호를 지연하여 지터 보상하는 지터 보상회로를 통해 시스템 클럭의 지터에 의한 영향을 제거하여 TFCA 절체시 PP2S 신호간의 클럭 수의 변동이 없으며, 이와 같이 기준동기시간인 PP2S 신호의 위상을 일치시킴으로써 시스템이 매우 안정화되는 효과가 있다.

Claims

GPS에서 수신되는 기준신호에 의해 구동되어 시스템 클럭을 출력하는 PLL부(10)와, GPS에서 수신되는 1PPS 신호를 지연하여 출력함으로써 지터에 의한 PPS2 신호의 위상을 보상하도록 하는 지터 보상부(20)와, 상기 PLL부(10)에서 출력되는 시스템 클럭에 따라 상기 지터 보상부(20)에서 출력되는 1PPS 신호를 특정한 펄스폭을 갖는 외부 1PPS 신호로 출력하는 펄스폭 조정부(30)와, 상기 PLL부(10)에서 출력되는 시스템 클럭을 카운팅하여 상기 펄스폭 조정부(30)에서 출력된 외부 1PPS 신호에 동기되는 내부 1PPS 신호와 PP2S 신호를 발생하는 기준동기시간 발생부(40)와, 상기 펄스폭 조정부(30)에서 출력되는 외부 1PPS 신호와 상기 기준동기시간 발생부(40)에서 출력되는 내부 1PPS 신호의 차이를 비교하는 비교기(50)와, 상기 비교기(50)에서 출력되는 차이값에 따라 지터 보상부(20)의 출력신호를 제어하기 위한 지터 보상 제어신호를 출력하는 제어부(60)로 구성되는 것을 특징으로 하는 기준동기시간 지터 보상회로.
제1항에 있어서, 상기 지터 보상부(20)는 GPS에서 수신되는 1PPS 신호를 지연하는 지연부(21)와 상기 제어부(60)의 지터 보상 제어신호에 따라 GPS에서 수신되는 1PPS 신호 또는 상기 지연부(21)를 통해 지연된 1PPS 신호를 선택하여 출력하는 먹스(22)로 구성되는 것을 특징으로 하는 기준동기시간 지터 보상회로.