KR100289480B1 - 화상형성장치의제조방법 - Google Patents

화상형성장치의제조방법 Download PDF

Info

Publication number
KR100289480B1
KR100289480B1 KR1019980032073A KR19980032073A KR100289480B1 KR 100289480 B1 KR100289480 B1 KR 100289480B1 KR 1019980032073 A KR1019980032073 A KR 1019980032073A KR 19980032073 A KR19980032073 A KR 19980032073A KR 100289480 B1 KR100289480 B1 KR 100289480B1
Authority
KR
South Korea
Prior art keywords
image forming
electron
electron emitting
voltage
forming apparatus
Prior art date
Application number
KR1019980032073A
Other languages
English (en)
Other versions
KR19990023424A (ko
Inventor
야스히로 하마모또
Original Assignee
미다라이 후지오
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미다라이 후지오, 캐논 가부시끼가이샤 filed Critical 미다라이 후지오
Publication of KR19990023424A publication Critical patent/KR19990023424A/ko
Application granted granted Critical
Publication of KR100289480B1 publication Critical patent/KR100289480B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J31/00—Cathode ray tubes; Electron beam tubes
    • H01J31/08—Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
    • H01J31/10—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
    • H01J31/12—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
    • H01J31/123—Flat display tubes
    • H01J31/125—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection
    • H01J31/126—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection using line sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00—Electrodes common to discharge tubes
    • H01J2201/30—Cold cathodes
    • H01J2201/316—Cold cathodes having an electric field parallel to the surface thereof, e.g. thin film cathodes
    • H01J2201/3165—Surface conduction emission type cathodes

Landscapes

  • Manufacture Of Electron Tubes, Discharge Lamp Vessels, Lead-In Wires, And The Like (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)

Abstract

본 발명은 화상 형성 장치의 제조 방법을 제공한다. 본 발명의 화상 형성 장치는 용기와, 용기 내에 배치되고 한 쌍의 전극들 사이에 전자 방출부를 갖고 한 쌍의 전극들 사이에 전압을 인가하여 전자들을 방출하기 위해 채택된 전자 방출 소자와, 전자 방출 소자로부터 방출된 전자들의 조사에 의해 화상를 형성하기 위한 화상 형성 부재를 포함한다. 화상 형성 장치의 제조 방법은 전자 방출 소자로부터 방출된 전자들로 화상 형성 부재를 조사하는 단계를 포함하되, 화상 형성 부재를 조사하는 전자들은 화상 형성 장치의 화상 형성을 위해 구동하는 동안 전자 방출 소자의 한 쌍의 전극들 사이에 인가된 전압의 극성과 반대인 극성의 전압을 전자 방출 소자에 인가함으로써 방출된 전자들이다.

Description

화상 형성 장치의 제조 방법{METHOD FOR PRODUCING IMAGE-FORMING APPARATUS}
본 발명은 전자 방출 소자를 사용하는 화상 형성 장치를 제조하는 방법에 관한 것이다.
종래에 공지되어 있는 전자 방출 소자는 대략적으로 열전자 방출 소자 및 콜드 캐소드 방출 소자(cold-cathod emission device)를 사용하는 2가지 타입으로 분류된다. 콜드 캐소드 방출 소자는 전계 방출형(이하, ″FE형″이라 칭함) 소자, 금속/절연체/금속형(이하, ″MIM형″이라 칭함) 표면 전도형 전자 방출 소자 등을 포함한다. 공지된 FE형 소자의 예로는 W. P. Dyke 및 W. W. Dolan에 의한 ″전계 방출″ (Field emission), Advance in Electron Physics, 8, 89(1956) 또는 C. A. Spindt에 의한 ″몰리브덴 콘을 구비한 박막 전계 방출 캐소드의 물리적 특성″ (Physical properties of thin-film field emission cathodes with molybdenum cones), J. Appl. Phys., 47, 5248(1976) 등에 개시되어 있는 소자들이 포함된다. 공지되어 있는 MIM형 소자의 예로는 C. A. Mead에 의한 ″터널 방출 소자의 동작″ (Operation of Tunnel-Emission Devices), J. Appl. Phys., 32,646 (1961)에 개시되어 있는 소자들이 포함된다. 표면 전도형 방출 소자의 예가 예를 들어, M. I. Elinson에 의한, Radio Eng. Electron Phys., 10, 1290 (1965) 등에 개시되어 있는 소자들이 포함된다. 표면 전도형 전자 방출 소자는 기판 상에 형성된 작은 면적의 박막에 평행하게 전류가 흐르게 될 때, 전자 방출이 일어나는 현상을 이용한다. 지금까지 보고되어 있는 표면 전도형 방출 소자의 예로는 상술된 에린슨(Elinson)에 의한 SnO2박막을 사용한 것[M. I. Elinson, Radio Eng. Electron Phys., 10 1290 (1965)]외에, Au 박막을 사용한 것[G. Dittmer, ″고체 박막″ (Thin Solid Films), 9,317 (1972)], In2O3/SnO2박막 [M. Hartwell과 C. G. Fonstad: ″IEEE Trans. ED Conf.″, 519 (1975)]을 사용한 것, 카본 박막 [Hisashi Araki : Shinku (Vacuum) 26권 1호 22 페이지 (1983)]을 사용한 것 등이 포함된다.
상술된 표면 전도형 전자 방출 소자는 구조가 단순하며 제조가 용이함에 따라 많은 소자들이 광범위한 면적에 걸쳐 배열될 수 있다는 장점이 있다. 이러한 특징을 이용한 다양한 응용들이 연구되었다. 예를 들어, 이러한 응용으로는 충전된 빔 소오스, 표시 소자 등이 포함된다. 많은 표면 전도형 전자 방출 소자의 어레이를 갖는 응용 예는 후술되는 바와 같이, 표면 전도형 전자 방출 소자가 평행하게 배열되어 있고, 각각의 소자의 양 단이 각 행의 각각의 배선(공통 배선이라고도 칭함)에 의해 접속되어 있으며, 많은 행들이 배열되어 있는 전자원(electron source)이다. (예를 들어, 일본 공개 공보 제64-031332호, 1-28749, 2-257552 등 참조). 특히, 표시 소자 등의 화상 형성 장치 분야에서는, 액정을 사용하는 평면형 표시 소자가 CRT를 대체하여 널리 보급되어 있다. 그러나, 이러한 평면형 표시 소자는 자기 방출형이 아니므로, 예를 들어 백라이트를 포함해야 한다는 문제점을 가지고 있다. 그러므로, 자기 방출형 표시 소자를 개발하는 것이 지금까지의 오래된 숙원이었다. 자기 방출형 표시 소자의 예로는 많은 표면 전도형 전자 방출 소자가 형성되어 있는 전자원과 전자원으로부터 방출된 전자에 의해 가시 광을 방출하는 형광 부재와의 조합을 포함하는 표시 소자인 화상 형성 장치이다. (예를 들어, USP 5,066,883호 참조)
상술된 평면형의 화상 형성 장치에서, 복수의 전자 방출 소자가 배열되어 있는 전자원 기판, 형광 부재 등이 구비되어 있는 화상 형성 부재는 진공부와 서로 대향 배치되어 있다. 상기 화상 형성 장치는, 전자원 기판에 형성되어 있는 전자 방출 소자에 주사 신호 및/또는 변조 신호가 인가되어 각각의 전자 방출 소자 또는 몇몇 전자 방출 소자가 전자를 방출하고, 이 전자들은 화상 형성 부재에 인가된 수백 V 내지 수 kV 이상의 애노드 전압 Va에 의해 가속되어 형광 부재에 충돌함으로써 발광되는 방식으로 화상을 표시한다.
그러나, 상술된 평면형 화상 형성 장치의 경우에는 때때로 동작의 앞단에서 표시 화상에 상당한 휘도 저하 또는 도트 또는 라인 결함이 발생된다. 이러한 휘도 저하 및 결함 발생의 이유들 중 하나는 진공 방전의 발생 및 진공 패널 내의 진공 저하(압력 증가)에 의해 발생되는 전자 방출 소자의 특성 저하이다. 진공 패널 내의 진공 저하는 다음과 같이 발생된다: 화상 형성 장치로 인해, 전자빔은 화상 형성 부재의 형광 부재 및 금속 후면, 전자원 기판 내에 배선, 전극, 전자 방출 소자 등을 포함하는 패널 성분을 조사하기 시작하여 접착 가스 분자(또는 원자)를 제거하고, 발생된 이온의 충돌에 의해 가스의 제거가 향상되며, 이렇게 발생된 가스는 진공 패널 내의 진공 상태를 저하(또는 압력 증가)시킨다.
진공 저하에 대한 고안가능한 대책은 ″배기 성능의 향상″ 및 ″각각의 패널 성분으로부터의 가스 제거량(degassing amount)의 감소″이다.
전자의 경우, 충분한 양의 게터 펌프(캡쳐 진공 펌프)를 설치하는 것이 고안될 수 있다. CRT와 같이, 내부가 진공으로 유지된 종래의 표시 소자에서는, 게터 펌프의 배치에 대한 공간적 제약이 있으므로, 광범위한 영역에 게터 펌프가 형성될 수 있다. CRT의 경우, 진공 용기 내의 표면 면적대 부피의 비가 작으므로, 충분한 진공 상태가 유지될 수 있다. 그러나, 상기 평면형 표시 소자의 경우에는, 게터 펌프의 배치에 대한 많은 공간적 제약이 따르므로, 통상 게터 펌프는 화상 표시 영역에서 떨어진 패널 에지 근처의 제한 영역에 주로 형성된다. 평면형 진공 용기에서는 화상 형성 영역까지의 거리가 용기내의 높이에 대해 매우 크기 때문에, 게터 펌프의 큰 배기 전도성을 확보하기가 용이하지 않으며 특히 표시 소자 내에서 국부적으로 가스를 제거하는 충분한 배기성을 달성하기가 용이하지 않다는 문제점이 존재한다.
후자의 경우, 사용된 종래의 처리는 패널 성분으로부터의 가스 제거량을 감소시키기 위해 고온으로 행하는 배기 베이킹 처리이다. 그러나, 백 ℃ 및 수십 ℃에서의 통상의 베이킹은 불충분하므로, 이러한 베이킹이 상술된 문제점에 대한 양호한 해결책이라고는 말할 수 없다. 고온에서의 베이킹으로 인해 고온에서의 진공 베이킹을 방해하지 않는 부재, 즉 화학적 반응, 합금 형성, 박막의 결합 등이 수행된 부재 및 표시 소자에 사용된 성분으로서 그것의 조합을 사용하지 않음으로 인해, 표시 소자의 구조에 대한 제약이 증가되므로 이것은 양호하지 않게 된다.
본 발명의 목적은 화상을 형성하는 동안 전자 방출 소자의 특성 저하를 최소화하고, 특히 화상 형성 동안에 화상 형성 부재로부터의 가스 제거에 기인한 전자 방출 소자의 특성 저하를 최소화하여 고 신뢰도를 갖는 화상 형성 장치를 제조하는 방법을 제공하는 것이다.
본 발명의 다른 목적은 화상 형성 장치의 제조 공정 중에 전자 방출 소자의 특성 저하가 화상 형성 중에 최저화될 수 있는 화상 형성 장치를 제조하는 방법을 제공하는 것이다.
본 발명에 따른 화상 형성 장치의 제조 방법은 용기, 용기 내에 배치되어 있으며 한 쌍의 전극 사이에 전자 방출부를 갖추고 있으며, 한 쌍의 전극 사이에 전압을 인가하여 전자를 방출하도록 되어 있는 전자 방출 소자, 및 전자 방출 소자로부터 방출된 전자의 조사에 의해 화상을 형성하는 화상 형성 부재를 포함하는 화상 형성 장치를 제조하는 방법이며, 이러한 제조 방법은 전자 방출 소자로부터 방출된 전자로 화상 형성 부재를 조사하는 단계를 포함하며, 화상 형성 부재를 조사하는 전자는 화상 형성 장치의 화상 형성을 위해 구동 중에 전자 방출 소자의 한 쌍의 전극 사이에 인가된 전압과 반대 극성을 갖는 전압을 전자 방출 소자에 인가함으로써 방출된 전자이다.
본 발명에 따른 화상 형성 장치의 다른 제조 방법은 용기, 용기 내에 배치되어 있으며 한 쌍의 전극 사이에 복수의 전자 방출 사이트를 갖추고 있으며, 한 쌍의 전극 사이에 전압을 인가하여 복수의 전자 방출 사이트 중 몇 개의 사이트로부터 전자를 방출하도록 되어 있는 전자 방출 소자, 및 전자 방출 소자로부터 방출된 전자의 조사에 의해 화상을 형성하는 화상 형성 부재를 포함하는 화상 형성 장치를 제조하는 방법이며, 이러한 제조 방법은 전자 방출 소자로부터 방출된 전자로 화상 형성 부재를 조사하는 단계를 포함하며, 화상 형성 부재를 조사하는 전자는 화상 형성 장치의 화상 형성을 위해 구동 중에 상이한 전자 방출 사이트로부터 방출된 전자이다.
도 1a는 본 발명에 적용된 표면 전도형 전자 방출 소자의 구조를 도시한 사시도.
도 1b는 1B-1B 선을 따라 절취한 단면도.
도 2a는 본 발명에 적용된 다른 표면 전도형 전자 방출 소자의 구조를 도시한 사시도.
도 2b는 2B-2B 선을 따라 절취한 단면도.
도 3은 본 발명에 적용된 측면의 전자 방출형 전자 방출 소자의 구조를 도시한 사시도.
도 4는 본 발명이 적용된, 표면 전도형 전자 방출 소자에서 방출 전류 Ie, 소자 전류 If, 및 소자 전압 Vf 사이의 관계의 예를 도시한 도면.
도 5는 본 발명이 적용된 매트릭스 (패시브 매트릭스) 형태의 전자원의 한 예를 도시한 개략도.
도 6은 본 발명에 따라 제조된 화상 형성 장치의 표시 패널의 한 예를 도시한 개략도.
도 7a는 형광막의 한 예를 도시한 개략도.
도 7b는 형광막의 다른 예를 도시한 개략도.
도 8은 화상 형성 장치에서 NTSC 방식의 TV 신호에 따라 표시를 수행하는 구동 회로의 한 예를 도시한 블럭도.
도 9는 본 발명에 따른 진공 시스템을 도시한 도면.
도 10은 본 발명에 따른 포밍 장치를 도시한 도면.
도 11a은 본 발명에 따른 통전 포밍 동작시의 전압 파형의 한 예를 도시한 도면.
도 11b은 통전 포밍 동작시의 전압 파형의 다른 예를 도시한 도면.
도 12a, 도 12b 및 도12c는 각각 본 발명에 따른 에이징 동작시, 본 발명에 따른 활성 동작시, 및 본 발명에 따른 통상 구동시의 파형의 한 예를 도시한 도면.
도 13은 본 발명에 따른 에이징 기술 및 에이징 장치를 도시한 도면.
도 14는 표면 전도형 전자 방출 소자에서 관측된 발광 스폿의 형태 및 전자 방출부로부터의 거리와 발광 스폿 강도 사이의 관계를 도시한 도면.
도 15a 및 15b는 본 발명이 적용될 수 있는 화상 형성 장치에서의 전자 빔의 궤도를 도시한 도면.
도 16 및 도 17a, 17b, 17c, 17d, 17e, 17f, 17g 및 17h는 본 발명에 따른 한 실시예에서의 제조 단계를 설명하는 도면.
〈도면의 주요 부분에 대한 부호의 설명〉
65, 66 : 전자 방출 소자의 제1, 제2 소자 전극들
67 : 전자 방출부
68 : 화상 형성 부재
71 : 전자원 기판
84 : 형광막
101 : 용기
먼저, 에이징 단계(aging step)는 화상 형성 장치에서 화상을 형성하기 위해 구동하기 전에, 가속화된 전자빔으로 화상 형성 장치의 패널 용기 내의 부재를 조사하여, 패널 용기 내의 부재에 접착되어 있거나 남아 있는 가스를 그 부재로부터 완전히 제거하고 가스를 배기하는 단계이다.
본 발명에서 이러한 에이징 단계의 주요 목적은 화상 형성 장치의 패널 용기 내에 배치되어 있는 화상 형성 부재에 접착되어 있거나 남아 있는 가스를 제거 및 배기하는 것이다. 그 가스는 가속된 전자빔으로 화상 형성 부재를 주로 조사함으로써 화상 형성 부재로부터 제거된다. 이렇게 제거된 가스의 배기는, 패널 용기에 접속된 배기관을 통해 그 외부로 가스를 배기하거나, 패널 용기 내에 배치되어 있는 게터 펌프에 의해 가스를 제거하거나, 또는 그 두가지 방식을 조합하여 달성된다. 본 발명에서, 상기의 에이징 단계에서 전자빔으로 화상 형성 부재를 조사하는 것은 화상 형성 장치에서의 다음 화상 형성 동작에서 사용되는 전자 방출 소자를 먼저 사용함으로써 달성된다.
본 발명자는 상기의 에이징 단계에서 사용된 전자 방출 소자는 에이징 단계 이전의 것에 비해 전자 방출 특성이 저하되어 있다는 것을 알고 본 발명을 수행하였다. 특히, 전자 방출 소자의 구동과 관련하여, 전자 방출 소자에 인가된 전압의 극성은 상술된 에이징 단계 동안에 역전되어, 에이징 단계 후의 화상 형성 중에, 에이징 단계 이전의 전자 방출 소자에서와 거의 동일한 전자 방출 특성이 얻어진다.
이제, 본 발명의 양호한 실시예를 상세히 후술하기로 한다.
먼저, 본 발명에 적용된 전자 방출 소자는 적어도 한 쌍의 전극을 가지고 있으며, 한 쌍의 전극 사이에 전압이 인가되면 전자를 방출하도록 되어 있는 소자이며, 이것은 한 쌍의 전극 사이에 인가된 전압의 역극성의 경우에도, 즉 한 쌍의 전극 사이의 전계의 역방향의 경우에도 전자를 방출하는 소자이다.
본 발명에 적용된 전자 방출 소자의 제1 양호한 실시예는 표면 전도형 전자 방출 소자이다.
〈표면 전도형 전자 방출 소자〉
도 1a는 본 발명에 적용된 표면 전도형 전자 방출 소자의 구조를 도시한 개략도이다며, 도 1b는 도 1a의 B-B 선을 따라 절취한 단면도이다. 도 1a 및 도 1b에서, 참조 번호(1)은 기판을 나타내며, 참조 번호(2)는 제1 소자 전극을 나타내며, 참조 번호(3)은 제2 소자 전극을 나타내며, 참조 번호(4)는 도전성 막을 나타내며, 참조 번호(5)는 도전성 막(4)의 틈새(clearance)를 나타낸다. 한 쌍의 전극(2, 3) 사이에 전압이 인가되면, 표면 전도형 전자 방출 소자가 틈새(5) 근처로부터 전자를 방출한다.
표면 전도형 전자 방출 소자의 통상의 구조, 재료 및 제조 공정이 예를 들어, 본 출원인에 의해 출원된 일본 특허 공개 공보 제7-235255 및 8-264112호에 개시되어 있다.
표면 전도형 전자 방출 소자는 도 4에 도시된 바와 같은, 소자 전류 특성 및 방출 전류 특성을 갖는다. 도 4는 도시되어 있지 않은 애노드 전극이 표면 전도형 전자 방출 소자에 배치되어 있으며 애노드 전극에 전자 방출용의 양의 전압이 인가되는 상태에서 얻어진, 소자 전류 If 및 방출 전류 Ie에 대한 소자 전압 Vf의 관계를 도시한 도면이며, 여기서 소자 전압 Vf은 제2 소자 전극(3)의 기준 전압(0 V)에 대해 제1 소자 전극(2)에 인가된 전압이며, 소자 전류 If 는 2개의 소자 전극 사이에 흐르는 전류이며, 방출 전류 Ie는 표면 전도형 전자 방출 소자로부터 방출되고 애노드 전극에 의해 캡쳐된 전류이다. 도 4에서의 단위는 방출 전류 Ie가 소자 전류 If보다 상당히 작기 때문에 임의의 단위이다. 횡축과 종축 모두 선형 척도이다.
도 4에서 알 수 있듯이, 소정의 임계 전압 Vth 이상의 소자 전압 Vf이 표면 전도형 전자 방출 소자에 인가될 때 방출 전류 Ie는 급속히 증가하지만, 임계 전압 Vth 이하의 소자 전압의 경우에는 작은 방출 전류 Ie가 검출된다. 즉, 소자는 방출 전류 Ie에 대해 한정된 임계 전압 Vth을 갖는 비선형 소자이다.
게다가, 표면 전도형 전자 방출 소자는 도 4에 도시된 바와 같이, 양의 임계 전압 Vth(p) 및 음의 임계 전압 Vth(n)을 가지며, 이러한 소자는 소자 전극(2, 3) 사이에 인가된 전압의 역극성의 경우에도, 즉 소자 전극(2, 3) 사이의 전계의 방향이 역전되는 경우에도 전자를 방출한다.
본 발명에 적용된 전자 방출 소자의 다른 양호한 실시예는 도 3에 도시된 바와 같은 횡 전계 방출형 전자 방출 소자이다.
도 3에서, 참조 번호(161)은 전기적으로 절연성인 기판을 나타내며, 참조 번호(162)는 제1 전극을 나타내며, 참조 번호(163)은 제2 전극을 나타내며, 참조 번호(165)는 전자 방출부를 나타내며, 돌출부(165)는 각각의 제1 전극(162) 및 제2 전극(163)의 상호 대향측면에 형성되어 있다. 도 3에 도시된 바와 같은 횡 전계 방출형 전자 방출 소자에 있어서, 상기의 소자에서와 같이 방출 전류 Ie와 소자 전압 Vf 사이에 양의 임계 전압 Vth(p) 및 음의 임계 전압 Vth(n)이 존재하며, 이 소자는 전극들(162, 163)에 인가된 전압의 반대 극성의 경우에도, 즉 전극들(162, 163) 사이의 전계의 역방향의 경우에도 전자를 방출한다.
본 발명에 적용된 전자 방출 소자는 상술된 표면 전도형 전자 방출 소자에 한정되지 않으며, 이러한 소자는 한 쌍의 전극을 가지며 이 한 쌍의 전극 사이에 전압을 인가하여 전자를 방출하며, 상술된 바와 같이 한 쌍의 전극 사이의 전계의 역방향인 경우에 전자를 방출하도록 되어있는 전자 방출 소자이기만 하면 적용될 수 있다.
〈화상 형성 장치의 구조〉
이하, 본 발명에 적용된 전자원에 대해 후술하기로 한다. 본 발명에 적용된 전자원은 예를 들어, 상술된 복수의 표면 전도형 전자 방출 소자 또는 상술된 횡 전계 방출형 전자 방출 소자가 기판 상에 배열되어 있는 전자원이다.
전자 방출 소자의 어레이는 다양한 어레이로부터 선택될 수 있다.
예를 들어, 이러한 어레이는, 평행하게 배치되어 있는 많은 전자 방출 소자가 양 단부에 각각 접속되어 있으며, 전자 방출 소자의 많은 행이 한 방향(행 방향이라 칭함)으로 배열되어 있으며, 제어 전극(열 방향이라 칭함)이 배선에 수직으로 그리고 전자 방출 소자 상부에 한 방향(열 방향)으로 배치되어 있으며, 전자 방출 소자로부터의 전자는 제어 전극에 의해 제어되는 사다리형 레이아웃일 수도 있다. 다른 어레이는 복수의 전자 방출 소자가 X 방향 및 Y 방향으로 매트릭스로 배열되어 있는 것이며, 각 행의 전자 방출 소자의 하나의 전극은 X 방향으로 공통 배선에 접속되며, 각 열의 전자 방출 소자의 다른 전극들은 Y 방향으로 공통 배선에 접속된다. 이러한 어레이는 단순 (패시브) 매트릭스 레이아웃이라 칭한다.
예로서, 도 5를 참조하여 단순 매트릭스 레이어웃을 설명하기로 한다. 도 5에서, 참조 번호(71)은 전자원 기판을 나타내며, 참조 번호(72)는 m개의 X 방향 배선 Dx1 내지 Dxm을 나타내며, 참조 번호(73)은 n개의 Y 방향 배선 Dy1 내지 Dyn을 나타낸다. 참조 번호(75)는 상술된 바와 같이, 전자 방출 소자를 나타낸다. 도시되지 않은 층간 절연층은 m개의 X 방향 배선(72)와 n개의 Y 방향 배선(73) 사이에 삽입되어, 상호 전기적으로 분리된다(m, n은 양의 정수이다).
전자 방출 소자(74)의 상술된 한 쌍의 전극(도시되지 않음)은 m개의 X 방향 배선(72) 및 n개의 Y 방향 배선(73)에 전기적으로 접속되어 있다.
X 방향 배선(72)에는 X 방향으로 배열된 전자 방출 소자(74)의 행을 선택하기 위해 주사 신호를 인가하는 주사 신호 인가 수단(도시되지 않음)이 접속되어 있다. 반면에, Y 방향 배선(73)에는 Y 방향으로 배열된 전자 방출 소자의 각 열을 입력 신호에 따라 변조하는 변조 신호 발생 수단(도시되지 않음)이 접속되어 있다. 각 전자 방출 소자에 인가된 구동 전압은 소자에 인가된 주사 신호와 변조 신호 사이의 차 전압으로서 공급된다.
상기의 구조에서, 각 소자는 단순 매트릭스 배선을 사용하여 선택되고 개별적으로 구동될 수 있다.
이제, 도 6, 도 7a, 도 7b 및 도 8을 참조하여, 이러한 단순 매트릭스 레이아웃의 전자원을 사용하여 구성된 화상 형성 장치를 설명하기로 한다. 도 6은 화상 형성 장치에서 표시 패널의 한 예를 도시한 개략도이며, 도 7a 및 도 7b 는 도 6의 화상 형성 장치에서 사용된 형광막을 도시하는 개략도이다. 도 8은 NTSC 방법의 TV 신호에 따라 표시를 수행하는 구동 회로의 한 예를 도시한 블럭도이다.
도 6에서, 참조 번호(71)은 복수의 전자 방출 소자가 배치되어 있는 전자원 기판을 나타내며, 참조 번호(81)은 전자원 기판(71)이 고정되어 있는 배면판을 나타내며, 금속 후면(85) 등은 글래스 기판(83)의 내면 상에 형성된다. 참조 번호(82)는 지지 프레임을 나타내며, 지지 프레임(82), 배면 플래이트(81) 및 정면 플래이트(86)는 표시 패널의 엔벨로프(88)를 구성한다.
참조 번호(74)는 전자 방출 소자를 나타내며, 참조 번호(72, 73)은 각각 상술된 전자 방출 소자의 전극 쌍에 접속된 X 방향 배선 및 Y 방향 배선을 나타낸다.
엔벨로프(88)은 정면 플래이트(86)와 배면 플래이트(81) 사이의 스페이서라 불리는 도시되지 않은 지지부를 장착함으로써 대기압을 견디기에 충분한 강도로 구성될 수 있다.
도 7a 및 도 7b는 각각 형광막을 나타내는 개략도이다. 형광막(84)는 단색의 경우의 형광 부재만으로 구성될 수있다. 컬러 형광막의 경우, 형광막은 형광 부재의 어레이에 따라, 블랙 스트라이프 또는 블랙 매트릭스라 불리는 형광 부재(92) 및 흑색 도전 재료(91)로 구성될 수 있다. 컬러 표시의 경우, 블랙 스트라이프 또는 블랙 매트릭스를 제공하는 목적은 3원색의 형광 부재(92) 사이의 부분을 검게 하여 혼색 등이 방해받지 않도록 하는 것이며, 형광막(84) 상의 외부 광의 반사에 기인한 콘트라스트의 저하를 억제하는 것이다. 블랙 스트라이프용의 재료는 통상 널리 사용되는 흑연의 주 성분을 포함하는 재료 또는 광 투과 및 반사가 적은 전도성인 재료로부터 선택될 수 있다.
금속 후면(85)는 통상 형광막(84)의 내면에 제공된다. 메탁 백의 제공 목적은 형광 부재로부터 정면 플래이트(86)로 방출된 광의 내면측으로 이동하는 광의 경면 반사(specular reflection)에 의해 휘도를 향상시키며, 전자 빔 가속 전압을 인가하기 위한 전극으로서 금속 후면을 사용하여, 엔벨로프 내에 발생된 부이온의 충돌 등으로 인한 손상으로부터 형광 부재를 보호한다.
형광막(84)의 전기적 도전성을 향성시키기 위해, 정면 플래이트(86)에는 형광막(84)의 외부면측 상에 투명 전극(도시되지 않음)이 구비되어 있다.
〈화상 형성 장치의 제조 방법〉
이하, 본 발명에서 상술된 화상 형성 장치를 제조하는 방법이 기술될 것이다.
이하, 도 6을 참조하여, 전자 방출 소자로서 표면 전도형 전자 방출 소자를 사용하는 화상 형성 장치를 제조하는 방법의 한 예를 후술하기로 한다.
1) 전자원 기판의 형성
m개의 X 방향 배선(72), n개의 Y 방향 배선(73), 및 상술된 표면 전도형 전자 방출 소자의 소자 전극 쌍은 진공 증착 및 포토리소그래피에 의해 절연 기판(71) 상에 형성된다. 층간 분리층이 m개의 X 방향 배선(72)와 n개의 Y 방향 배선(73) 사이에 형성되어, 배선을 서로 분리한다. 상술된 각각의 표면 전도형 전자 방출 소자의 소자 전극 쌍은 X 방향 배선(72)과 Y 방향 배선(73) 사이에의 교점들 중 하나의 교점 근처에 형성되며, 각각의 소자 전극 쌍은 X 방향 배선(72) 및 Y 방향 배선(73) 에 전기적으로 접속된다. 그 후, 전기적으로 도전성인 막이 각각의 소자 전극 사이에 형성된다. 이러한 전기적으로 도전성인 막은, 예를 들어, 스피너 또는 잉크젯 방법 또는 이와 같은 방법으로 유기금속 화합물 용액을 도포하고 그것을 베이킹함으로써 형성된다.
2) 화상 형성 부재(정면 플래이트)의 형성
형광 부재를 글래스 기판(83)에 도포하는 방법으로서 슬러리 방법 또는 이와 같은 방법이 사용될 수 있다. 금속 후면(85)는 통상 형광 부재(84)의 내면측 상에 제공되며, 금속 후면은 형광막의 형성 후 형광막의 내면측 상의 표면에 대해 평활화 공정(통상, 필르밍(filming)이라 칭함)을 수행한 후, 진공 상태에서 그 상부에 Al을 증착하여 형성될 수 있다.
3) 밀봉
그 후, 밀봉 기술을 사용하여, 도 6에 도시된 바와 같은 엔벨로프가 제조된다. 전자원 기판(71)이 구비된 배면 플래이트(81) 및 상술된 바와 같이 형광막(84) 및 금속 후면(85)를 포함하는 화상 형성 부재가 구비된 정면 플래이트(86) 사이에는 지지 프레임(82)가 배치되며, 정면 플래이트(86), 지지 프레임(82) 및 배면 플래이트(81) 사이의 접합부에 프릿 글래스가 제공되며, 대기 또는 질소 분위기에서 베이킹에 의해 밀봉이 달성된다. 밀봉시에는, 컬러의 경우에 각각의 컬러 형광 부재와 전자 방출 소자를 정렬하기에 적합한 위치 정렬이 수행된다.
도 9는 후속 공정에서 사용된 시스템의 구조를 도시한 개략도이다. 화상 형성 장치(1131)은 배기관(1132)를 통해 진공 챔버(1133)에 접속되며, 게이트 밸브(1134)를 통해 배기 장치(1135)에 접속된다. 압력 게이지(1136) 및 사중극 질량 분석기(1137) 또는 이같은 장치는 진공 챔버(1133)에 부착되어, 분위기 내의 각 성분의 내압 및 분압을 측정한다. 화상 형성 장치(1131)의 엔벨로프(88) 내부의 압력을 직접 측정하기 어렵기 때문에, 진공 챔버(1133) 내부의 압력을 측정함으로써, 동작 조건이 제어된다.
가스 유입선(1138)은 진공 챔버(1133)에 접속되어, 진공 챔버 내로 필요한 가스를 도입시켜 분위기를 제어한다.
도입된 물질 원(1140)원 가스 유입 라인(1138)의 다른 쪽 끝단에 접속되고, 도입된 물질은 앰플(ampoule) 또는 그 안에 있는 봄베(bomb) 안에 저장된다. 도입된 물질의 도입율을 제어하기 위한 도입 제어 유닛(1139)은 가스 유입 라인의 중간에 구비되어 있다. 도입량 제어 수단은, 느린 누설 밸브와 같은 누전율의 제어를 가능케 하는 밸브 또는 질량 흐름 제어기로부터, 도입된 물질의 종류에 따라, 특별히 선택되어질 수 있다.
4) 배출
따라서 채워진 엔벨로프(envelope, 88) 내부의 가스는 상기 설명된 도 9의 제조 장치에 접속된 배출 파이프(1132)를 통해서 진공 펌프에 의해 배출된다.
5) 포밍
그 다음에, 포밍 단계가 실행되어 상기 설명된 전자원 기판 상에 생성된 소자 전극들 사이의 도전막에 전자 방출부를 형성한다. 이 경우에, 예를 들어 도 10에서 도시된 바와 같이, Y-방향의 배선들(73)을 공통 전극(141)에 접속하고 동시에 X-방향의 배선들(72) 중 한 배선에 접속된 소자들의 소자 전극들 사이에 전원(142)으로부터의 전압 펄스를 인가함으로써, 소자 전극들 사이의 도전막 상에서 포밍이 이루어질 수 있다. 펄스의 형태와 공정의 완료의 판단을 위한 조건들은 필요한 경우에 따라 적당히 선택되어 진다. 쉬프트된 위상들을 가진 펄스들을 복수의 X-방향 배선들에 연속적으로 인가함(또는 스크롤링함)으로써 복수의 X-방향 배선들에 접속된 소자들의 일괄(batch) 포밍을 이루는 것이 또한 가능하다. 도면에서 참조 번호 143은 전류 측정을 위한 저항기를 나타내고 144는 전류 측정을 위한 오실로스코프를 나타낸다.
통전화 포밍에서 전압 파형의 실시예들이 도 11a 및 11b에 도시되어 있다.
전압 파형들은 펄스 파형인 것이 바람직하다. 이 경우에는 도 11a에서 도시된 바와 같이 정전압의 펄스 피크 값을 갖는 펄스들을 지속적으로 인가하는 기술과 도 11b에서 도시된 바와 같이 펄스 피크 값들을 증가시키며 전압 펄스들을 인가하는 기술이 있다.
도 11a에서, T1 및 T2는 펄스 폭 및 전압 파형의 펄스 간격을 나타낸다. 보통, T1은 1㎲ 내지 10㎳의 범위에서 설정되고 T2는 10㎲ 내지 100㎳의 범위에서 설정된다. 삼각 파형들의 피크값(통전화 포밍 동안의 피크 전압)은 표면 도전 전자 방출 소자의 형태에 따라 적당히 선택된다. 이러한 조건하에서, 전압은, 예를 들어, 수 초 내지 수 십분 동안 인가된다. 이 펄스 파형들은 삼각 파형들에 한정되지 않고, 원하는 파형 이를테면 직사각 파형이 또한 사용될 수 있다.
도 11b에 도시된 바와 같이, 삼각 파형들의 피크 값들(통전화 포밍 동안의 피크 전압)은, 예를 들어, 약 0.1V 단계로 증가될 수 있다. 통전화 포밍 공정의 완료는 펄스 간격(T2) 동안 전압을 인가하거나 전류를 측정함으로써 검출될 수 있다. 예를 들어, 약 0.1V의 전압이 인가되고, 저항을 계산하기 위해 그 때 흐르는 소자 전류가 측정되고, 통전화 포밍은 저항이 1㏁ 이상을 가지고 종료된다. 상기 설명된 바와 같이 포밍 공정은 소자 전극들 사이에 있는 도전막에 틈새(fissure)를 형성하고, 소자 전극 사이에 전압을 인가하여 전자들이 틈새 부근으로부터 방출된다.
6) 활성화
상술된 포밍에 이어서, 활성화 공정이 실행되어 탄소막 또는 탄소 화합물막(도 2a 및 2b의 6)을 전술한 틈새 부근에 피착한다. 활성화 단계는, 예를 들어, 엔벨로프(88)의 내부를 충분히 진공 배기하고, 유기 물질의 가스를 가스 유입 라인(1138)을 통해 그리고 배출 파이프를 통해 엔벨로프내에 도입하고, 펄스들을 반복적으로 인가함으로써 실행될 수 있다. 유기 물질의 이 가스는, 예를 들어, 오일 확산 펌프 또는 회전 펌프에 의해 내부를 진공 배기한 후 분위기에 남아있는 유기 가스를 사용함으로써, 또는 이온 펌프에 의해 내부를 진공으로 충분히 배기하고 적절한 유기 물질의 가스를 진공으로 도입함으로써 형성될 수 있다. 유기 물질의 가스의 바람직한 압력은 진공 용기의 모양, 유기 물질의 종류, 등에 따라 다르고, 따라서 경우에 따라 적절하게 설정된다. 적절한 유기 물질은 알칸, 알켄, 및 알킨, 방향 탄화수소, 알코올, 알데히드, 케톤, 아민, 유기산 이를테면 페놀, 카보시릭 산, 및 술폰산, 등으로 대표되는 지방성 탄화수소로부터 선택될 수 있다. 유기 물질의 특정 실시예는 CnH2n+2로 표시되는 메탄, 에탄, 및 프로판과 같은 포화된 탄화수소와 CnH2n으로 표시되는 프로필엔, 벤젠, 벤조나이트릴, 트리-나이트릴, 톨루엔, 메타놀, 에타놀, 포름알데히드, 아세트알데히드, 아세톤, 메틸, 에틸, 케톤, 메틸아민, 에틸아민, 페놀, 포름산, 아세트산, 프로피온산, 등과 같은 불포화 탄화수소를 포함한다. 이 공정에 의해서, 탄소 또는 탄소 화합물은 분위기에 존재하는 유기 물질로부터 소자 상에 피착되어, 소자 전류(IF) 및 방출 전류(Ie)에서 극도의 변화를 야기한다. 활성화 공정을 위해 사용되는 전압 펄스의 파형은, 예를 들어, 구형파, 삼각파, 사인파, 사다리꼴파 등으로부터 마음대로 선택될 수 있다. 도 12a에서 도시된 바와 같이 한가지 극성의 펄스들을 항상 인가하는 기술과 도 12b에서 도시된 바와 같이 반대 극성들의 펄스들을 교대로 인가하는 기술이 있다. 본 발명에서 사용된 표면 도전 전자 방출 소자에 대하여, 양 및 음의 극성들을 모두 갖는 도 12b 타입의 전압 펄스를 사용하는 것이 바람직하다.
정전압에서 전압 펄스들(활성화 전압 Vact)의 피크 값들을 유지하는 기술 또는 전압을 시간에 비례해서 점차적으로 증가시키는 기술, 등을 사용하는 상기 활성화 공정 후, 소자 전압이 표면 도전 전자 방출 소자에 인가되어 전류가 소자 표면으로 흐르게 함으로써 소자가 충분한 양의 전자들을 전자 방출부로부터 방출하게 된다. 이 경우에 전압 인가 방법은 상기 포밍의 경우와 동일한 접속을 사용하고 한 방향 배선에 접속된 소자들의 소자 전극들 사이에 전압 펄스들을 동시에 인가함으로써 얻어질 수 있다.
상기 단계는 도 2a 및 2b에 도시된 바와 같이 도전막(4)의 틈새 내부의 탄소 또는 탄소 화합물의 막(6) 내에 좁은 갭(5')을 형성하는데, 이것은 전자 방출 효율을 증대시킨다. 도 2a 및 2b 에서 도 1a 및 1b와 동일한 기준 부호들을 가지는 부재들은 동일한 부재들을 표시한다.
7) 안정화
활성화 이후 다음의 안정화 단계를 실행하는 것이 바람직하다. 이 단계는 진공 용기 내의 유기 물질을 배출하는 단계이다. 엔벨로프 내의 진공부의 압력은 1 X 10-5Pa 이하인 것이 바람직하고 1 X 10-6Pa 이하인 것이 보다 더 바람직하다. 엔벨로프를 배기하기 위한 배기 유닛이 유닛으로부터 발생된 오일이 장치의 특성에 영향을 미치지 않도록 오일을 사용하지 않는 것이 바람직하다. 특히, 진공 배기 유닛은, 예를 들어, 수착 펌프, 이온 펌프 등으로부터 선택될 수 있다. 진공 용기의 내부의 배기 동안, 전체 진공 용기는 가열되어 진공 용기의 내부 벽으로 그리고 전자 방출 소자로 흡수되는 유기 분자들의 배출을 용이하게 한다. 이 때 가열은 100 내지 300℃에서 가능한 긴 시간 동안, 그러나 이들 조건들에 제한되지 않게 실행되는 것이 바람직하고, 이들 조건들은 용기의 크기와 모양, 전자 방출 소자들의 구조 등을 포함하는 다양한 조건들에 따라서 적절히 선택된다. 상기 설명된 바와 같이, 안정화 단계의 완료 후, 유기 물질은 진공부로부터 완전히 제거되어, 탄소 또는 탄소 화합물의 새로운 피착을 억제하여, 소자 전류 IF 및 방출 전류 Ie는 안정화된다.
8) 캡슐화/게터
안정화 공정 후, 설명되지 않은 배출 파이프가 가스 버너에 의해 가열되어 녹아지고, 그에 따라 엔벨로프를 캡슐화한다. 게터 공정은 또한 엔벨로프(88)의 캡슐화 후 패널내 압력을 유지하도록 수행될 수 있다. 이것은 엔벨로프(88)내 소정의 위치(설명되지 않음)에 위치한 게터를, 엔벨로프(88)의 캡슐화 직전 또는 직후 즉시, 저항 가열 또는 고주파수 가열을 사용하는 열로 가열함으로써 피착 막을 형성하기 위한 공정이다. 게터는 보통 Ba 등의 주요 성분을 포함하고, 피착 막의 흡수 작용에 의해 ,예를 들어, 1 X 10-4내지 1 X 10-7Pa의 압력을 유지한다.
9) 에이징 단계
캡슐화 및 게터 플래시 후, 상술한 바와 같이 생성된 패널 용기를 위해 에이징 단계가 실행된다. 에이징은 여기서 캡슐화 이후에 이루어지지만, 캡슐화 이전에, 즉, 안정화 후에 실행될 수도 있다. 본 발명의 바람직한 실시예에서, 에이징 단계는 특히 게터 플래시 이후에 실행된다.
본 발명에서의 에이징 단계 및 에이징 장치는 도 13을 참조하여 설명될 것이다. 도 13은 전술한 생산 공정하에서 화상 형성 장치의 패널 용기(101)에 대해 본 발명의 에이징 단계를 실행하기 위한 에이징 장치의 개략도이다. 생산 공정 하에서 패널 용기(101) 내부에는 복수의 전자 방출 소자들을 갖는 전자원이 위치된 기판과, 전자원이 구비되어 있는 기판의 반대쪽에 배치된 화상 형성 부재가 있다. 전자원 구동 장치는 패널 용기의 외부 단자들을 통해 전자원에 접속되어 있고 전자빔의 가속을 위한 고 전압 공급원(애노드 공급원) Va는 화상 형성 부재에 접속되어 있다. 전자원 구동 장치(123)는 전자원 기판 상에 정렬된 전자 방출 소자들에 희망했던 소자 전압을 인가하는 장치이고 전자원 구동 제어 유닛(121)에 의해 제어되고, 구동 전압 Vf, 구동 펄스 폭, 구동 스캔 주파수, 구동된 장치의 갯수 등은 마음대로 설정될 수 있다. 구동 스캔 주파수는 여기서 구동 라인들의 연속적인 스위치를 가지는 구동시의 주파수이다. 구동 신호 버스(126)는 전자원 구동 제어 유닛(121)를 전자원 구동 유닛(123)에 접속하여 구동 신호와 제어 신호를 송신한다. 고 전압 공급원(애노드 공급원) Va는 화상 형성 부재에 애노드 전압을 인가하는 장치이다. 상기에 더하여, 부가적 장치들은 또한, 전자원의 구동 동안 전자원 기판에 흐르는 전류주식회사로 소자 전류)를 측정하기 위한 구동 전류 측정 장치(124), 전자원 기판과 화상 형성 부재 사이를 흐르는 전류주식회사로 방출 전류)를 측정하기 위한 애노드 전류 측정 장치(125) 등을 포함하며, 제공될 수 있다. 구동 전류 측정 장치(124)및 애노드 전류 측정 장치(125) 각각은 측정된 전류 값 데이터를 소자 전류 신호 버스(127) 및 방출 전류 신호 버스(128)를 통해 데이터 수집/분석 유닛(122)에 송신할 수 있다. 전자원 구동 제어 유닛(121)와 데이터 수집/분석 유닛(122)의 공정은 또한 동기 신호에 의해 서로 동기화될 수 있다; 이 경우에, 양 기능들을 가지고 있는 전체 장치가 구성될 수 있고 그 대신에 사용될 수 있다.
상기 에이징 장치를 사용하는 에이징 단계는 기술한 표면 도전 전자 방출 소자가 단순 행렬 레이아웃에 정렬되는 전자원을 사용하는 패널 용기(101)의 실시예를 가지고 설명될 것이다.
패널 용기(101) 밖에는 기술한 단순 행렬의 배선들로서 X-방향 배선들과 Y-방향 배선들에 전기적으로 접속되기 위해서 외부 단자들이 구비되어 있다. 예를 들어, 전자원 구동 장치(123)는 외부 단자들을 통해 X-방향 배선들에 접속되고, 반면에 구동 전류 측정 장치(124)는 유사하게 Y-방향 배선들에 접속되어 있다. 애노드 전류 측정 장치(125)와 애노드 공급원 Va는 전기 접속을 위한 애노드 단자를 통해 패널 용기에 구비된 화상 형성 부재에 접속된다.
기술한 전자 방출에 대해 임계 전압(Vth) 이상의 전압이 상기 환경하에서 X-방향 배선들 및 Y- 방향 배선들 사이에서 전자원 구동 장치(123)로부터 인가되는 경우에, 전자들은 전자 방출 소자들로부터 방출된다; X-방향 배선들 및 Y-방향 배선들에 대해 양의 전압이 애노드 단자에 인가되는 경우에, 전자 방출 소자들로부터 방출된 전자들은 면판과 충돌하게 될 수 있다. 최종 화상 형성 도안, Y-방향 배선들 상의 전위에 관한 X- 방향 배선들에 인가된 전위의 극성의 관계는 좋은 화상가 얻어지는 한 양 또는 음 둘 중 하나일 수 있다. 그러나, 본 실시예에서, 최종 화상 형성 동안(즉, 정상 구동 동안) 전자 방출에 대해 장치들에 인가된 전압의 전위 관계는 Y-방향 배선들에 접속된 제2 소자 전극들의 전위가 X-방향 배선들에 접속된 전자 방출 소자들의 제1 소자 전극들에 대하여 양(positive)이 되도록 선택된다.
본 발명의 에이징 단계에서, 전자 방출을 위한 장치들은 전술한 정상 구동 동안의 전압의 극성에 반대 극성의 전압을 인가함으로써 에이징 단계 동안 구동된다. 이전 실시예에 이어 이것을 설명하면, 전자원 구동 장치(123)로부터 출력된 전압 신호는 전자 방출을 위한 장치에 인가된 전압의 전위 관계가 Y-방향 배선들에 접속된 제2 소자 전극들의 전위가 X-방향 배선들에 접속된 전자 방출 소자들의 제1 소자 전극들의 전위에 대하여 음으로 설정된다.
다음으로 정상 구동 및 에이징 동안 패널 내부 전자빔의 궤도들은 도 14와 도 15a 및 15b를 참조하여 설명된다. 도 14는 상술한 표면 도전형 전자 방출 소자에서 관측된 발광 스폿의 모양을 나타내는 도면이고, 발광의 스폿 강도와 소자 전극들 사이의 접속 방향으로 애노드 전극과 전자 방출부의 노멀 사이의 교차점으로부터의 거리 간의 관계를 나타낸다.
도 15a 및 15b는 전술한 표면 도전 전자 방출 소자들이 단순 행렬 레이아웃으로 정렬된 전자원을 사용하는 패널 용기(101)의 단면을 보여주기 위해서 x-방향 배선 방향으로 절단한 전자 방출부의 개략, 단면도이다. 도 15a는 정상 구동 동안 전자빔의 궤적의 가상도이고 도 15b는 에이징 동안 전자빔의 궤적의 가상도이다. 이들 전자 빔 궤적들은 실험 결과들과 단순화된 구조를 사용하는 유한 요소 방법에 의한 수치 계산에 근거해 그려졌다. 도 15a 및 15b가 특정 패널 구조 및 전위 관계에 대해서만 유효한 도면이라고 해도, 본 발명의 에이징 단계에서의 전자 빔 궤적들은 본 실시예에 한정되는 것이 아니고, 빔 궤적들의 시효는 예를 들어 제어 전극이 기술한 전자 구조의 상부 공간에 구비되어 있는 소위 격자 구조를 포함하는 다른 구조들에 대해서도 또한 가능할 것이다. 다음 설명은 도 15a 및 15b를 사용하여 주어질 것이고, 설명을 간단하게 하기 위해서 기준 전위(이 경우에는 0V)로 정의된 제2 전극 전위에 바탕을 둘 것이다.
도 15a 및 15b에서 참조 번호 61은 전기적 절연 물질로 만들어진 기판을, 62는 X-방향 배선들 및 Y-방향 배선들 사이의 전기적 절연을 위한 전기적 절연 물질을, 64는 Y-방향 배선들을, 65는 전자 방출 소자들의 제1 소자 전극들을, 66은 전자 방출 소자들의 제2 소자 전극들, 및 67은 전자 방출부를 가리킨다. 제2 소자 전극(66)은 Y-방향 배선(64)으로 직접 접속되어 있고, 제1 소자 전극(65)은 접촉 홀을 통해 X-방향 배선에 접속되어 있다. 참조 번호 68은 화상 형성 부재를 69는 유리 기판을 나타내고, 화상 형성 부재(68) 및 전자 방출부(67)는 이들 사이에 진공 영역을 가지고 서로 H 거리 떨어져 있다.
도 15a는 화상 형성동안(또는 정상 구동 동안) 전자 빔 궤적들을 설명하는데, 제1 소자 전극들(65)은 음이 되도록 그리고 전자 방출(예를 들어, 도 12c에서 도시된 바와 같은 전압 펄스들이 인가됨)에 대해 임계값 이상의 전압을 제정하도록 설정된다. 제1 소자 전극들(65)의 전위보다 높은 전위의 dc 전압이 화상 형성 장치(이 전압은 애노드 전극으로 불릴 것임)에 인가된다. 도 15b는 본 발명의 에이징 단계 동안의 전자 빔 궤적을 설명하고, 도 15a와의 차이는 제1 소자 전극들(65)에 인가된 전압의 극성이 양(예를 들어, 도 12a에서 도시된 바와 같은 전압 펄스들은 거기에 인가됨)이라는 것이다. 도 15a 및 15b로부터 분명해짐에 따라, 화상 형성 부재(68)와 충돌하는 전자빔의 빔 스폿 위치들이 애노드 전극 및 정상 사이의 횡단점으로부터 전자 방출부(67)로, 제1 소자 전극이나 제2 소자 전극 둘 중 더 높은 전위 전극 쪽으로 쉬프트한다.
정상 구동에서 10 kV까지의 수 kV의 고 전압이 애노드 전극에 인가되어 화상 디스플레이를 이루는 경우에, 전자 방출부(67)로부터 방출된 전자는 애노드 전극에 의해 가속되어 상술된 빔 스폿 위치들에 충돌하고 화상 형성 부재(68)로부터 가스의 방출(desorption)을 촉진한다.
가스 방출을 사용하여, 양의 이온들주식회사로, 이온화된 가스 분자)이 발생되고, 양의 이온들은 고 전위에 의해 가속되어 전자원을 형성하는 부재들 등과 충돌하여 가스 방출이 또한 몇몇 경우에서 이온들의 충돌을 일으킬 수 있다. 이 경우에, 화상 형성 부재(68) 및 전자원 성분들로부터 방출된 가스가 전자 방출 소자들의 특성을 저하시키는 가스를 포함하기 때문에, 전자 방출 소자들로부터 방출된 전류의 양은 구동에 따라서 감소한다. 특히, 전자 방출 소자들의 특성 저하는 화상 형성 부재(68)가 패널 용기(101)의 양산동안 또는 양산 후 전자빔을 가지고 먼저 충격을 가하는 경우에 두드러진다. 그러므로 많은 가스가 구동의 초기 단계에서 방출되는 것이 추측된다.
본 발명에서 에이징 단계는 정상 구동에 의한 화상 형성 이전에, 처음으로 상술한 특성 저하 가스가 화상 형성 부재(68)로부터 예비적으로 방출되게 하는 단계이고, 패널 용기에 배치된 게터에 의해 또는 패널 용기 외부의 진공 배기 유닛에 의해 제거하는 단계이다. 에이징 단계의 주요 특징은 전술한 화상 형성 동안으로부터 에이징 단계 동안의 전자 방출 소자들에 인가된 전압의 극성을 반전시키는 것이다. 이것은, 전자 방출 소자들의 특성 저하가 에이징 단계에서 방출된 가스에 기인한다 해도, 에이징 단계 이전에 전자 방출 소자들의 특성과 거의 동등한 화상 형성동안의 전자 방출 특성을 얻을 것이다. 이것을 고려하면, 에이징 단계는 다음과 같이 이해될 수 있다. 지금 전자를 방출하는 전자 방출 사이트들 전술한 방출된 가스에 더 영향받을 것 같다. 더욱이, 전자 방출 소자들에서의 전자 방출 사이트들은 또한 극성의 반전에 기인한 전자 방출 소자들의 한 쌍의 전극들 사이의 전계 방향에서의 변화와 함께 변화한다. 에이징 단계 동안에 전자들을 방출하는 전자 방출 사이트들은 저하되고, 극성의 상기 반전은 에이징 단계 동안 보다 방출된 가스에 의해 거의 영향을 받지 않는 다른 전자 방출 사이트들로부터 화상 형성 동안 전자들이 방출되게 할 것이다; 그러므로, 에이징 단계 이전에 전자 방출 소자들의 특성들과 거의 동등한 전자 방출 특성이 얻어진다.
기술된 빔 스폿 위치들은 전자-방출 장치들에 인가된 전압, 제어 전극 및 애노드 전극에 인가된 전압들, 물질들 및 전자원 기판의 크기 등에 따라 다르지만, 전술한 단순 행렬 구조 내의 빔 스폿 위치들은 수학식 1에 의해 설명될 수 있다.
수학식 1에서, Xc는 애노드 전극과 전자 방출부에 대한 정상 사이의 횡단점으로부터 소자 전극들 사이의 접속 방향에서의 빔 스폿 위치까지의 거리이고, H는 전자 방출 소자들 및 애노드 전극 사이의 거리이고, Vf는 소자 전극들 사이에 인가된 전압이고, A는 전자원 구조 등의 물질 및 구조에 따라 결정된 비례 상수이고, 예를 들어, 화상 형성 장치가 단순 행렬 구조에서 생성되고 비례 관계 Vf 및 Va를 가지고 빔 스폿으로 측정되는 경우에 A=2.0이다.
빔 스폿 위치(Xc)는 도 14에서 예시된 바와 같이 최고 빔 강도의 위치로 표시되지만, 발광 스폿(전자빔의 충돌 위치) 자체는 다소 퍼진다. 그 다음에, 애노드 전극과 전자 방출부에 대해 정상 사이에 있는 횡단점으로부터 가장 먼 위치를 나타내도록 하고, Xt는 가장 가까운 위치를 나타내도록 한다. Xh 및 Xt의 값들은 각각 2.33 및 0.95를 수학식 1에 넣어 나타낼 수 있다. 소자 전극들 사이의 접속 방향들 중에서, 더 높은 전위 소자 전극을 향한 쪽이 도 14에서 양이다.
본 발명에서 에이징 단계의 바람직한 구동 조건들은 다음과 같다. Vf 및/또는 Va는 에이징(=Xca) 동안의 부분 또는 모든 빔 스폿 위치들(Xc)이 화상 형성 동안(정상 구동 동안)(=Xcp)의 부분 또는 모든 빔 스폿 위치들(Xc)과 같게 되도록 적절히 선택된다. 이것은 정상 구동 동안 빔 스폿 영역에서 양의 가스 방출을 얻는다. 예를 들어, 본 발명의 단순 행렬 구조에서, Vf 및/또는 Va는 다음 수학식을 만족하도록 선택된다:
여기서 p는 복수의 정렬된 전자 방출 소자들의 X- 방향(도 15a 및 15b에 수평 위치) 피치이고, n은 양의 정수, Vfp는 화상 형성 동안 인가된 전자 방출 소자의 구동 전압, 및 Vap는 화상 형성 동안 화상 형성 부재에 인가된 전압이다.
또한 하나의 에이징 공정 동안 복수의 상이한, 양의 정수 n에 대응하는 구동 전압 조건들의 조합을 포함하는 공정을 수행하는 것이 가능하다.
가스 제거 공정은, 최대 전자 빔 강도들의 빔 스폿 위치들(Xc)이 상술된 바와 같이 동일하게 정렬(Xca = Xcp)되는 전술한 조건에 더하여, Vf 및/또는 Va가 변조되어 에이징 단계 동안 빔 스폿 위치들(Xca)이 화상 형성 동안의 발광 스폿의 헤드(Xh)에서부터 테일(Xt) 까지의 범위를 비추는 경우에 완벽하게 수행될 수 있다.
즉, 에이징 단계는 Vf 및/또는 Va를 다음의 수학식을 만족시키도록 변조하면서 실행된다.
이 구동 방법은 또한 한 에이징 공정 동안에 복수의 상이한, 양의 정수 n에 대응하는 구동 전압 조건들의 조합을 포함하는 공정을 사용할 수 있다.
본 발명의 에이징 단계의 보다 더 바람직한 구동 조건은 다음과 같다: 에이징 동안의 전자원(Va)는 +500 내지 +1000V 또는 이하의 전압으로 제어된다. 이것은 전자원 기판과 에이징 동안 가스의 방출을 가지는 패널 용기에서 압력의 증가로 야기된 방전에 기인한 다른 조건들에 손상을 최소로 할 수 있다. 에이징 효과는, 예를 들어, M. Nishijima 및 F. M. Propst: Phys. Rev, B2(1970) 2368 및 다른 문헌들에서 발표된 것과 같이, +400eV 및 그 이상의 전자 에너지에서 가스의 방출의 단면도에서의 증가가 거의 나타나지 않는다는 사실로부터 +500 내지 +1000V의 가속 전압에 의해 충분히 증명되었다는 것은 분명하다.
상술된 바와 같이 생성된 단순 행렬 레이아웃의 전자원을 사용하여 구성된 디스플레이 패널 상에 NTSC 방법의 TV 신호들에 근거한 TV 디스플레이를 이루기 위한 구동 회로의 구조가 도 8을 참조하여 다음에 설명될 것이다. 도 8에서, 참조 번호 101은 화상 디스플레이 패널을 나타내고, 102는 스캐닝 회로, 103은 제어 회로, 및 104는 쉬프트 레지스터이다. 참조 번호 105는 라인 메모리를 나타내고, 106은 동기 신호 분리기, 107은 변조 신호 발생기, 그리고 Vx 및 Va는 전압 공급원을 나타낸다.
본 구동 회로가 적용되어 화상 디스플레이를 위한 정상 구동은 수행하고 또한 본 회로로 에이징 단계를 실행하기 위해서, 정상 구동의 반대 극성에 의해 디스플레이 패널의 구동을 실행한다.
디스플레이 패널(101)은 단자들(Dox1 내지 Doxm), 단자들(Doy1 내지 Doym) 및 고 전압 단자(IIV)를 통해 외부의, 전기 회로에 접속된다. 디스플레이 패널, 즉, M행 × 행 당 N열로 매트릭스 배선된 표면 도전형 전자 방출 소자들의 그룹에 제공된 전자원을 연속적으로 구동하기 위해서 스캐닝 신호들이 단자들(Dox1 내지 Doxm)에 인가된다.
스캐닝 신호에 의해 선택된 행에서 각 표면 도전 전자 방출 소자들로부터 출력된 전자빔을 충돌시키기 위한 변조 신호들은 단자들(Dy1 내지 Dym)에 인가된다. 예를 들어, 10kV의 dc 전압은 전압 공급원(Va)으로부터 고 전압 단자(Hv)로 공급되고, 이것은 표면 도전 전자 방출 소자들로부터 출력된 전자빔들에게 형광 부재들의 여기를 위한 충분한 에너지를 나누어주는 가속 전압이다.
에이징 동안 Va 값은 약 +500 내지 +1000V의 전압으로 설정된다.
스캐닝 회로(102)는 이하 설명될 것이다. 이 회로는 M 스위칭 장치들이 내부(도면에서 S1 내지 Sm으로 개략적이게 표시됨)에 구비되어 있다. 각 스위칭 장치는 dc 전압 공급원(Vx) 또는 0V(그라운드 레벨)의 출력 전압 중 하나를 선택하여 전기적으로 디스플레이 패널(101)의 단자들(Dx1 내지 Dxm)에 접속된다. S1 내지 Sm의 각 스위칭 장치들은 제어 회로(103)로부터 출력된 제어 신호(Tscan)에 근거해서 공정하고, 예를 들어, FETs와 같은 스위칭 장치들의 조합으로 구성될 수 있다.
dc 전압 공급 Vx는 양극, 양 또는 음의 전압을 설정할 수 있다.
본 실시예의 dc 전압 공급 Vx는, 표면 도전 전자-방출 장치의 특성(전자 방출 문턱 전압)에 근거하여 스캔되지 않은 장치에 인가되는 구동 전압이 전자 방출 문턱 전압보다 작은 일정한 전압을 출력하기 위해 설정된다.
제어 회로(103)는 외부로부터 공급되는 화상 신호에 근거하여 적당한 디스플레이를 실현하기 위해 각 부분의 동작을 일치시키는 기능을 갖는다. 제어 회로(103)는 동기식 신호 분리기(106)로부터 송신되는 동기식 신호 Tsync에 근거하여, Tscan, Tsft 및 Tmry의 각 제어 신호를 각 부분에 발생시킨다.
동기식 신호 분리기(106)는 외부로부터 공급되는 NTSC 방법의 TV 신호로부터 동기식 신호 성분 및 루미네선스 신호 성분을 분리하기 위한 회로이며, 통상의 주파수 분리기(필터) 회로 등을 사용하여 구성될 수 있다. 동기식 신호 분리기(106)에 의해 분리되는 동기식 신호는 수직 동기식 신호 및 수평 동기식 신호로 구성되나, 설명의 편의상 여기에서는 Tsync 신호로 설명된다. 전술한 TV 신호로부터 분리된 화상의 루미네선스 신호 성분은 편의상 DATA 신호로 표시된다. DATA 신호는 쉬프트 레지스터(104)로 입력된다.
쉬프트 레지스터(104)는 연속 시간에서 연속해서 입력된 전술한 DATA 신호의 화상의 각 라인에 대한 직렬/병렬 변환을 수행하기 위한 레지스터이며, 제어 회로(103)로부터 송신된 제어 신호 Tsft에 근거하여 동작한다(이는 제어 신호 Tsft가 쉬프트 레지스터(104)의 쉬프트 클럭이라 일컬어질 수 있다는 것을 의미함). 직렬/병렬 변환 이후에 각 화상 라인의 데이터(N개의 전자-방출 장치에 대한 구동 데이터에 대응함)는 쉬프트 레지스터(104)로부터 Id1 내지 Idn인 N개의 병렬 신호로서 출력된다.
라인 메모리(105)는 필수 주기 동안에 하나의 화상 라인의 데이터를 저장하기 위한 저장 장치이며, 제어 회로(103)로부터 송신되는 제어 신호 Tmry에 따라 Id1 내지 Idn의 데이터를 적당하게 저장한다. 저장된 데이터는 I'd1 내지 I'dn으로서 변조 신호 발생기(107)로 출력된다.
변조 신호 발생기(107)는 화상 데이터 I'd1 내지 I'dn 각각에 따라 표면 도전 전자-방출 장치의 구동을 적당하게 변조시키기 위한 신호원이고, 그로부터 출력된 신호는 단자 Doy1 내지 Doyn을 통해 디스플레이 패널(101) 내의 표면 도전 전자-방출 장치로 인가된다.
상술된 바와 같이, 본 발명이 적용될 수 있는 전자 방출 장치는 방출 전류 Ie에 관한 다음의 기본적인 특성을 갖는다. 상세하게는, 전자 방출을 위한 한정된 문턱 전압 Vth가 있으므로, 전자 방출은 Vth를 초과하는 전압 인가시에만 발생한다. 전자 방출 임계치를 초과하는 전압에 따라, 방출 전류는 또한 장치로 인가된 전압의 변화에 따라 변한다. 이러한 사실로부터 전압의 펄스가 본 장치에 인가될 때는, 예를 들면, 전자 방출 임계치 미만의 전압 인가로 어떠한 방출도 없으나, 전자빔은 전자 방출 임계치를 초과하는 전압 인가로 출력된다는 것을 알 수 있다. 이러한 경우에, 출력된 전자빔의 세기는 펄스의 피크치 Vm을 변경시킴으로써 제어될 수 있다. 또한 펄스의 폭 Tw를 변경시킴으로써 출력된 전자빔의 총전하량을 제어할 수 있다.
따라서, 전압 변조 방법, 펄스 폭 변조 방법 등은 입력 신호에 따라 전자 방출 장치를 변조하기 위한 방법으로서 사용될 수 있다. 전압 변조 방법을 실행하기 위해서는, 변조 신호 발생기(107)는 일정한 길이의 전압 펄스를 발생시키고 입력 데이터에 따라 펄스의 피크치를 적당하게 변조시키기 위한 전압 변조 방법의 회로일 수 있다.
펄스 폭 변조 방법을 실행하기 위해서는, 변조 신호 발생기(107)는 일정한 피크치의 전압 펄스를 발생시키고 입력 데이터에 따라 전압 펄스의 폭을 적당하게 변조시키기 위한 펄스 폭 변조 방법의 회로일 수 있다.
쉬프트 레지스터(104) 및 라인 메모리(105)는 디지털 신호형 또는 아날로그 신호형으로 이루어질 수 있다. 주안점은 직렬/병렬 변환 및 화상 신호의 저장이 선정된 비율로 실행되어야 한다는 것이다.
디지털 신호형을 사용하는 경우, 동기식 신호 분리기(106)의 출력 신호 DATA는 디지털화될 필요가 있다. 이러한 목적을 위하여, 106의 출력부에는 A/D 변환기가 제공된다. 이와 관련하여, 변조 신호 발생기(107)에 사용되는 회로는 라인 메모리(105)의 출력 신호가 디지털 신호 또는 아날로그 신호인지의 여부에 따라 다소 차이가 있을 것이다. 디지털 신호를 사용하는 전압 변조 방법인 경우, 변조 신호 발생기(107)는, 예를 들면 D/A 변환기이고, 필요하다면 증폭기가 추가된다. 펄스 폭 변조 방법인 경우, 변조 신호 발생기(107)는, 예를 들면 고속 발진기, 발진기로부터 출력되는 파형을 계수하기 위한 카운터, 및 카운터의 출력값을 메모리의 출력값과 비교하기 위한 비교기로 구성되는 회로이다. 필요하다면, 회로에는 비교기로부터의 펄스 폭이 변조된 변조 신호의 전압을 표면 도전 전자 방출 장치의 구동 전압으로 증폭시키기 위한 증폭기가 또한 제공될 수 있다.
아날로그 신호를 사용하는 전압 변조 방법인 경우, 변조 신호 발생기(107)는, 예를 들면 연산 증폭기를 사용하는 증폭 회로일 수 있고, 필요하다면 레벨 쉬프트 회로가 또한 제공될 수 있다. 펄스 폭 변조 방법인 경우, 예를 들면, 전압 제어 발진기(VCO)가 사용될 수 있고, 필요하다면, 전압을 표면 도전 전자 방출 장치의 구동 전압으로 증폭시키기 위한 증폭기가 또한 제공될 수 있다.
본 발명이 적용될 수 있고 상술된 바와 같이 구성될 수 있는 화상 형성 장치에서, 전자 방출은, 전압이 용기 외부의 단자 Dox1 내지 Doxm, Doy1 내지 Doyn을 통해 각각의 전자 방출 장치로 인가될 때 발생한다. 전자빔은 고전압 단자 Hv를 통해 금속 백(85) 또는 투명한 전극(도시되어 있지 않음)에 고전압을 인가함으로써 가속된다. 이와 같이 가속된 전자는 루미네선스를 초래하는 형광막(84)과 충돌하여, 화상를 형성한다.
여기서 언급된 화상 형성 장치의 구조가 본 발명이 적용될 수 있는 화상 형성 장치의 예일 뿐이고, 본 발명의 기술적인 사상에 근거하여 다양한 수정을 포함할 수 있다는 것을 알아야 한다. NTSC 방법이 입력 신호에 대해 예시되어 있지만, 입력 신호는 NTSC 방법에 제한되지 않고 PAL 방법, SECAM 방법등, 또는 스캐닝 라인을 더 포함하는 TV 신호의 방법(예를 들면, MUSE 방법을 포함하는 고정밀 TV중 하나)으로 이루어질 수 있다.
본 발명의 화상 형성 장치는 텔레비젼 방송 시스템용 디스플레이 장치, 텔레비젼 회의 시스템용 디스플레이 장치, 컴퓨터등에 적용될 수 있으며, 광 프린터로서 화상 형성 장치가 감광성 드럼등을 사용하여 구성될 수 있다.
실시예
본 발명은 특정 실시예로 상세하게 더 설명될 것이나, 본 발명이 결코 이들 실시예들에 제한되도록 결코 의도되지 않고 본 발명이 또한 본 발명의 목적을 실현하는 범위 내에서 각 소자의 대체 및 설계 변경에 관련할 수 있다는 것을 알아야 한다.
[실시예 1]
본 실시예는, 다수의 표면 도전 전자 방출 장치가 전자원 기판 상의 단순 매트릭스 레이아웃에 배열되는 화상 형성 장치를 제조하는 경우, 제조 장치의 사용으로 게터 플래시 및 포장 단계 이전에 본 발명에 따른 시간 경과 단계가 실행되는 실시예이다.
도 13은 화상 형성 장치의 패널 용기(101)에 대해 본 발명에 따른 시간 경과 단계를 실행하기 위한 시간 경과 장치의 개략도이다.
도 13에서, 참조 번호(101)는 패널 용기를 지칭하고, 참조 번호(121)는 전자원 구동 제어 유닛을 지칭하며, 참조 번호(122)는 데이터 수집/분석 유닛을 지칭하며, 참조 번호(123)는 전자원 구동 유닛을 지칭하며, 참조 번호(124)는 구동 전류 측정 유닛을 지칭하며, 참조 번호(125)는 애노드 전류 측정 유닛을 지칭하며, 참조 번호(126)는 구동 신호 버스를 지칭하며, 참조 번호(127)는 장치 전류 신호 버스를 지칭하고, 참조 번호(128)는 방출 전류 신호 버스를 지칭한다.
도 13에서, 참조 번호(101)는 도 6에 도시된 화상 형성 장치의 패널 용기를 나타내며, 도 5에 개략적으로 도시된 바와 같이, 화상 형성 장치의 전자원은 다수의 표면 도전 전자 방출 장치가 단순 매트릭스 레이아웃(3가지 색상을 포함하는 100행×100열의 매트릭스)에 배열되는 전자원이다. 패널 용기의 생성 단계가 이하에 설명될 것이다.
〈패널 용기의 생산 단계〉
전자원 기판의 생성, 화상 형성 부재의 생성, 및 패널 용기의 생성을 위한 초기 단계인 밀봉/조립 단계가 이하에 설명된다.
상술된 복수의 표면 도전 전자 방출 장치를 갖는 전자원 기판은 다음과 같이 생성된다. 본 실시예의 단계에 따라 생성되는 전자원 기판의 평면도가 도 16에 도시되어 있고, 17-17에 따른 단면도가 도 17a 내지 도 17h에 도시되어 있다. 도면에서, 참조 번호(71)는 기판을 지칭하며, 참조 번호(72)는 X-방향 배선을 지칭하며(또한 하부 배선이라 함), 참조 번호(73)는 Y-방향 배선을 지칭하며(또한 상부 배선이라 함), 참조 번호(4)는 전자도전막을 지칭하며, 참조 번호(2 및 3)는 장치 전극들을 지칭하며, 참조 번호(141)는 층간 절연층을 지칭하고, 참조 번호(142)는 장치 전극(2)과 하부 배선(72) 간의 전기적 연결을 위한 콘택트 구멍을 지칭한다.
다음에, 생산 단계가 도 17a 내지 도 17h를 참조하여 단계의 순서에 따라 상세히 설명될 것이다.
단계 a에서는 0.5㎛ 두께의 실리콘 산화물막이 스퍼터링에 의해 청결된 소다 라임 유리 상에 증착되어, 기판(71)을 형성한다. 이 기판(71) 상에는, Ti 및 Au가 진공 배기에 의하여 각각 50Å 두께 및 6000Å 두께로 연속해서 증착된다. 그 다음, 포토레지스트(허스트사의 AZ1370)는 스피너에 의한 스핀 코팅, 그 다음 베이킹에 의하여 인가된다. 베이킹 후에, 포토마스크 화상는 X-방향 배선(72)의 레지스트 패턴을 형성하기 위해 노출되어 현상된다. 그 다음, Au/Ti 증착막은 습식 에칭되므로, 소정의 모양으로 X-방향 배선(72)를 형성한다(도 17a).
단계 b에서는 1.0㎛ 두께의 실리콘 산화물막의 층간 절연층(141)이 RF 스퍼터링에 의하여 증착된다(도 17b).
단계 c에서는 콘택트 구멍(142)을 형성하기 위한 포토레지스트 패턴이 이전 단계 b에서 증착된 실리콘 산화물막 상에 형성되고, 콘택트 구멍(142)은 층간 절연층(141)을 에칭하여 이를 마스크로 사용하여 형성된다. 에칭은 CF4및 H2가스를 사용하는 RIE(반응성 이온 에칭) 공정에 의하여 수행된다(도 17c).
단계 d에서는 이 때 장치 전극(2)과 장치 전극(3) 간의 갭 G가 되는 패턴이 포토레지스트(히타치 가세이사의 RD-2000N)에 의해 형성되고, Ti 및 Ni는 기상 배기에 의해 각각 50 Å 두께 및 500 Å 두께로 연속해서 증착된다. 그 다음, 포토레지스트 패턴은 유기성 용제로 용해되고, Ni/Ti 증착막은 3㎛의 장치 전극 갭 G 및 장치 전극의 폭 W1이 200㎛인 장치 전극(2 및 3)을 형성하기 위해 벗겨진다(lift-off)(도 17d).
단계 e에서는 Y-방향 배선(73)에 대한 포토레지스트 패턴이 장치 전극(2 및 3) 상에 형성되며, Ti 및 Au는 진공 배기에 의하여 각각 50Å 두께 및 5000Å 두께로 연속해서 증착되고, 불필요한 부분이 벗겨짐에 의하여 제거되어, 소정의 모양인Y-방향 배선(73)을 형성한다(도 17e).
단계 f에서는 1000Å 두께의 Cr막(151)이 진공 배기에 의해 증착된 다음 패터닝되고, 유기성 pd(오꾸노 세이야꾸 케이.케이.사의 ccp4230)는 스피너에 의한 스핀 코팅, 그 다음 300℃에서 10분 동안의 베이킹에 의하여 Cr막 위에 인가된다. PdO의 미립자로 주로 구성되는 전자-방출부를 형성하기 위한 박막(4)은 두께가 85Å이고 판 저항이 3.9x104Ω/□인 것으로 형성된다(도 17f).
단계 g에서는 Cr막(151) 및 베이크된 후에 전자-방출부를 형성하기 위한 박막(4)을 산성 에천트로 에칭함으로써 소정의 패턴이 형성된다(도 17g).
단계 h에서는 레지스트를 갖는 콘택트 구멍(142) 부분을 제외한 부분을 코팅하기 위하여 패턴이 형성되고, Ti 및 Au가 진공 배기에 의하여 각각 50Å 두께 및 5000Å 두께로 연속해서 증착된다. 불필요한 부분은 벗겨짐에 의하여 제거되어, 콘택트 구멍(142)을 채워진다(도 17h).
X-방향 배선(72), 층간 절연층(141), Y-방향 배선(73), 장치 전극(2, 3), 및 전자-방출부를 형성하기 위한 박막(4)이 절연성 기판(1) 상에 형성되어 있는 전자원 기판이 상기 단계에 따라 생성된다.
상기 장치 전극, 배선, 및 도전막은 전자-방출 장치들 간의 간격이 Y-방향으로 420㎛ 및 X-방향으로 500㎛의 일정한 간격이도록 생성된다.
이와 같이 생성된 전자원 기판을 사용하여, 도 6에 도시된 화상 형성 장치가 이하에 설명된 전면 플레이트로 제조된다.
도 6에서, 참조 번호(71)는 전자 방출 장치가 설치된 상기 전자원 기판을 지칭하며, 참조 번호(81)는 전자원 기판(71)이 고정되는 후면 플레이트를 지칭하고, 참조 번호(86)는 형광막(84), 금속 백(85) 등이 유리 기판(83)의 내부면 상에 형성되는 전면 플레이트를 지칭한다. 전면 플레이트(86)와 후면 플레이트(81) 간의 갭은 4㎜이다. 참조 번호(82)는 지지 프레임을 나타내고, 후면 플레이트(81) 및 전면 플레이트(86)는 저용융점의 프릿 유리를 인가하여 이를 410℃에서 10분 동안의 분위기에서 베이크함으로써 지지 프레임(82)에 결합된다. 이 지지 프레임(82), 전면 플레이트(86), 및 후면 플레이트(81)는 엔벨로프(88)를 구성한다.
형광막(84)은 컬러 화상를 실현하기 위한 줄무늬 패턴의 형광 부재(도 7a를 참조)로 구성된다. 형광막(84)은 블랙 줄무늬를 우선 형성하고, 슬러리 방법에 의해 각 컬러의 형광 부재(92)를 줄무늬들 간의 영역에 인가함으로써 형성된다. 블랙 줄무늬용 재료는 주성분이 일반적으로 종종 사용되는 흑연 재료이다.
금속 백(85)은 형광막(84)의 내부 측면 상에 설치된다. 금속 백(85)은 형광막(84)의 생성 이후에, 형광막(84)의 내부면이 매끄럽게하는 공정(smoothing operation)(일반적으로 필르밍(filming)이라 함)으로 처리된 후에, 진공 배기에 의해 Al를 증착시킴으로써 생성된다.
전면 플레이트(86)는 형광막(84)의 전기적으로 도전성인 특성을 강화시키기 위하여, 형광막(84)의 외부 측면(또는 유리 기판(83)측) 상에 ITO의 투명한 전극(도시되어 있지 않음)이 설치된다.
전술한 밀봉인 경우에, 적절한 위치 정렬이 각 컬러의 형광 부재(72)와 컬러인 경우의 표면 도전 전자 방출 장치(74) 간의 대응 관계를 실현하기 위하여 수행된다.
〈형성/활성화/안정화 단계〉
다음으로, 형성 및 활성화 단계가 실행된 다음 안정화 공정이 실행된다.
형성, 활성화, 및 안정화의 단계는 도 9에 도시된 진공 시스템을 사용하여 실행된다. 도 9에서, 참조 번호(1131)는 상기 단계에 의해 제조되는 패널을 나타내고, 참조 번호(1132)는 패널(1131)을 진공 챔버(1133)에 연결하는 배기관을 나타낸다. 진공 챔버(1133)는 게이트 밸브(1134)에 연결되고, 게이트 밸브(1134)는 배출 유닛(1135)에 연결된다. 배출 유닛(1135)은 자기 공중 부양형 터보-분자 펌프(magnetic levitation type turbo-molecular pump) 및 도시되지 않은 밸브를 통해 상기 배출 유닛에 연결되는 백업용 드라이 펌프로 구성된다. 진공 챔버(1133)는 내부 압력을 감시하기 위한 압력 게이지(1136) 및 진공 챔버(1133) 내부에 있는 가스의 부분 압력의 합성을 감시하기 위한 4극자 질량 스펙트로미터(Q-mass)(1137)로 설치된다. 더우기, 진공 챔버(1133)는 가스 삽입물 라인(1138) 및 가스 삽입물 라인(1138) 중간에 배치되는 가스 도입 제어 유닛(1139)을 통해 도입된 물질원(1140)이 포장된 앰풀(ampoule)에 연결된다. 본 실시예에서, 초고의 진공에 대비한 가변 리크 밸브가 가스 도입 제어 유닛으로서 사용되고, 벤조니트릴이 도입된 물질원으로서 사용된다.
전술한 단계에 의해 생성된 패널의 엔벨로프(88) 내의 가스는 배기 라인(1132) 및 진공 챔버(1133)를 통해 배출 유닛(1135)에 의해 배기된다. 압력 게이지(1136)의 표시가 약 1x10-3Pa에 도달한 후에, 도 6에 도시된 엔벨로프(88) 외부의 단자 Dx1 내지 Dxm 및 Dy1 내지 Dyn을 통해 전술한 전자원 기판(1171) 상에 전자 방출부를 형성하기 위하여 각 박막에 전압이 인가되어, 본 실시예에서 전자원 기판의 포밍 공정을 완료한다.
펄스 전압은 포밍 공정에 사용된다. 본 실시예에서, 펄스 폭은 1㎳이고 펄스 분리 파형은 10㎳이다.
그 다음, 활성화 공정은 도 9의 장치를 사용하고, 도 12b에 도시된 전압 파형을 사용하여 실행된다. 본 실시예의 활성화 공정은 다음의 조건하에서 실행된다. 그 조건으로는, 펄스 폭이 1㎳이며, 펄스 분리 파형이 10㎳이며, 피크치 Vf는 15V이며, 동일한 크기를 갖는 양 및 음 극성의 전압이 인가되고, 공정은 압력 게이지(1136)의 표시에 따른 약 1x10-4Pa 이하의 벤조니트릴 분위기에서 그리고 장치 전류 If 및 방출 전류 Ie의 측정과 동시에 수행된다. 활성화 공정 이전에, 진공 챔버(1133)의 내부는 약 2x10-5Pa 이하의 압력으로 배출된 다음, 가스 도입 제어 유닛(1139)을 조정함으로써 벤조니트릴이 진공 챔버(1133)로 도입된다. 그 경우에, 벤조니트릴이 진공 챔버(1133)으로 확실하게 도입되었다는 것이 Q-mass로 검사된다.
그 다음에, 안정화 공정이 실행된다. 안정화 공정은 200℃에서 10시간 동안에 엔벨로프(88)의 전체를 가열하면서 배출시킴으로써 수행된다. 안정화 공정을 완료한 후, 상온에서 진공 챔버(1133) 내의 압력은 약 1x10-6Pa이다.
〈에이징 단계〉
다음으로, 상기 단계 이후의 패널(101)은 도 13에 도시된 에이징 장치에 연결된다. 150㎲의 펄스 폭 및 펄스 피크치 Vf=+15V를 갖는 직각 펄스는 스캐닝 주파수 60㎐에서 외부 단자 Dx1 내지 Dxm을 통해 전자원 구동 유닛(123)으로부터 각 라인의 전자 방출 장치에 인가되고, Va=721V의 고전압 dc는 고전압 단자 Hv를 통해 금속 백(85) 및 투명한 전극(도시되어 있지 않음)에 인가된다. 이 때, 외부 단자 Dy1 내지 Dyn은 구동 전류 측정 유닛(124)을 통해 기준 전위(0V)에서 실질적으로 유지된다. 본 단계에서 구동되는 Dy1 내지 Dyn과 Dx1 내지 Dxm 간의 전위 관계는 마지막으로 수행되는 화상 디스플레이 동안의 전위 관계와 상반된다.
전자 방출 장치의 구동 전압 Vf 및 본 실시예의 에이징 단계에서 애노드 전압 Va의 값은 만족스럽게 설정된다(수학식 2). 상세하게는, 상기 값들은 다음과 같은 값을 사용하여 결정되었다. 즉, 장치 전극들 간의 연결 방향인 X-방향으로의 장치-대-장치 피치 P는 5.0x10-4m이며, 전면 플레이트(86)와 후면 플레이트(81) 간의 갭 H는 4.0x10-3m이며, 정상 구동 동안에 장치 전극들 간에 인가되는 전압 펄스의 피크치 Vfp는 15V이고, 정상 구동 동안에 애노드 전압 Vap는 8000V이고 에이징 동안에 장치에 인가된 전압이 Vf=15V일 때, 에이징 단계에서 애노드 전압 Va는 수학식 4에 의해 결정된다.
상기 에이징 조건하에서의 이러한 에이징 공정에 의하여, 가스 제거 공정은 최종 화상 형성을 위한 화상 형성 유닛에서(즉, 형광 부재로 형성된 픽셀 유닛에서), 특히 전자빔으로 대부분 조사된 영역에서 수행될 수 있다.
이와 같이, 전면 플레이트는 각각의 전자 방출 장치로부터 배기되는 전자빔으로 충격이 가해지고, 탈착된 가스 분자는 배기관(1132)을 통해 디스플레이 패널의 외부로 제거된다. 이 공정은 약 1시간 동안 실행된 다음, 에이징 단계를 완료한다.
〈켑슐화/게터 플래시 단계〉
그 후, 배기관(1132)은 휴즈될 가스 버너에 의해 가열되어, 엔벨로프(88)의 켑슐화를 실현한다. 최종 단계로, 게터 공정은 켑슐화 이후에 패널 내의 압력을 유지시키기 위해 고주파 가열로 실행된다.
[비교 실시예 1]
비교 실시예 1로서, 화상 형성 장치는 에이징 단계만을 제외하고 밀봉/게터 플래시 단계까지는 실시예 1과 동일한 방법으로 생성된다. 따라서, 에이징 단계는 본 비교 실시예에서 전혀 실행되지 않는다.
상술된 바와 같이 완성된 화상 형성 장치는 스캐닝 신호 및 변조 신호가 각 전자 방출 장치(74)의 장치 전극들 간에 15V인 전압 펄스를 인가하기 위해 외부 단자 Dx1 내지 Dxm, Dy1 내지 Dyn을 통해 신호 발생 수단으로부터 공급되며, 8kV의 고전압이 고전압 단자 Hv를 통해 금속 백(85) 및 투명한 전극(도시되어 있지 않음)에 인가되어, 전자빔을 가속시키고 여기 및 그 루미네선스를 실현하기 위해 형광막(84)에 충격을 가해, 그 결과 화상 디스플레이를 초래하고, 방출 전류 Ie가 측정되는 방식으로 도 8에 도시된 화상 형성 장치의 구동 장치에 의해 구동된다. 이 때, 디스플레이 화상는 전체면에 걸쳐 백색이다. 하나의 전형적인 라인(100 장치), 방출 전류값 Ie의 평균치, 〈Ie〉(㎂), 및 표준 편차 대 평균의 퍼센트, △Ie(%)는 처음 및 마지막 공정 직후에, 각 시간에서 계산된다. 상기는 이하에 표 1에 나열되어 있다.
〈Ie〉(㎂)시작 직후 △Ie(%)시작 직후 〈Ie〉(㎂)종료시 △Ie(%)종료시
실시예 1 403 10.2 370 10.8
비교예 1 415 12.2 257 23.5
표 1에서 알 수 있듯이, 에이징 단계없이 생성되는 종래의 화상 형성 장치와 비교해 볼 때, 본 발명의 에이징 단계를 통해 얻어진 화상 형성 장치는 장기간에 걸쳐 그리고 안정을 기초로 구동하는 시작부터 보다 고품질(변형이 적음)의 디스플레이 화상를 형성한다.
[실시예 2]
본 실시예는, 다수의 표면 도전 전자 방출 장치가 전자원 기판 상에 단순 매트릭스 레이아웃에 배열되는 화상 형성 장치의 사용으로 게터 플래시 및 켑슐화 단계 후에 본 발명에 따른 에이징 단계가 적용되는 실시예이다.
다수의 표면 도전 전자 방출 장치를 사용하는 화상 디스플레이 패널(101)은 실시예 1과 동일한 방식으로 제조된다. 본 실시예에서, 디스플레이 패널(101)에 대한 재료 및 디멘죤은 전자 방출 장치들 간의 X 방향 간격과 전면 플레이트 상의 각 컬러의 형광 부재의 간격이 360㎛인 것을 제외하면 실시예 1의 것과 동일하다. 그러나, 켑슐화/게터 플래시 단계는 디스플레이 패널(101)의 생성 단계에서 안정화 단계 이후에 에이징 단계를 수행하지 않고 실행된다.
그 다음, 디스플레이 패널(101)은 도 8에 도시된 화상 형성 장치의 구동 장치를 사용하여 에이징 단계를 겪는다. 이 경우에, 도면에서, 모든 S1 내지 Sm은 Vx를 선택하도록 설정되며, 전압 Vx는 -7.5V로 설정되며, Dy1 내지 Dyn에 인가된 스캐닝 신호의 선택시 전압은 +7.5V로 설정되고, 전압 Va는 +590V에서 +890V까지 5V/min의 상승 비율로 변화된다. 이 에이징 단계 동안에 전자원을 구동시키기 위한 스캐닝 주파수는 60㎐이고, 한 라인을 선택하는데 있어 선택 시간은 모든 라인에 대해 150㎲이다. 본 단계에서, Dy1 내지 Dyn 및 Dx1 내지 Dxm 간에 인가된 전압의 전위 관계는 이하에 수행되는 화상 디스플레이 동안의 전위 관계와 상반된다.
본 실시예의 에이징 단계에서, 전자 방출 장치의 구동 전압 Vf 및 애노드 전압 Va의 값은 만족스럽게 설정된다(수학식 3). 상세하게는, 상기는 다음과 같은 값을 사용하여 결정된다. 즉, 장치 전극들 간의 연결 방향인 X-방향으로의 장치-대-장치 피치 P는 3.6x10-4m이며, 전면 플레이트(86)와 후면 플레이트(81) 간의 갭 H는 4.0x10-3m이며, 이하에 설명되는 화상 디스플레이 동안에 장치 전극들 간에 인가되는 전압 펄스의 피크치 Vfp는 15V이고, 애노드 전압 Vap는 8000V이며, n=4 및 에이징 단계 동안에 장치 전극들 간에 인가된 전압 Vf가 15V일 때, 에이징 동안에 Va의 최소 전압 Vamin 및 최대 전압 Vamax는 다음과 같이 수학식 3의 관계식으로부터 구해질 수 있다.
에이징 단계에서, 애노드 전압 Va는 이들 값들을 기초로 결정된다. 상기 에이징 조건하에서 에이징 공정에 의하여, 탈착 공정은 최종 화상 형성 동안에 화상 형성 유닛에서(즉, 형광 부재로 형성된 픽셀 유닛에서), 특히 전자빔으로 조사된 거의 모든 영역에서 실행된다.
이와 같이, 전면 플레이트는 각각의 전자 방출 장치로부터 배기되는 전자빔으로 충격을 가하고, 탈착된 가스 분자는 디스플레이 패널(101) 내부에 형성되는 게터 펌프에 의해 배출된다. 이 공정은 약 1시간 동안 실행된 다음, 에이징 단계를 완료한다.
[비교 실시예 2]
비교 실시예 2로서, 화상 형성 장치는 켑슐화/게터 플래시 단계까지는 실시예 1에서와 동일한 방식으로 생성된다. 따라서, 에이징 단계는 본 비교 실시예에서 전혀 실행되지 않는다.
상술된 바와 같이 완성된 화상 형성 장치는 스캐닝 신호가 -7.5V이며, 변조 신호의 피크치 Vx가 +7.5V이며, 15V의 전압 펄스는 외부 단자 Dx1 내지 Dxm, Dy1 내지 Dyn을 통해 신호 발생 수단으로부터 각각의 전자 방출 장치(74)의 장치 전극들 간에 인가되며, +8㎸의 고전압이 고전압 단자 Hv를 통해 금속 백(85) 및 투명한 전극(도시되어 있지 않음)으로 인가되어, 전자빔을 가속화시키고 여기와 그 루미네선스를 실현하기 위해 형광막(84)에 충격을 가해, 그 결과 화상 디스플레이를 초래하고, 방출 전류 Ie가 측정되는 방식으로 도 8에 도시된 화상 형성 장치의 구동 장치에 의해 구동된다. 이 때, 디스플레이 화상는 전체면을 걸쳐 백색이다. 하나의 전형적인 라인(100개의 장치)의 방출 전류값 Ie의 평균치, 〈Ie〉, (㎂), 및 표준 편차 대 평균의 퍼센트, △Ie(%)는 시작 및 마지막 공정 직후에, 각각의 시간에서 계산된다. 상기는 이하에 표 2에 나열된 바와 같이 구해진다.
〈Ie〉 (㎂)시작 직후 △Ie (%)시작 직후 〈Ie〉 (㎂)종료시 △Ie (%)종료시
실시예 2 424 10.5 381 10.7
비교예 2 430 11.0 254 23.1
테이블로부터 알 수 있는 바와 같이, 본 발명의 에이징(aging) 단계를 통해 얻은 화상 형성 장치는 에이징 단계가 없이 형성된 종래의 화상 형성 장치와 비교해 볼 때, 구동의 시작부터 긴 기한에 거쳐 안정한 바이어스로 더 높은 화질(변형이 더 적음)의 디스플레이 화상를 형성했다.
[실시예 3]
본 예에서 제조된 화상 형성 장치는, 배기 이후의 화상 형성 장치의 제조 단계들이 포밍 공정, 활성화 공정, 안정화 공정, 게터 공정, 에이징 공정, 및 캡슐화 공정의 순서로 수행된다는 점을 제외하고는, 예 2의 화상 형성 장치의 구조와 각 단계들에서의 모든 공정 조건들과 같다.
본 예의 화상 형성 장치는 상술한 바와 같이 제조되었고, 예 2에서와 같은 방식으로 구동되어, 방출 전류 Ie가 측정되었고, 비교 예 2의 것과 비교되었다. 그 결과는 아래의 표 3에 나타내었다.
〈Ie〉 (㎂)구동 직후 △Ie (%)구동 직후 〈Ie〉 (㎂)종료시 △Ie (%)종료시
실시예 3 426 9.6 397 9.8
비교예 2 430 11.0 254 23.1
이 표에서 알 수 있듯이, 본 발명의 에이징 단계를 통해 얻은 화상 형성 장치는 비교 예의 화상 형성 장치와 비교할 때, 구동의 시작부터 긴 기한에 거쳐 안정한 바이어스로 더 높은 화질(변형이 더 적음)의 디스플레이 화상를 형성했다.
[실시예 4]
본 예에서 제조된 화상 형성 장치는, 전자 방출 소자들 사이의 인터벌과 정면 플래이트 상의 x-방향에서 컬러 형광 부재들 사이의 인터벌은 4.6 × 10-4m 이고, 전자원 기판 상의 x-방향으로 부가의 3 열들의 전자 방출 소자들이 더 만들어졌고, 부가의 3 열들의 전자 방출 소자들이 에이징 동안만 구동된다는 점을 제외하고는, 실질적으로 예 2에서의 구조와 같은 구조로 그리고 같은 공정에 의해 만들어졌다.
본 에의 화상 형성 장치의 구조가 더 상세히 설명될 것이다.
본 예에서 도 6에 도시된 전자원 기판(71)의 단순 매트릭스 구조는 100개 행의 X-방향 배선들과 103개 열의 Y-방향 배선들을 포함한다. 이에 따라, 3개의 열들이 X-방향으로 더 추가되고, 이에 대응하여 3열의 전자 방출 소자들이 또한 더 추가된다. 반면에, 정면 플래이트 상에 형성된 형광 부재들의 픽셀들의 열들은 토탈 100개 열들의 R, G, B 컬러들이다. 배면 플래이트와 정면 플래이트 사이의 정렬은 Y-방향 배선들에 접속된 전자 방출 소자들로부터 방출된 전자 빔들이 각각 정상 구동 동안 100개 열들로 된 각 컬러들의 형광 부재들을 조사하도록(irradiate) 정해진다.
상술한 바와 같이 위치 정렬이 수행되었고, 그런 다음 엔벨로프가 조립되었고, 밀봉된 다음, 포밍 공정, 활성화 공정, 안정화 공정이 예 1에서와 같은 방식으로 수행되었고, 그 후, 게터 활성화 단계가 수행되었고, 그런 다음 캡슐화 단계가 실행되었다. 단계들에 의해 얻은, 제조 단계 중의 화상 형성 장치는 예 2에서와 같은 방식으로 도 8에 도시된 장치에 접속되었고, 에이징 공정을 받았다.
본 예에서, 에이징 단계 동안 도 8의 S1 내지 S3은 접지 전위를 선택하도록 세팅되었고 S4 내지 S103은 Vx를 선택하도록 세팅되었다. 세팅 하에서, Vx는 -7.5V로 정해졌고, Dy1 내지 Dyn에 인가되는 스캔닝 신호의 선택시 전압은 +7.5V로 정해졌고, Va 전압은 +650V로부터 1007V까지 약 6V/min의 증가율로 변화되었다. 에이징 단계 동안 전자 원을 구동하기 위한 스캐닝 주파수는 60㎐이었고 한 라인의 선택시 선택 시간은 모든 라인들에 대해 150㎲이었다.
본 예의 에이징 단계에서의 전자 방출 소자들의 구동 전압 Vf 및 애노드 전압 Va의 값들은 수학식 3을 만족하도록 정해졌다. 구체적으로, 그들은 다음과 같이 결정되었다. 다음의 값들을 사용하고: 소자 전극들 사이의 접속 방향인 X-방향에서 소자-대-소자 피치 P는 P = 4.6 × 10-4m이고, 정면 플래이트(86)와 배면 플래이트(81) 사이의 갭 H는 H = 4.0 × 10-3m이고, 이하에 설명되는 화상 디스플레이 동안 소자 전극들 사이에 인가된 전압은 펄스의 피크치 Vfp는 Vfp = 15V이고, 애노드 전압 Vap = 8000V임. n=3인 경우, 그리고 에이징 단계 동안 소자 전극들 사이에 인가된 전압이 Vf = 15V이고, 에이징 동안 Va의 최소 전압 Vamin과 최대 전압 Vamax는 다음의 수학식 3의 관계식에서 구할 수 있다.
에이징 단계에서 애노드 전압 Va의 범위는 이 값들을 근거로 정해진다.
기호 E(M,N)는 M-번째 행의 X-방향 배선과 N-번째 열의 Y-방향 배선사이의 교차점에서 접속된 전자 방출 소자를 나타낸다. 에이징 동안 E(M, N+3)으로부터 방출된 전자 빔들은 정상 구동 동안 E(M, N)으로부터 방출된 전자 빔의 조사 위치를 조사한다.
상술한 본 예의 상기 에이징 조건들 하에서 상기 에이징 공정에 의해, 최종 화상 형성 동안 화상 형성 유닛들에 (즉, 형광 부재들로 형성된 픽셀 유닛들에), 특히, 전자 빔들로 조사되는 모든 영역에 가스 제거 공정이 행해질 수 있다. 이 에이징 방법은 n=3인 경우에 제한되지 않고, 본 예에서와 같이, 방정식 3의 n에 따라 적합하게 지정될 수 있다.
이러한 방법으로, 정면 플래이트는 각각의 전자 방출 소자로부터 방출된 전자 빔과 충돌되고 방출된 가스 분자들이 디스플레이 패널(101) 내부에 형성된 게터 펌프에 의해 배기된다. 이러한 공정은 약 1시간 동안 수행된 다음, 에이징 단계가 완료되었다.
본 발명의 화상 형성 장치는 상술한 바와 같이 제조되었고, 예 2에서와 같이 구동되었고, 방출 전류 Ie가 측정되어 비교 예 2와 비교되었다. 그 결과는 아래 표 4에 나타내었다.
〈Ie〉 (㎂)구동 직후 △Ie (%)구동 직후 〈Ie〉 (㎂)종료시 △Ie (%)종료시
실시예 4 428 9.5 395 9.8
비교예 2 430 11.0 254 23.1
이 표에서 알 수 있듯이, 본 발명의 에이징 단계를 통해 얻은 화상 형성 장치는 비교 예의 화상 형성 장치와 비교할 때, 구동의 시작부터 긴 기한에 거쳐 안정한 바이어스로 더 높은 화질(변형이 더 적음)의 디스플레이 화상를 형성했다.
[실시예 5]
본 예는 전자 원을 구성하는 전자 방출 소자로서 횡단의 전계 방출 타입 전자 방출 소자를 사용한 예이다. 전자원 기판의 기본 구조는 실질적으로 예 1에 나타낸 것과 같지만, 각각의 전자 방출 소자 부분은 도 3에 개략적으로 도시된 구조를 갖는다.
도 3에는, 소다 라임 글래스로 만들어진 저기 절연성 기판(161) 상의 0.5㎛ 두께의 실리콘 산화막으로 된 절연층을 통해 이미터용 전극(162), 게이트 전극(163), 이미터(164), 및 에이징용 이미터(165)가 형성되어 있다. 이미터 전극(162), 게이트 전극(163), 이미터(164), 및 에이징 이미터(165)는 두께가 0.3㎛인 Pt 박막으로 만들진다. 이미터(164)의 팁들(tips)은 정상 구동 동안 전자 방출부의 기능을 하지만, 에이징 이미터(165)의 팁들은 에이징 동안 전자 방출부의 기능을 한다. 팁들의 갇고는 30°이다.
전자원 기판을 제조하는 방법은 실질적으로 예 1에서와 같은 공정들에 따라 수행된다. 그러나, 본 예에서는, 예 1의 단계 d에서 수행된 표면 도전성 전자 방출 소자들에 대한 소자 전극들의 형성 대신에, 횡단의 전계 방출 타입 전자 방출 소자들에 대한 이미터 전극들 및 게이트 전극들이 제조된다. 또한, 본 예는 예 1의 단계들 f와 g에서 수행되었던 표면 도전성 전자 방출 소자의 전자 방출부를 형성하기 위해 도전성 막을 형성하고 패턴닝하는 단계를 배제한다.
이미터 전극들 및 게이트 전극들은 스퍼터링에 의해 두께가 0.3㎛인 Pt막으로 만들어졌다. 이어서, 포토레지스트가 도포되었고 레지스트층을 형성하도록 베이크되었다. 그 후, 레지스트층은 노출되었고 포토마스크를 사용하여 현상되어 이미터 전극(162), 게이트 전극(163), 이미터(164), 및 에이징 이미터(165)의 모양에 대응하는 레지스트 패턴을 형성하였다. 그 후, 건식 식각이 수행되어 이미터 전극(162), 게이트 전극(163), 이미터(164), 및 에이징 이미터(165)를 원하는 모양으로 형성하였고, 그 후 레지스트가 제거되었다. 이것은 절연성 기판(161) 상의 미리 지정된 위치에 도 3에 도시된 모양으로 이미터 전극(162), 게이트 전극(163), 이미터(164), 및 에이징 이미터(165)를 형성시켰다.
상기 전자원 기판을 사용하여, 화상 형성 장치는 예 1에서와 실질적으로 같은 공정들로 전자 원 상의 게터 구조와 함께 조립되었다. 그러나, 전자 방출 소자의 포밍 공정과 활성화 공정이 필요하지 않고, 표면 도전 전자 방출 소자를 사용하는 경우와 다르다.
구체적으로는, 엔벨로프를 배기 파이프를 통해 진공부에 연결시키고, 진공 챔버(1133) 내부의 압력을 1 × 10-5Pa까지로 되게 배기하고, 그 후, 엔벨로프 전체(88)를 200℃에서 10시간 동안 열처리하면서 배기하므로써, 안정화 공정이 수행되었다. 안정화 공정이 완료된 후, 진공 챔버(1133) 내부의 압력은 상온에서 약 1 × 10-6Pa로 되었다.
그런 다음, 엔벨로프 내부에 배치된 게터제(getter agent)가 고-주파 가열에 의해 가열되어 Ba를 주 성분을 포함하는 박막을 엔벨로프 내부 성분들 상에 증착하는 게터 활성화 공정이 초래된다. 그 후, 배기 파이프(1132)가 가스 버너에 의해 가열되어 융해되므로써, 엔벨로프(88)의 캡슐화가 달성되었다.
마지막으로 에이징 단계가 수행되었다. 디스플레이 패널(101)은 도 13에 도시된 에이징 장치에 연결되었다. 펄스 폭이 150㎲이고, 펄스 피크치가 Vf = +100V인 직사각형 펄스들이 스캐닝 주파수 60㎐로 전자원 구동 유닛(123)으로부터 외부 단자들 Dyo1 내지 Dyon을 통해 각각의 라인에 있는 각각의 전자 방출 소자에 인가되었고, 높은 dc 전압 Va = 1000V이 고전압 단자 Hv를 통해 금속-후면(85)과 투명 전극( 도시되지 않음)을 통해 인가되었다. 이 때 외부 단자들 Dy1 내지 Dxm은 구동 전류 측정 유닛(124)을 통해 실질적으로 기준 전위(0V)로 유지되었다. 이 단계에서 구동된 Dy1 내지 Dyn과 Dx1 내지 Dxm 사이의 전위 관계는 최종적으로 수행되는 화상 디스플레이 동안의 전위 관계와 역이다.
이러한 방식으로, 각각의 전자 방출 소자로부터 방출된 전자 빔들은 정면 플래이트와 충돌하도록 만들어졌고, 방출된 가스 분자들은 엔벨로프 내부에 형성된 게터 펌프에 의해 배기되었다. 이 공정이 약 1시간 동안 수행된 다음 에이징 단계가 종료되었다.
[비교예 3]
비교 예 3에서는, 화상 형성 장치가 에이징 단계 동안 외부 단자 Dy1 내지 Dyn을 통해 Y-방향 배선들로 인가된 펄스 전압의 피크치가 Vf = -100V 라는 점을 제외하고는 예 5에서와 같은 방식으로 제조되었다. 그러므로, 이 비교예는 반대 극성 구동에 의한 에이징 단계를 포함하지 않지만, 에이징 단계 동안 정상 구동 동안과 같이 같은 극성으로 구동이 수행된다.
상술한 바와 같이 완성된 화상 형성 장치는 도 8에 도시된 화상 형성 장치의 구동 소자에 의해 구동되었다. 즉, 스캐닝 신호 및 변조 신호와 함께 100V의 전압 펄스들이 신호 발생 수단으로부터 외부 단자들 Dx1 내지 Dxm, Dy1 내지 Dyn을 통해 각각의 전자 방출 소자(74)의 소자 전극들 사이에 인가되고, 8kV의 고전압이 고전압 단자 Hv를 통해 금속 후면(85)과 투명 전극(도시되지 않음)에 인가되어, 전자 빔들을 가속하여 형광막(84)에 충돌시켜서 형광 물질을 여기시켜 발광하게 하고 결국 화상 디스플레이를 초래하였다. 그리고 방출 전류 Ie가 동시에 측정되었다. 이 때, 디스플레이 화상는 전체 표면에 거쳐 백색이었다.
본 발명의 에이징 단계를 통해 얻은 화상 형성 장치는 비교 예의 화상 형성 장치와 비교할 때, 구동의 시작부터 긴 기한에 거쳐 안정한 바이어스로 더 높은 화질(변형이 더 적음)의 디스플레이 화상를 형성했다.
본 발명은 화상 형성 동안 전자 방출 소자의 디그레데이션(degradation)이 상당히 줄어든, 특히, 화상 형성 동안 화상 형성 부재로부터의 가스 방출에 기인한 전자 방출 소자들의 디그레데이션이 상당히 줄어든 높은 신뢰도의 화상 형성 장치를 제공할 수 있다.
또한, 본 발명은 화상 형성 장치의 제조 공정에서 전자 방출 소자들의 디그레데이션 영향이 화상 형성 동안 최소로 줄어든 높은 신뢰도의 화상 형성 장치를 제공할 수 있다.

Claims (13)

  1. 용기,
    상기 용기 내에 배치되고, 한 쌍의 전극들 사이에 전자 방출부를 구비하여, 상기 한 쌍의 전극들 사이에 전압이 인가되면 전자들을 방출하는 전자 방출 소자, 및
    상기 전자 방출 소자로부터 방출된 전자들의 조사에 의해 화상를 형성하기 위한 화상 형성 부재를 포함하는 화상 형성 장치의 제조 방법에 있어서,
    상기 전자 방출 소자로부터 방출된 전자들로 상기 화상 형성 부재를 조사하는 단계를 포함하되,
    상기 화상 형성 부재를 조사하는 상기 전자들은 상기 화상 형성 장치의 화상 형성을 위해 구동하는 동안 상기 전자 방출 소자의 한 쌍의 전극들 사이에 인가되는 전압의 극성과 반대인 극성의 전압을 상기 전자 방출 소자에 인가함으로써 방출되는 전자들이고,
    상기 화상 형성 장치의 화상 형성을 위해 구동하는 동안 상기 전자 방출 소자의 한 쌍의 전극들 사이에 인가되는 전압의 극성의 전압을 상기 전자 방출 소자에 인가함으로써 방출되는 전자들이 아닌 것을 특징으로 하는 화상 형성 장치의 제조 방법.
  2. 용기,
    상기 용기 내에 배치되고, 한 쌍의 전극들 사이에 복수개의 전자 방출부들을 구비하여, 상기 한 쌍의 전극들 사이에 전압이 인가되면 복수개의 전자 방출부들 중 일부로부터 전자들을 방출하는 전자 방출 소자, 및
    상기 전자 방출 소자로부터 방출되는 전자들의 조사에 의해 화상를 형성하기 위한 화상 형성 부재를 포함하는 화상 형성 장치의 제조 방법에 있어서,
    상기 전자 방출 소자로부터 방출되는 전자들로 상기 화상 형성 부재를 조사하는 단계를 포함하되,
    상기 화상 형성 부재를 조사하는 상기 전자들은 상기 화상 형성 장치의 화상 형성을 위해 구동하는 동안의 전자 방출부들과는 다른 전자 방출부들로부터 방출되는 전자들이고,
    상기 화상 형성 장치의 화상 형성을 위해 구동하는 동안의 전자 방출부들로부터 방출되는 전자들이 아닌 것을 특징으로 하는 화상 형성 장치의 제조 방법.
  3. 제1 항 또는 제2 항에 있어서,
    상기 전자 방출 소자로부터 방출된 전자들로 상기 화상 형성 부재를 조사하는 상기 단계는 상기 용기의 내부를 배기하는 단계와 함께 수행되는 것을 특징으로 하는 화상 형성 장치의 제조 방법.
  4. 제1 항 또는 제2 항에 있어서,
    상기 전자 방출 소자로부터 방출된 전자들로 상기 화상 형성 부재를 조사하는 상기 단계 후에,
    상기 용기의 캡슐화 공정이 수행되는 것을 특징으로 하는 화상 형성 장치의 제조 방법.
  5. 제1 항 또는 제2 항에 있어서,
    상기 전자 방출 소자로부터 방출된 전자들로 상기 화상 형성 부재를 조사하는 상기 단계 후에,
    상기 용기 내에서 게터 플래쉬(getter flash) 공정이 수행되는 것을 특징으로 하는 화상 형성 장치의 제조 방법.
  6. 제1 항 또는 제2 항에 있어서,
    상기 전자 방출 소자로부터 방출된 전자들로 상기 화상 형성 부재를 조사하는 상기 단계는
    상기 용기의 내부를 배기하는 단계와 함께 수행되고,
    상기 단계 후에, 상기 용기의 켑슐화 공정과 상기 용기 내의 게터 플래쉬 공정이 수행되는 것을 특징으로 하는 화상 형성 장치의 제조 방법.
  7. 제1 항 또는 제2 항에 있어서,
    상기 전자 방출 소자로부터 방출된 전자들로 상기 화상 형성 부재를 조사하는 상기 단계는 상기 용기의 켑슐화 공정이 완료된 후에 수행되는 것을 특징으로 하는 화상 형성 장치의 제조 방법.
  8. 제1 항 또는 제2 항에 있어서,
    상기 전자 방출 소자로부터 방출된 전자들로 상기 화상 형성 부재를 조사하는 상기 단계는 상기 용기 내의 게터 플래쉬 공정이 완료된 후에 수행되는 것을 특징으로 하는 화상 형성 장치의 제조 방법.
  9. 제1 항 또는 제2 항에 있어서,
    상기 전자 방출 소자로부터 방출된 전자들로 상기 화상 형성 부재를 조사하는 상기 단계는 상기 용기의 켑슐화 공정과 상기 용기 내의 게터 플래쉬 공정이 완료된 후에 수행되는 것을 특징으로 하는 화상 형성 장치의 제조 방법.
  10. 제1 항 또는 제2 항에 있어서,
    상기 화상 형성 장치는 복수개의 상기 전자 방출 소자들을 갖고 있고,
    상기 복수개의 전자 방출 소자들로부터 방출된 전자들로 상기 화상 형성 부재를 조사하는 상기 단계는,
    P가 상기 한 쌍의 전극들 사이의 접속 방향으로 상기 복수개의 전자 방출 소자들의 어레이 피치이고, -Vf가 상기 한 쌍의 전극들 중 하나의 전극에 대한 다른 하나의 전극의 전위이고, Va가 화상 형성 부재에 인가되는 전압이고, Vfp가 상기 화상 형성 장치의 화상 형성을 위해 구동하는 동안에 상기 한 쌍의 전극들 중 상기 하나의 전극에 대한 상기 다른 하나의 전극의 전위이고, Vap는 상기 화상 형성 장치의 화상 형성을 위해 구동하는 동안에 화상 형성 부재에 인가되는 전압이고, 그리고 H가 상기 전자 방출 소자들과 상기 화상 형성 부재 사이의 거리로 주어지면,
    상기 Va와 상기 Vp가 다음의 방정식
    [단, n은 양의 정수임]
    을 만족시키도록 정해지는 조건에서 수행되는 것을 특징으로 하는 화상 형성 장치의 제조 방법.
  11. 제1 항 또는 제2 항에 있어서,
    상기 화상 형성 장치는 복수개의 상기 전자 방출 소자들을 갖고 있고,
    상기 복수개의 전자 방출 소자들로부터 방출된 전자들로 상기 화상 형성 부재를 조사하는 상기 단계는,
    P가 상기 한 쌍의 전극들 사이의 접속 방향으로 상기 복수개의 전자 방출 소자들의 어레이 피치이고, -Vf가 상기 한 쌍의 전극들 중 하나의 전극에 대한 다른 하나의 전극의 전위이고, Va가 화상 형성 부재에 인가되는 전압이고, Vfp가 상기 화상 형성 장치의 화상 형성을 위해 구동하는 동안에 상기 한 쌍의 전극들 중 상기 하나의 전극에 대한 상기 다른 하나의 전극의 전위이고, Vap는 상기 화상 형성 장치의 화상 형성을 위해 구동하는 동안에 화상 형성 부재에 인가되는 전압이고, 그리고 H가 상기 전자 방출 소자들과 상기 화상 형성 부재 사이의 거리로 주어지면,
    상기 Va와 상기 Vp가 다음의 방정식
    [단, n은 양의 정수임]
    을 만족시키도록 정해지는 조건에서 수행되는 것을 특징으로 하는 화상 형성 장치의 제조 방법.
  12. 제1 항 또는 제2 항에 있어서,
    상기 전자 방출 소자는 표면 도전성 전자 방출 소자인 것을 특징으로 하는 화상 형성 장치의 제조 방법.
  13. 제1 항 또는 제2 항에 있어서,
    상기 전자 방출 소자는 전계 방출 타입의 전자 방출 소자인 것을 특징으로 하는 화상 형성 장치의 제조 방법.
KR1019980032073A 1997-08-06 1998-08-06 화상형성장치의제조방법 KR100289480B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-212087 1997-08-06
JP21208797 1997-08-06

Publications (2)

Publication Number Publication Date
KR19990023424A KR19990023424A (ko) 1999-03-25
KR100289480B1 true KR100289480B1 (ko) 2001-06-01

Family

ID=16616668

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980032073A KR100289480B1 (ko) 1997-08-06 1998-08-06 화상형성장치의제조방법

Country Status (5)

Country Link
US (1) US6259422B1 (ko)
EP (1) EP0896357B1 (ko)
KR (1) KR100289480B1 (ko)
CN (1) CN1213616C (ko)
DE (1) DE69805711T2 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0908919B1 (en) * 1997-03-31 2007-09-12 Mitsubishi Denki Kabushiki Kaisha Plane display panel and method for manufacturing the same
KR100537399B1 (ko) * 1998-10-06 2005-12-19 캐논 가부시끼가이샤 화상 디스플레이 장치 및 그 제어 방법
US6396207B1 (en) 1998-10-20 2002-05-28 Canon Kabushiki Kaisha Image display apparatus and method for producing the same
TW461180B (en) * 1998-12-21 2001-10-21 Sony Corp Digital/analog converter circuit, level shift circuit, shift register utilizing level shift circuit, sampling latch circuit, latch circuit and liquid crystal display device incorporating the same
JP3323849B2 (ja) 1999-02-26 2002-09-09 キヤノン株式会社 電子放出素子およびこれを用いた電子源およびこれを用いた画像形成装置
JP3323850B2 (ja) * 1999-02-26 2002-09-09 キヤノン株式会社 電子放出素子およびこれを用いた電子源およびこれを用いた画像形成装置
KR100474277B1 (ko) * 2002-10-29 2005-03-10 엘지전자 주식회사 전계 방출 소자의 에이징 구동 장치 및 방법
JP4378087B2 (ja) * 2003-02-19 2009-12-02 奇美電子股▲ふん▼有限公司 画像表示装置
JP3703459B2 (ja) * 2003-03-07 2005-10-05 キヤノン株式会社 電子放出素子、電子源、画像表示装置
JP4769569B2 (ja) * 2005-01-06 2011-09-07 キヤノン株式会社 画像形成装置の製造方法
KR101082438B1 (ko) * 2005-03-29 2011-11-11 삼성에스디아이 주식회사 전자방출패널의 화소간의 휘도 균일도 향상방법
CN110875165A (zh) * 2018-08-30 2020-03-10 中国科学院微电子研究所 一种场发射阴极电子源及其阵列

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0714114A1 (en) * 1990-12-28 1996-05-29 Sony Corporation A method of manufacturing a flat panel display apparatus
US5610478A (en) * 1995-10-30 1997-03-11 Motorola Method of conditioning emitters of a field emission display

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5066883A (en) 1987-07-15 1991-11-19 Canon Kabushiki Kaisha Electron-emitting device with electron-emitting region insulated from electrodes
JPS6431332A (en) 1987-07-28 1989-02-01 Canon Kk Electron beam generating apparatus and its driving method
JP2610160B2 (ja) 1988-05-10 1997-05-14 キヤノン株式会社 画像表示装置
JP2782224B2 (ja) 1989-03-30 1998-07-30 キヤノン株式会社 画像形成装置の駆動方法
JP2727224B2 (ja) 1989-05-15 1998-03-11 キヤノン株式会社 画像表示装置の製造方法
CA2112431C (en) * 1992-12-29 2000-05-09 Masato Yamanobe Electron source, and image-forming apparatus and method of driving the same
DE69425230T2 (de) * 1993-12-17 2001-02-22 Canon Kk Herstellungsverfahren einer Elektronen emittierenden Vorrichtung, einer Elektronenquelle und eine Bilderzeugungsvorrichtung
JP3416266B2 (ja) 1993-12-28 2003-06-16 キヤノン株式会社 電子放出素子とその製造方法、及び該電子放出素子を用いた電子源及び画像形成装置
JP2836015B2 (ja) 1995-03-22 1998-12-14 キヤノン株式会社 電子放出素子、電子源、画像形成装置の製造方法
FR2750785B1 (fr) 1996-07-02 1998-11-06 Pixtech Sa Procede de regeneration de micropointes d'un ecran plat de visualisation
US5886988A (en) * 1996-10-23 1999-03-23 Arraycomm, Inc. Channel assignment and call admission control for spatial division multiple access communication systems

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0714114A1 (en) * 1990-12-28 1996-05-29 Sony Corporation A method of manufacturing a flat panel display apparatus
US5610478A (en) * 1995-10-30 1997-03-11 Motorola Method of conditioning emitters of a field emission display

Also Published As

Publication number Publication date
CN1213616C (zh) 2005-08-03
KR19990023424A (ko) 1999-03-25
CN1214599A (zh) 1999-04-21
DE69805711T2 (de) 2003-01-02
EP0896357A1 (en) 1999-02-10
DE69805711D1 (de) 2002-07-11
US6259422B1 (en) 2001-07-10
EP0896357B1 (en) 2002-06-05

Similar Documents

Publication Publication Date Title
JP3154106B2 (ja) 電子放出素子、該電子放出素子を用いた電子源並びに該電子源を用いた画像形成装置
JP2000155555A (ja) 電子放出素子の駆動方法及び、該電子放出素子を用いた電子源の駆動方法、並びに該電子源を用いた画像形成装置の駆動方法
JP3595744B2 (ja) 電子放出素子、電子源及び画像形成装置
KR100289480B1 (ko) 화상형성장치의제조방법
KR100395602B1 (ko) 전자 방출 디바이스의 제조 방법, 전자원의 제조 방법, 및 화상 형성 장치의 제조 방법
EP1009011B1 (en) Electron-emitting device, electron source, and image-forming apparatus
KR100343237B1 (ko) 전자방출소자,전자원,화상형성장치및그제조방법
JP2000251643A (ja) 電子放出素子、電子放出素子を用いた電子源、及び電子源を用いた画像形成装置
JP3544135B2 (ja) 電子放出素子、電子源及び画像形成装置の製造方法
JP3652160B2 (ja) 電子放出素子及び電子源及び画像形成装置及び電子放出素子の製造方法
JP3302258B2 (ja) 電子放出素子、電子源、表示素子および画像形成装置の製造方法
EP1032012A2 (en) Electron-emitting device, electron source, and manufacture method for image-forming apparatus
JP3524392B2 (ja) 画像形成装置の製造方法
JP3423527B2 (ja) 電子放出素子、電子源基板、電子源、表示パネル、および画像形成装置の製造方法
JP2000123735A (ja) 画像形成装置の製造方法
JPH103847A (ja) 電子放出素子、電子源、画像形成装置及びこれらの製造方法
JP2000243257A (ja) 電子放出素子、電子源および画像形成装置の製造方法
JPH103848A (ja) 電子放出素子、電子源、画像形成装置及びそれらの製造方法
JP2000251638A (ja) 電子放出素子、前記電子放出素子を用いた電子源並びに前記電子源を用いた画像形成装置、並びにそれらの駆動方法及び装置
JP2000173451A (ja) 電子放出素子、電子源及び画像形成装置の製造方法
JP2000021290A (ja) 電子放出素子、電子源、画像形成装置及びそれらの製造方法
JP2000149770A (ja) 表面伝導型電子放出素子、電子源、画像形成装置の製造方法
JP2001283718A (ja) 電子放出素子、電子源、画像形成装置、及び電子放出素子の製造方法
JPH11312456A (ja) 電子源基板、画像形成装置及び電子源基板の製造方法
JPH1116482A (ja) 電子放出素子、電子源、それを用いた画像形成装置およびそれらの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080205

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee