KR100284019B1 - 그리드어레이마스킹테이프공정 - Google Patents

그리드어레이마스킹테이프공정 Download PDF

Info

Publication number
KR100284019B1
KR100284019B1 KR1019940006353A KR19940006353A KR100284019B1 KR 100284019 B1 KR100284019 B1 KR 100284019B1 KR 1019940006353 A KR1019940006353 A KR 1019940006353A KR 19940006353 A KR19940006353 A KR 19940006353A KR 100284019 B1 KR100284019 B1 KR 100284019B1
Authority
KR
South Korea
Prior art keywords
adhesive
wafer
sawing
chip
segments
Prior art date
Application number
KR1019940006353A
Other languages
English (en)
Other versions
KR940022721A (ko
Inventor
라파엘씨.알파로
데이비드블레어
Original Assignee
윌리엄 비. 켐플러
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌리엄 비. 켐플러, 텍사스 인스트루먼츠 인코포레이티드 filed Critical 윌리엄 비. 켐플러
Publication of KR940022721A publication Critical patent/KR940022721A/ko
Application granted granted Critical
Publication of KR100284019B1 publication Critical patent/KR100284019B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1062—Prior to assembly
    • Y10T156/1064—Partial cutting [e.g., grooving or incising]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y10T428/2839—Web or sheet containing structurally defined element or component and having an adhesive outermost layer with release or antistick coating

Abstract

반도체 와이퍼(14) 상에 활성 위치(18)는 활성 위치(18) 간의 소우 경로들(15)와 일치하여 표시가능한 점착성 패턴(64)을 운반하는 테이프962)에 의해 웨이퍼(14)가 칩(16)으로 소우될 때 입자 및 유동 오염물(40,42)로부터 보호된다. 테이프(62)를 웨이퍼(14)로의 점착은 소우 경로(15) 및 점착성 패턴(64)를 따라 소잉이 발생할 때 테이프(62)의 접촉 허용 부분(68)을 포함하는 비접촉성 보호 외장으로 활성 위치(18)를 덮는 것이다. 소잉후, 점착성 패턴(64)는 칩(16)으로부터 테이프(62)를 제거하도록 테이프(62)를 통해 UV를 지향시킴으로써 처리된다.

Description

그리드 어레이 마스킹 테이프 공정
제1(a)도 및 1(b)도는 활성 위치를 갖는 분리된 칩을 제조하는 반도체 웨이퍼를 소잉하기 위한 종래 방법에 대한 각각의 개략도.
제2도는 각각의 활성 위치의 어레이를 갖는 웨이퍼 일부분의 확대 개략 평면도.
제3도는 제2도에 도시된 어레이의 일부분의 확대 개략 평면도.
제4도는 웨이퍼의 활성 위치 어레이가 본 발명에 따른 장치의 한 형태에 의해 보호되는 웨이퍼로부터 소우된 한 칩의 개략 측면도.
제5도는 제2∼4도에서 도시된 어레이 일부분의 활성 위치의 측단면도.
제6도는 제5도의 라인 6∼6을 따라 절취하여 도시한 활성 위치의 측단면도.
제7도는 제6도와 유사하고, 제5도와 제6도의 활성 위치에 포함되는 DMD의 편향 빔을 도시한 도면.
제8도 및 제9도는 각 칩의 활성 위치가 본 발명에 따른 장치에 의해 보호되는, 제1도에서 개략적으로 도시한 것 같이 웨이퍼를 칩으로 소잉하는 것을 개략적으로 도시한 도면.
제10도는 종래 기술에 의해 보호된 각 칩의 활성부를 도시한 도면.
제11도는 본 발명의 효과를 위한 장치의 확대된 부분 평면도.
제12도는 본 발명의 방법을 실현하기 위한 본 발명의 장치의 사용에 관한 개략도.
* 도면의 주요부분에 대한 부호의 설명
14 : 웨이퍼 15 : 스트리트
16 : 칩 17 : 어레이
18 : 활성 위치 20 : 본드 패드
26 : 빔 28 : 회로 장치
30 : 힌지 34 : 웰
68, 84 : 세그먼트 80 : 부재
82 : 점착물
본 발명은 개개의 활성 위치 베어링 칩(active-site-bearing chip)으로 소우(saw)되는 반도체 웨이퍼 상에서 활성 위치를 보호하기 위한 것으로, 보다 구체적으로는 소잉 동안 및 소잉 후 이러한 소잉에 의해 발생되거나 이러한 소잉시에 사용되는 부스러기 및 유해한 물질로부터 복수의 어레이 또는 매트릭스 형태의 활성 위치를 보호하기 위한 방법 및 장치에 관한 것이다.
반도체 웨이퍼의 제1면의 내부 및 그 상에 복수의 활성 위치의 어레이를 형성하기 위한 다수의 공정들이 알려져 있다. 각 활성 위치는 하나 이상의 트랜지스터를 포함할 수 있으며 다른 회로 부품을 갖는 집적 회로를 포함할 수 있다. 웨이퍼는 궁극적으로 다이(die)나 바(bar)로 알려진 복수의 개별 칩으로 분리되고, 각 칩은 활성 위치 어레이중 하나를 포함하며, 상기 어레이는 이전 웨이퍼의 제1면의 일부분을 포함하고 있는 "최상"면을 갖고 있다. 각 활성 위치 어레이는 그 최상 표면의 하나 이상의 결합 패드와 연결되어 있다. 결합 패드는 통상 그 상부에 활성 위치를 피착하거나 또는 그들을 형성시킴으로써 활성 위치와 선택적으로 전기적인 연속성을 갖게 되고, 웨이퍼 상에 형성된 도체와 전기적 접촉을 이룬다. 활성 위치를 형성하는데 사용되는 몇몇의 동일 공정으로 활성 위치와 전기적으로 연속성을 갖는 도체를 생성할 수 있다.
웨이퍼를 개개의 칩으로 분리하는 것은 "소잉(sawing)"이라 불리는 작업에 의해 수행된다. 소잉은 인접한 활성 위치 어레이가 존재한거나 존재하게 될 위치들 사이로 연장하는 라인이나 경로를 따라서 웨이퍼를 분리하는 것이다.
통상 웨이퍼의 기계적인 마모나 부식이 수반되는 소잉 공정은 다수의 기술들에 의해 수행되는데, 이러한 기술은 회전 소우 블레이드(rotating saw blade) 및 진동팁을 사용한다. 따라서, 웨이퍼를 소잉하는 것에 의해 웨이퍼의 작은 조각들과 소우 블레이드 또는 진동팁의 작은 조각들을 포함하는 부스러기가 발생된다. 또한 소잉은 통상적으로 소우 블레이드나 팁이 웨이퍼를 손상시키는 것을 방지하고, 소우 블레이드 또는 팁의 수명을 연장시킬 수 있는 냉각/윤활유 및 다른 물질을 동반한다.
소잉 중 사용된 물질과 소잉으로부터 발생된 부스러기는 활성 위치의 기능을 저하시키거나 부적절하게 동작하게 할 수 있다. 결과적으로, 웨이퍼는 활성 위치를 형성하는 공정을 수행하기 전에 칩으로 소우된다. 이에 따른 칩은 소잉 후 칩 매트릭스 형태로 유지되고, 칩 매트릭스는 그들의 각각에 활성 위치의 어레이를 형성하도록 처리된다.
활성 위치가 편향 미러 장치나 디지탈 마이크로미러 장치("DMD")로 알려져 있는 것과 같은 공간 광 변조기("SLM")를 포함하고 있는 경우, 각 활성 위치는 소잉시 발생되는 부스러기 및 소잉시 사용되는 윤활유의 영향에 민감하게 반응할 수 있다.
DMD는 웨이퍼에 형성되는 다층 구조로 되어 있고, 광 반사 빔 또는 유사한 기계 부재를 포함한다. 이 부재는 활성 위치와 결합되며, 정상 위치 및 다른 위치 사이로 편향 또는 이동 가능하도록 웨이퍼의 물질에 부착 또는 그 물질로부터 힌지(hinge)된다. 빔의 편향은 빔의 전위와는 다른 전위인 인접한 전극 방향으로 빔을 정기적으로 유도함으로써 달성될 수 있다. 빔의 편향으로 그 부착부 또는 힌지부에 에너지가 축적되며, 축적된 에너지는 상기 정상 위치로 빔을 복귀시키는 경향이 있다. 이진 또는 아날로그 형태일 수 있는 빔의 운동은 그 빔과 관련되어 어드레싱회로로서 작용하는 활성 위치의 회로 부품에 의해 제어된다. 빔의 편향은 빔의 밑에 놓이는 언더 컷 웰에 의해 용이하게 된다. 이 웰은 웨이퍼 상에 증착된 물질 층중의 하나를 적절히 에칭함으로써 형성된다.
사용시, DMD의 매트릭스 또는 어레이는 소스로부터 광을 수신하도록 배열되어 있다. 반사성 광으로 입사된 수신광은 빔 위치에 따라서 뷰잉면에서 선택적으로 반사되거나 반사되지 않는다. 이러한 반사광은 각 빔에 의해 정상 위치 또는 다른 위치들 중의 하나일 수 있는 단지 하나의 선택된 위치에서 뷰잉면 상으로 유도된다. 각 빔들이 선택된 위치 이외의 모든 다른 위치에서, 입사 반사광은 뷰잉면에서 감소되지 않는 방식으로 유도된다. 어레이 또는 매트릭스 상태의 각 활성 위치의 각 빔과 관련된 어드레싱 회로의 회로 부품의 적절한 에너지화로 인해 뷰잉면상의 빔 반사광이 픽셀의 가로줄 무늬 어레이(통상 텔레비젼에서와 같이) 또는 픽셀의 주사선(라인 프린터에서와 같이)과 같이 제공된다. 따라서, 각 활성 위치의 빔은 픽셀로서 역할을 한다.
DMD가 회로 부품 뿐만 아니라 극소 축소 편향 빔을 포함하므로, 특히 웨이퍼의 소잉으로 인한 부스러기 및 소잉을 원활하기 위해 사용되는 윤활유 및 다른 물질에 민감하게 반응한다. 이러한 부스러기는 언더컷 웰로 들어갈 수 있어서 빔의 편향을 방해한다. 따라서, 현존하는 기술의 하나로, 활성 위치를 갖는 회로 부품의 형성 및 에칭 또는 빔을 한정하는 다른 공정 다음에 보호층이 증착된다. 이어서, 어레이를 분리하기 위한 웨이퍼의 소잉이 진행되고, 소잉 동작이 회로 부품 및 에칭 한정 빔을 손상시키는 것을 방지할 수 있는 보호층이 형성된다. 소잉 완료 후, 보호층은 제거되고 언더컷 웰은 각 빔 아래에 형성된다. 이때 웰의 형성은 소잉과 관련된 물질이 웰로 들어가는 것을 방지한다.
활성 위치 형성 전의 웨이퍼의 소잉은 활성 위치 형성 공정 동안 생성된 칩이 그들의 초기 상대적 방위에 정확하게 유지되고 또는 각 칩이 활성 위치의 그 어레이를 형성하도록 개별적으로 공정이 처리되는 것이 요구된다. 이러한 방법은 값이 비싸고, 그들을 구성하는데 시간이 많이 걸린다. 그러나, 소잉 이전에 회로 부품형성과 빔 한정 에칭이 일어나는 상술한 과정은, 보호층의 설치를 필요로 하며, 그 후에 소잉을 행한 후 제거된다. 보호층의 피착 및 그 이후의 제거는 소잉 동안 회로 부품 및 에칭 한정 빔을 단지 보호할 목적으로 작용함으로 값이 비싸고 많은 시간이 소모된다.
본 발명의 목적은 완전히 처리된 반도체 웨이퍼 상의 다수의 활성 위치 어레이내에서 각 활성 위치를 보호하는 방법과 보호하기 위한 장치에 관한 것이다. 특히 활성 위치는 DMD SLM 또는 다른 마이크로머신을 포함하고, 여기에서 DMD는 회로 부품과 편향 가능한 광 반사 빔을 번갈아 포함하고 있어서 회로 부품 형성, 빔 한정 에칭과 웰 형성이 소잉에 기인한 손상으로부터 활성 위치를 보호하면서 최소화된 처리 과정으로 소우되지 않는 웨이퍼 상에 모두 수행될 수 있다.
상기 및 다른 목적을 고려할 때, 가장 광범위한 특징에서 본 발명은 완전히 처리된 반도체 웨이퍼의 제1 표면의 활성 위치를 갖는 각각의 칩들로 소잉될 때 발생하거나 사용되는 오염 물질로부터 보호하는 방법에 관한 것이다. 소잉은 활성 위치 사이로 연장되어 있는 소우 경로를 따라 진행한다. 먼저, 웨이퍼의 제1 표면은 제1 테이프형 부재와 관련되어 있다. 그 제1 부재는 그것의 한쪽면에 소우 경로와 일치하며 표시 가능한(registerable) 점착성 패턴을 갖는다. 이들 소우 경로 즉 "스트리트(street)"는 웨이퍼를 줄을 그어 표시하는 것으로 정의된다.
점착성 패턴은 소우 경로를 따라 웨이퍼의 제1 표면에 점착된다. 점착 성분로 구획된 비점착성 함유 부분이, 오염 물질이 유입되는 것을 방지하기 위하여 영역위에 놓여지고 감싸게 된다.
다음에, 웨이퍼는 경로를 따라서 칩으로 소우된다. 이 소잉은 또한 부재를 한 칩에 점착된 각 세그먼트로 소우하거나 자른다. 최종적으로, 점착성 패턴은 칩으로부터 세그먼트를 분리하도록 취급된다.
바람직한 실시예에 있어서, 칩에서 세그먼트를 분리하기 위한 점착물의 취급은 세그먼트를 통해 발생한다. 특별히 부재는 자외선 투과성이고 자외선에 노출되었을 때 비점착성이 되는 것이 양호하다. 예를 들면, 점착물은 자외선에 노출되었을 때 그 점착성을 잃어버리는 중합체나 경화제의 일종이 된다. 세그먼트 위의 점착 성분은 한번 점착 성분을 잃어버리면, 세그먼트와 칩들은 부압력을 가하는 장비 같은 수단을 이용하여 분리되거나 분리되어질 수 있다.
소우 프레임에서 웨이퍼를 잡고 소잉 경로인 점착성 패턴의 정렬을 잘할 목적으로, 제2 테이프형 부재가 제1의 표면과 반대인 웨이퍼의 제2 표면에 자외선을 받으면 점착성을 잃어버리는 점착물이 표면에 전부 피복된다. 이 제2 부재 또는 웨이퍼와 함께 소우된다. 그리고 이 세그먼트는 제1 부재와 같은 방법으로 최종 칩들로부터 분리된다.
칩들의 제1 상대 위치에서 소우된 칩들을 서로 지지할 수 있도록 제2 부재를 신속히 활용할 수 있다. 이것은 제1 부재를 소잉하고 부분적으로 웨이퍼를 소잉하고, 또는 어떤 경우에는 제2 부재는 소잉하지 않는 채로 달성된다. 집적화된 제2 부재는 부분적으로 보호된 웨이퍼와 절단된 다음에 칩들을 유지한다.
개략적인 관점에서 본 발명은 상기 기술한 바와 같이 활성 위치를 보호하면서 웨이퍼를 소잉하는 효과를 갖는 장치에 관한 것이다. 본 장치는 취급가능하고 분리 가능한(treatable-to-release) 점착성 패턴인 제1 테이프형 부재를 포함하고 또한 비슷한 점착물로 피복되는 제2 테이프형 부재를 포함한다.
제1(a)도 및 제1(b)도를 참조하면, 소우 경로나 스트리트(15)를 따라서 각각의 칩(16)으로 반도체 웨이퍼(14)를 소잉하는 두가지 종래의 방법이 개략적으로 도시되어 있다. 제2도를 참조하면, 각 칩(16)은 제3도의 (18)에 도시된 것과 같이 17개의 활성 위치의 어레이를 포함한다. 각 칩(16)은 또한 관련 본드 패드(20)을 포함한다. 본드 패드(20)는 컨덕터(conductor : 22)와 본드 패드(20)가 형성되어 있는, 웨이퍼(14)상에 증착된 컨덕터(22)를 통해 활성 위치(18)와 전기적으로 연속되어 있다. 활성 위치(18)를 만들고 이와 전기적으로 연속적인 컨덕터(22)는 이러한 공정의 일부로 만들어진다. 궁극적으로 각 칩(16)은 헤더(도시되지 않음)에 각각 장착되어지고 본드 패드(20)는 패드(20)와 랜드 사이의 본딩 와이어(도시되지 않음)에 의해서 헤더 상의 전도성 랜드(도시되지 않음)와 전기적으로 연속되어 있다.
각 활성 위치(18)는 일반적으로 도면 부호(24)로 표시된 DMD나 다른 SLM을 포함하고 있다. 바람직한 DMD(24)는 제5-7도에 개략적으로 보여주는 바와 같이 멀티층이 형태이고, 좀더 자세히 기술하면 혼벡(Hornbeck)의 미합중국 특허 제5,066,049호와 리(Lee)의 미합중국 특허 제3,600,798호호 공히 등록되어 있다. DMD(24)의 다른 종류는 케이드(Cade)의 미합중국 특허 제4,306,784호, 하트스테인(Hartstein) 등의 미합중국 특허 제4,229,786호, 내던슨(Nathanson) 등의 미합중국 특허 제3,896,338호와, 굴드버그(Guldberg) 등의 미합중국 특허 제3,886,270호에서 볼 수 있다. 상기와 같은 어떤 종류의 DMD 종류는 시스템에서 사용될 수 있는데 넬슨(Nelson) 등의 미합중국 특허 제5,221,232호, 드몽드(DeMond) 등의 미합중국 특허 제5,079,544호, 넬슨의 미합중국 특허 제5,041,850호, 토마스(Thomas)의 미합중국 특허 제4,788,225호와 같이 등록된 미합중국 특허에서 공히 볼 수 있다.
제5-7도를 참조하면, 양호한 다층 DMD(24)는 반사 가능하고 편향 가능한 빔(26)과 선택적으로 빔(26)을 편향시키기 위한 관련 회로 부품 또는 어드레싱 회로(28)를 포함하고 있다. 빔(26)과 회로 부품(28)을 단층으로 형성하기 위한 방법은 상기 언급한 특허에 게재되어 있다. 통상, 빔(26)은 정상 위치(제6도)에서 다른 위치(제7도)로 이동하거나 회전하는 것에 의해 편향된다. 그러한 회전은 빔(26)을 지지하는 하나 이상의 힌지(30)를 변형시킨다. 그 축적된 에너지는 제5도 및 제6도의 정상 위치에 빔(26)을 복귀시키려는 경향을 갖는다. 힌지(30)와 빔(26)은 두층(32a 및 32b)으로 이루어진 층(32)으로 시작한다. 제5도에 잘 도시된 바와 같이, 층(32b)의 일부분은 힌지(30)를 만들기 위하여 층(32a)에서 제거된다. 언더 컷 웰(34)은 편향을 조절하기 위해 각 빔(26) 아래에 제공된다. 그 웰(34)은 제6도 및 제7도의 방향에 따라서 각 빔(26)의 위나 인접해 있는 것으로 보여질 수 있다. 일반적으로 빔(26)의 편향은 웰(34)에 있는 전극(38a)와 같은 회로 장치(28)의 하나에서 발생하는 전위로 인한 전계에 의해 발생된 인력의 영향을 받는다. 전극(38a)의 전위는 회로 장치(28)에 의해 만들어진다. 다른 전극(38b-d)는 웰(34)에 위치하며 빔(26)의 위치에 선택적으로 영향을 미친다. 빔(26)은 표면의 반사광에 의해 그 위치 중 선택된 단 하나의 입사광을 조절한다.
제1(a)도에서와 같이 개략적으로 도시한 종래 기술과 장치는, 활성 위치(18)의 각 어레이(17) 내의 각 DMD(24)의 빔(26)과 회로 부품(28)이 웨이퍼(14)를 칩(16)으로 소잉할 때 사용되는 유체나 다른 물질(42)과 소잉에 의해 발생한 부스러기(40)에 의해 악영향을 받지 않도록 보호될 수 있는 경우에 사용된다. 활성 위치(18)는 웨이퍼(14)의 최상부 즉 제 1표면에 형성된다.
웨이퍼(14)가 부분적으로 처리되고 난 후, 도면 부호(44)에서와 같이, 웰(34)은 제외하고, 회로 부품(28)의 형성과 빔(26)과 힌지(30)를 한정하기 위하여 개략적으로 도시된 제10도의 도면 부호(47)와 같이 웨이퍼(14)는 보호층(46)으로 피복된다. 그 웨이퍼(14)는 도면 부호(48)에서 도시된 바와 같이 칩(16)으로 소우된다. 보호층(46)은 부스러기(40)와 소잉시 사용된 물질(42)이 활성 위치(18)와 빔(26)에 악영향을 주는 것을 방지한다. 그후에 층(46)은 도면 부호(50)와 (52)에서 각각 개략적으로 보여주는 바와 같이 층(46)은 제거되고 언더컷 웰(34)이 형성된다.
웰(34)은 적어도 두가지 이유에서 소잉하기 위하여 먼저 형성되지 않는다. 첫째, 웰(34)이 존재한다면, 부스러기(40) 또는 다른 물질(42)은 보호층(46)을 제거하려 할 때 웰(42)내로 들어갈 수 있다. 그러한 부스러기(40)나 다른 물질(42)이 완전히 제거되지 않는다면 빔(26)의 편향 능력은 약화될 것이다. 둘째로, 웰(34)이 보호층(46)의 어떤 물질을 포함한다면, 소잉 후 그러한 것들은 완전히 제거되어야만 한다. 이러한 물질들의 존재는 [예를 들어 보호층(46)의 파편들] 부스러기(40)와 다른 물질(42)처럼 빔 편향에 악영향을 끼칠 수 있다.
소잉(48) 한 후, 칩(16)들은 층(46)이 제거되고 웰(34)이 형성되는 동안에도 맨 처음의 상대 방향 및 위치를 유지하여야 한다. 마지막으로 칩(16)들은 도면 부호(54), (56), (58)과 (60)에서 각각 보여주는 바와 같이 비활성화되고, 헤더에 각각 정착되고 랜드에 와이어로 강하게 연결되고, 봉인된다.
제1(b)도는 제1(a)도에서 도시된 활성 위치(18)와 빔(26)이 부스러기(40)와 다른 물질(42) 또는 보호층(46)을 견뎌낼 수 없을 때에 대한 가정을 제외한, 유사한 방법과 장치를 보여준다. 이 경우에, 웨이퍼(14)는 도면 부호(48)에서와 같이 최상면(14a)에 활성 위치(18), 빔(26), 그리고 웰(34)을 형성하기 전에 소우되는데, 이러한 아이템들은 웨이퍼(14)가 각 칩(16)으로 소우된 후에 형성된다. 그러는 동안 칩(16)은 그들의 원래의 상대적 방향과 위치를 그대로 유지한 채로 소우된다.
따라서 본 발명은 소잉(48)이 영향을 미치기 전에 칩(16)들이 그들의 원래의 상대적 방향과 위치를 유지할 필요없이 DMD 처리 단계(44 및 52)의 수행을 가능케한다.
제4,11 또는 12도를 참조하면, 빔(26)과 힌지(30) 그리고 DMD(24)의 웰(34)을 포함하여, 활성 위치(18)의 어레이(17)를 형성하기 위해 처리 단계(44 및 52)가 수행되고 난 후 웨이퍼(14)위에 테이프형 부재(62)가 덮혀진다. 부재(62)는 투명성을 갖고 자외선 투과성을 갖는 적절한 유연성 재료일 것이다.
제2, 4 또는 11도에 의거하여, 테이프형 부재(62)는 점착물의 패턴(64)을 운반하고, 점착성 패턴(64)은 부재(62)의 비점착성 함유 부분(68)으로 한정되는 점착성 직선(66)의 직각 그리드를 적절히 포함하고 있다. 다음과 같은 이유로, 이 점착물(66)은 자외선과 적절히 반응하여 그 점착성을 상실한다.
점착성 패턴(64)은 보이거나 이미 형성되어 있는 소우 경로(15)의 중심에 표시된다. 비점착성 세그먼트(68)를 둘러싸고 있는 패턴(64)의 각각의 박스형 부분(69)은 어레이(17)를 둘러싼 주변부(74)와 관련된 본드 패드(20) 사이에 있다. 제12도에 도시된 바와 같이, 패턴(64)은 표준 정렬 스코프(보이지 않음) 같은 편리한 수단에 의해 편리한 식으로 소우 패드(15)에 정확히 맞출수 있다.
점착물(64)은 부재(62) 및 세그먼트(68)에 장착되는데 웨이퍼(14) 및 컨덕터(22)에 부스러기(40)와 물질(42)이 유입되는 것을 방지하기 위하여 각 어레이(17)를 피복하기 위해 장착된다. 특히, 패턴된 점착물(64)의 박스형 부분(69) 및 점착성 라인(66)은 비점착성 세그먼트(68)가 활성 위치(18)을 덮어 싸기 위해서 웨이퍼(14)위에 점착된다.
부재(62)가 웨이퍼(14)에 장착되고 나서 웨이퍼(14)는 제8도에 도시되는 바와 같이 장착된 부재(62)가 부스러기와 같은 물질(40 과 42)이 활성 위치(18)에 악영향을 미치는 것을 방지하는 동안 인접 어레이(17)의 인접 본드 패드(20)들 사이의 소우 경로나 스트리트(15)를 따라서 소우된다. 제11도에 도시된 바와 같이, 소우 경로 즉 스트리트(15)의 그리드는 공지된 바와 같이 웨이퍼(14)에 줄을 그어 표시하는 것에 의해 소잉된다고 정의된다.
그 소잉은 부재(62)를 비점착성 세그먼트(68)로 분리하면서 웨이퍼(14)를 칩(16)들로 분리한다. 양호하게는, 소잉 동작은 각 세그먼트(68)가 소잉후에도 칩(16)에 붙어있게 하기 위해, 점착성 패턴(64)의 라인(66)의 중앙을 따라서 부재(62)를 절단하여 부재(62)를 세그먼트(68)로 분리한다.
소잉으로 인해 칩(16)이 생성되고, 이 칩들의 활성 위치(18)는 소잉(48)의 결과로 발생한 부재(62)의 세그먼트(68)에 의해 밀봉된다. 세그먼트(68)은 소잉 후에도 여전히 칩(16)에 붙어있다. 부재(62) 및 그 세그먼트(68)는 소잉중에 또는 소잉 직후에 임시 보호와 예방 수단으로 사용된다. 이러한 수단은 각 칩(16) 위의 DMD(24)의 시험 바로 전까지 제 위치에 유지된다. 그러므로, 테스트 이전에 세그먼트(68)은 칩(16)에서 제거된다. 필요하다면 테스트 후에 영구 보호 설비는 사용될 수 있다.
본 발명에 의하여, 세그먼트(68)의 제거는 자외선에 노출되었을 때 그 점착성을 상실하는 점착물(64)의 선택에 의해서 간편하게 수행된다. 이러한 목적을 위하여 부재(62) 및 세그먼트(68)은 자외선에 투과된다. 소잉(48) 후에 점착성 패턴(64)의 부분(69)에 의해 부착된 세그먼트(68)를 갖고 있는 칩(16)은 세그먼트(68)를 통해 적절한 파장과 강도의 자외선에 노출된다. 세그먼트(68)를 통해 점착물 부분(69)을 자외선에 노출시키면 부분(69)이 비점착성으로 된다. 양호하게는, 점착물(64)이 중합가능한 물질이면 자외선으로 그의 점착성을 잃을 때까지 그것을 경화시켜 중합시킨다. 이러한 노출 단계는 참조 부호(76)으로 제12도에 도시되어 있다. 세그먼트(68)가 더 이상 칩(16)에 붙어있지 않게 된 후, 칩(16)과 세그먼트(68)은 부압력(negative pressure)을 사용하는 적절한 도구나 장비[제12도에 도시되지 않았지만 참조 부호(78)로 도시되어 있음]의 조작으로 분리할 수 있다.
제4, 8, 9 및 12도에 도시된 바와 같이, 제2의 테이프형 부재(80) 또한 사용될 수 있다. 특히, 웨이퍼(14)의 조작을 돕기 위해 웨이퍼(14)를 표준 소우 프레임(보이지 않음)에 장착하기 위하여, 활성 위치(18)가 형성된 표면(14a)에 대향한 웨이퍼(14)의 표면(14b)은 부재(80) 상에 있는 점착물로 된 영역 코팅(82)에 의해 부재(80)에 부착시킬 수 있다. 패턴화되지 않은 점착물(82)을 제외하고는, 제2 부재(80)와 그 점착물(82)은 부재(62) 및 그의 점착물(64)와 동일하다. 따라서. 부재(62 및 80)는 세그먼트(68 및 84)로 소우되어 세그먼트(68 및 84)로 분리되는 소잉(48) 후에 점착물(64 및 82)의 노출은 세그먼트(68 및 84)가 칩(16)에서제거되게 하거나 또는 부압력을 이용한 기구를 이용하여 세그먼트(68 및 84)에서 칩(16)을 분리하는 것을 용이하게 해 준다.
만일 필요하다면, 부재(80)가 사용되는 경우, 웨이퍼(14)가 제9도에서 도시된 바와 같이 완전히 소우되지 않도록 소잉을 수행할 수 있다. 이 후에, 부분적으로 소우된 웨이퍼(14)를 곡면 또는 적당한 각을 갖는 에지[도시하지 않았으나 제12도의 (86)으로 도시하였음] 위로 웨이퍼(14)를 통과시킴으로써 웨이퍼(14)를 칩(16)으로 분리시킬 수 있다. 웨이퍼(14)가 처음부터 완전하게 절단되지 않았기 때문에, 부재(80)은 처음부터 세그먼트(84)로 분리되지 않는다. 따라서, 각 칩(16)은 부분적으로 소우된 웨이퍼(14)가 쪼개져서 칩(16)들로 분리된 후의 편리한 작업을 위하여 부재(80)상에 장착된 채로 유지된다.
이제까지 본 발명의 바람직한 실시예를 기술해왔지만, 본 기술 분야에 숙련된 자라면 본 발명의 영역 및 정신을 벗어남이 없이 여러가지 수정 및 변화가 있을 수 있음을 알 수 있을 것이다.

Claims (23)

  1. 위치(site)간의 소우 경로를 따라 칩들로 웨이퍼를 소잉할 때 발생되는 입자 및 유동 오염 물질로부터 완전 처리된 반도체 웨이퍼의 제1면 상에 예비성형된 활성 위치(active site)- 각 칩은 상기 활성 위치를 포함함 - 를 보호하기 위한 방법에 있어서, a) 상기 제1면을 그 일측이 상기 소우 경로들과 일치하며 표시가능한 점착성 패턴을 갖는 제1 테이프형 부재와 접촉시키는 단계를 포함하는데, 상기 점착성 패턴은 상기 점착성 패턴의 부분들에 의해 경계진 비점착성 함유 부분이 상기 오염 물질이 들어가는 것에 대비하여 상기 위치를 밀봉하는 위치들 위에 놓여 그들을 둘러싸도록 상기 경로들을 따라 상기 제1면에 점착되며; b) 웨이퍼를 칩으로, 그리고 상기 제1 부재를 상기 칩에 점착되는 세그먼트로 분리하기 위해 상기 제1 부재를 통해 상기 경로들을 따라 상기 웨이퍼를 소잉하는 단계와; c) 상기 칩으로부터 상기 세그먼트를 제거시키도록 점착물을 처리하는 단계를 포함하는 것을 특징으로 하는 예비 성형 활성 위치 보호 방법.
  2. 제1항에 있어서, 상기 점착물은 상기 칩으로부터 상기 세그먼트를 제거하도록 상기 제1 부재의 세그먼트를 통해 처리되는 것을 특징으로 하는 예비 성형 활성 위치 보호 방법.
  3. 제2항에 있어서, 상기 제1 부재 및 그 세그먼트는 UV 투과성이 있고, 상기 점착물은 UV에 노출될 때 그들의 점착성을 잃는 것을 특징으로 하는 예비 성형 활성 위치 보호 방법.
  4. 상기 점착물이 상기 UV에 노출된 후에 상기 칩을 상기 제1 부재의 세그먼트로부터 분리시키는 단계를 더 포함하는 것을 특징으로 하는 예비 성형 활성 위치 보호 방법.
  5. 제1항에 있어서, d) 단계 a) 이전에 상기 제1면에 대향하는 상기 웨이퍼의 제2 면에 점착층으로 덮혀 있는 제2 테이프형 부재를 점착시키는 단계; e) 단계 b) 이후에 칩을 제거하기 위해 상기 제2 부재상에 상기 점착물을 처리하는 단계를 더 포함하는 것을 특징으로 하는 예비 성형 활성 위치 보호 방법.
  6. 제5항에 있어서, 단계 b) 동안 상기 제2 부재는 세그먼트로 소우되는 것을 특징으로 하는 예비 성형 활성 위치 보호 방법.
  7. 제5항에 있어서, 단계 b) 는 상기 웨이퍼가 완전히 소우되지 않고 상기 제2 부재가 세그먼트로 소우되지 않도록 수행되는 것을 특징으로 하는 예비 성형 활성 위치 보호 방법.
  8. 제7항에 있어서, 단계 c) 및 e) 이전에, 부분 소우된 웨이퍼를 부분 소우된 관통 소우 경로를 따라 구부려 칩들로 분할 함으로써, 상기 칩들이 상기 제2부재에 의해 그들의 초기상대 방향으로 유지되는 것을 특징으로 하는 예비 성형 활성 위치 보호 방법.
  9. 제5항에 있어서, 상기 점착물은 칩으로부터 상기 세그먼트를 제거하도록 상기 제1 및 제2 부재의 세그먼트를 통해 처리되는 것을 특징으로 하는 예비 성형 활성 위치 보호 방법.
  10. 제9항에 있어서, 상기 제1 및 제2 부재 그리고 그들의 세그먼트는 UV 투과성이 있고, 상기 점착물이 UV에 노출될 때 그들의 점착성을 잃는 것을 특징으로 하는 예비 성형 활성 위치 보호 방법.
  11. 제10항에 있어서, 상기 점착물이 UV에 노출된 후에 상기 제1 및 제2 부재의 세그먼트로부터 칩을 분리시키는 단계를 더 포함하는 것을 특징으로 하는 예비 성형 활성 위치 보호 방법.
  12. 제4항 또는 제11항에 있어서, 상기 세그먼트로부터의 상기 칩의 분리는 그 하나 또는 양자에 네가티브 압력을 인가함으로써 수행되는 것을 특징으로 하는 예비 성형 활성 위치 보호 방법.
  13. 제12항에 있어서, 각 위치는 입사광을 변형시키는 하나의 위치와 입사광을 변형시키지 않은 다른 위치를 취할 수 있는 변형가능한 하나의 위치와 입사광을 변형시키지 않은 다른 위치를 취할 수 있는 변형가능한 빔을 포함하는 것을 특징으로 하는 예비 성형 활성 위치 보호 방법.
  14. 위치 간의 소우 경로를 따라 웨이퍼를 칩들로 소잉할 때 발생되는 입자 및 유동 오염물로부터 완전 처리된 반도체 웨이퍼의 제1면 상의 예비 성형된 활성 위치 - 각 칩은 상기 활성 위치를 포함함 - 를 보호하기 위한 장치에 있어서, 그 일측에 상기 소우경로들과 일치하며 표시가능한 점착성 패턴을 가진 제1 테이프 형 부재를 구비하는데, 상기 점착성 패턴은 상기 점착성 패턴의 부분들에 의해 경계진 비점착성 함유 부분이 상기 오염 물질이 들어가는 것에 대비하여 상기 위치가 밀봉되게 위치들 위에 놓여 그들을 둘러싸도록 상기 경로를 따라 상기 제1면에 점착되고, 그의 점착성을 잃도록 상기 점착물이 후속 처리됨으로써, 상기 제1면에 점착되는 상기 제1 부재를 통해 상기 경로들을 따라 상기 웨이퍼를 소잉하면 상기 웨이퍼가 칩들로 그리고 상기 제1 부재가 세그먼트들로 분리되는 것을 특징으로 하는 예비 성형 활성 위치 보호 장치.
  15. 제14항에 있어서, 상기 점착물 및 제1 부재는 상기 점착물이 상기 칩으로부터 상기 세그먼트를 제거하기 위해 상기 제1 부재의 세그먼트를 통해 처리 가능하도록 되어 있는 것을 특징으로 하는 예비 성형 활성 위치 보호 장치.
  16. 제15항에 있어서, 상기 제1 부재 및 그의 세그먼트 UV 투과성이 있으며, 상기 점착물이 UV에 노출될 때 그의 점착성을 잃는 것을 특징으로 하는 예비 성형 활성 위치 보호 장치.
  17. 제14항에 있어서, 점착층으로 덮혀 있는 제2 테이프 형 부재를 더 구비하되, 상기 층은 제1면에 대향하는 웨이퍼의 제2면에 점착될 수 있도록 되어 있고, 상기 점착물은 그 점착성을 잃도록 처리 가능한 것을 특징으로 하는 예비 성형 활성 위치 보호 장치.
  18. 제17항에 있어서, 상기 제2 부재는 상기 웨이퍼가 소우될 때 세그먼트로 소우되도록 되어 있는 것을 특징으로 하는 예비 성형 활성 위치 보호 장치.
  19. 제17항에 있어서, 상기 제2 부재는 상기 웨이퍼가 단지 부분 소우되는 경우에도 일체성을 유지하도록 되어 있는 것을 특징으로 하는 예비 성형 활성 위치 보호 장치.
  20. 제19항에 있어서, 상기 부분 소우된 웨이퍼가 칩들로 분할되는 경우, 상기 제2 부재는 상기 칩들이 그들의 초기 상대 방향을 유지하도록 되어 있는 것을 특징으로 하는 예비 성형 활성 위치 보호 장치.
  21. 제17항에 있어서, 상기 점착물은 상기 칩으로부터 세그먼트를 제거하도록 상기 제1 및 제2 부재의 세그먼트를 통해 처리가능한 것을 특징으로 하는 예비 성형 활성 위치 보호 장치.
  22. 제21항에 있어서, 상기 제1 및 제2 부재 그리고 그들의 세그먼트 UV 투과성이 있고, 상기 점착물이 UV에 노출될 때 그들의 점착성을 잃는 것을 특징으로 하는 예비 성형 활성 위치 보호 장치.
  23. 제22항에 있어서, 상기 칩들 그리고 상기 제1 및 제2 부재의 세그먼트는 상기 점착물이 UV에 노출된 후에 분리가능한 것을 특징으로 하는 예비 성형 활성 위치 보호 장치.
KR1019940006353A 1993-03-29 1994-03-29 그리드어레이마스킹테이프공정 KR100284019B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/038,779 1993-03-29
US8/038,779 1993-03-29
US08/038,779 US5435876A (en) 1993-03-29 1993-03-29 Grid array masking tape process

Publications (2)

Publication Number Publication Date
KR940022721A KR940022721A (ko) 1994-10-21
KR100284019B1 true KR100284019B1 (ko) 2001-11-30

Family

ID=21901848

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940006353A KR100284019B1 (ko) 1993-03-29 1994-03-29 그리드어레이마스킹테이프공정

Country Status (8)

Country Link
US (1) US5435876A (ko)
EP (1) EP0661737B1 (ko)
JP (1) JPH0799172A (ko)
KR (1) KR100284019B1 (ko)
CN (1) CN1043594C (ko)
CA (1) CA2119505A1 (ko)
DE (1) DE69419489T2 (ko)
TW (1) TW249298B (ko)

Families Citing this family (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6219015B1 (en) 1992-04-28 2001-04-17 The Board Of Directors Of The Leland Stanford, Junior University Method and apparatus for using an array of grating light valves to produce multicolor optical images
US5597767A (en) * 1995-01-06 1997-01-28 Texas Instruments Incorporated Separation of wafer into die with wafer-level processing
US5841579A (en) 1995-06-07 1998-11-24 Silicon Light Machines Flat diffraction grating light valve
JP3496347B2 (ja) * 1995-07-13 2004-02-09 株式会社デンソー 半導体装置及びその製造方法
US5668062A (en) * 1995-08-23 1997-09-16 Texas Instruments Incorporated Method for processing semiconductor wafer with reduced particle contamination during saw
US5872046A (en) * 1996-04-10 1999-02-16 Texas Instruments Incorporated Method of cleaning wafer after partial saw
US6686291B1 (en) 1996-05-24 2004-02-03 Texas Instruments Incorporated Undercut process with isotropic plasma etching at package level
JPH1027971A (ja) * 1996-07-10 1998-01-27 Nec Corp 有機薄膜多層配線基板の切断方法
DE59705221D1 (de) * 1996-08-14 2001-12-06 Osram Opto Semiconductors Gmbh Verfahren zum trennen einer halbleiterscheibe
JP3584635B2 (ja) 1996-10-04 2004-11-04 株式会社デンソー 半導体装置及びその製造方法
WO1999054775A1 (fr) * 1996-11-13 1999-10-28 Seiko Epson Corporation Procede de production d'un dispositif de modulation de lumiere et d'un projecteur
JP3695494B2 (ja) 1996-11-13 2005-09-14 セイコーエプソン株式会社 光変調デバイス、その製造方法および表示装置
US5982553A (en) 1997-03-20 1999-11-09 Silicon Light Machines Display device incorporating one-dimensional grating light-valve array
US5817569A (en) * 1997-05-08 1998-10-06 Texas Instruments Incorporated Method of reducing wafer particles after partial saw
US5753563A (en) * 1997-07-30 1998-05-19 Chartered Semiconductor Manufacturing Ltd. Method of removing particles by adhesive
KR19990017672A (ko) * 1997-08-25 1999-03-15 윤종용 반도체 칩 패키지 제조 방법
JP3097619B2 (ja) 1997-10-02 2000-10-10 日本電気株式会社 電界放射冷陰極の製造方法
US6088102A (en) 1997-10-31 2000-07-11 Silicon Light Machines Display apparatus including grating light-valve array and interferometric optical system
JP3846094B2 (ja) 1998-03-17 2006-11-15 株式会社デンソー 半導体装置の製造方法
US7314377B2 (en) 1998-04-17 2008-01-01 Fci Americas Technology, Inc. Electrical power connector
US6319075B1 (en) * 1998-04-17 2001-11-20 Fci Americas Technology, Inc. Power connector
US20020098743A1 (en) 1998-04-17 2002-07-25 Schell Mark S. Power connector
US6271808B1 (en) 1998-06-05 2001-08-07 Silicon Light Machines Stereo head mounted display using a single display device
US6101036A (en) 1998-06-23 2000-08-08 Silicon Light Machines Embossed diffraction grating alone and in combination with changeable image display
US6130770A (en) 1998-06-23 2000-10-10 Silicon Light Machines Electron gun activated grating light valve
US6215579B1 (en) 1998-06-24 2001-04-10 Silicon Light Machines Method and apparatus for modulating an incident light beam for forming a two-dimensional image
US6303986B1 (en) 1998-07-29 2001-10-16 Silicon Light Machines Method of and apparatus for sealing an hermetic lid to a semiconductor die
JP3661444B2 (ja) * 1998-10-28 2005-06-15 株式会社ルネサステクノロジ 半導体装置、半導体ウエハ、半導体モジュールおよび半導体装置の製造方法
JP2000223446A (ja) 1998-11-27 2000-08-11 Denso Corp 半導体装置およびその製造方法
DE19906209C2 (de) * 1999-02-15 2003-03-20 Possehl Electronic Gmbh Verfahren zum Heraustrennen einzelner Schaltkreis-Einheiten aus einem Panel
JP4151164B2 (ja) * 1999-03-19 2008-09-17 株式会社デンソー 半導体装置の製造方法
US6413150B1 (en) * 1999-05-27 2002-07-02 Texas Instruments Incorporated Dual dicing saw blade assembly and process for separating devices arrayed a substrate
JP3303294B2 (ja) * 1999-06-11 2002-07-15 株式会社東京精密 半導体保護テープの切断方法
DE19962231A1 (de) * 1999-12-22 2001-07-12 Infineon Technologies Ag Verfahren zur Herstellung mikromechanischer Strukturen
US6425971B1 (en) * 2000-05-10 2002-07-30 Silverbrook Research Pty Ltd Method of fabricating devices incorporating microelectromechanical systems using UV curable tapes
KR100332967B1 (ko) * 2000-05-10 2002-04-19 윤종용 디지털 마이크로-미러 디바이스 패키지의 제조 방법
US6335224B1 (en) 2000-05-16 2002-01-01 Sandia Corporation Protection of microelectronic devices during packaging
WO2001089987A1 (en) 2000-05-23 2001-11-29 Silverbrook Research Pty Ltd Method of fabricating devices incorporating microelectromechanical systems using at least one uv curable tape
US6383833B1 (en) 2000-05-23 2002-05-07 Silverbrook Research Pty Ltd. Method of fabricating devices incorporating microelectromechanical systems using at least one UV curable tape
SG143050A1 (en) * 2000-05-24 2008-06-27 Silverbrook Res Pty Ltd Method of fabricating micro-electromechanical devices with protective structures
JP4258105B2 (ja) 2000-06-27 2009-04-30 株式会社デンソー 半導体装置の製造方法
US7022546B2 (en) * 2000-12-05 2006-04-04 Analog Devices, Inc. Method and device for protecting micro electromechanical systems structures during dicing of a wafer
US6610167B1 (en) * 2001-01-16 2003-08-26 Amkor Technology, Inc. Method for fabricating a special-purpose die using a polymerizable tape
US6572944B1 (en) 2001-01-16 2003-06-03 Amkor Technology, Inc. Structure for fabricating a special-purpose die using a polymerizable tape
US6420206B1 (en) * 2001-01-30 2002-07-16 Axsun Technologies, Inc. Optical membrane singulation process utilizing backside and frontside protective coating during die saw
US6580153B1 (en) * 2001-03-14 2003-06-17 Amkor Technology, Inc. Structure for protecting a micromachine with a cavity in a UV tape
US6707591B2 (en) 2001-04-10 2004-03-16 Silicon Light Machines Angled illumination for a single order light modulator based projection system
US6982184B2 (en) 2001-05-02 2006-01-03 Silverbrook Research Pty Ltd Method of fabricating MEMS devices on a silicon wafer
US6782205B2 (en) 2001-06-25 2004-08-24 Silicon Light Machines Method and apparatus for dynamic equalization in wavelength division multiplexing
US6747781B2 (en) 2001-06-25 2004-06-08 Silicon Light Machines, Inc. Method, apparatus, and diffuser for reducing laser speckle
DE10137666A1 (de) * 2001-08-01 2003-02-27 Infineon Technologies Ag Schutzvorrichtung für Baugruppen und Verfahren zu ihrer Herstellung
US6829092B2 (en) 2001-08-15 2004-12-07 Silicon Light Machines, Inc. Blazed grating light valve
US6800238B1 (en) 2002-01-15 2004-10-05 Silicon Light Machines, Inc. Method for domain patterning in low coercive field ferroelectrics
US6908791B2 (en) * 2002-04-29 2005-06-21 Texas Instruments Incorporated MEMS device wafer-level package
ATE474444T1 (de) * 2002-05-24 2010-07-15 Koninkl Philips Electronics Nv Verfahren zur übertragung von einem an einen träger befestigten bauelement in eine gewünschte lage auf einen träger und einrichtung dafur
US6767751B2 (en) 2002-05-28 2004-07-27 Silicon Light Machines, Inc. Integrated driver process flow
US6728023B1 (en) 2002-05-28 2004-04-27 Silicon Light Machines Optical device arrays with optimized image resolution
US6822797B1 (en) 2002-05-31 2004-11-23 Silicon Light Machines, Inc. Light modulator structure for producing high-contrast operation using zero-order light
US6829258B1 (en) 2002-06-26 2004-12-07 Silicon Light Machines, Inc. Rapidly tunable external cavity laser
US6813059B2 (en) 2002-06-28 2004-11-02 Silicon Light Machines, Inc. Reduced formation of asperities in contact micro-structures
US6703675B1 (en) 2002-08-20 2004-03-09 Memx, Inc. Particle filter for partially enclosed microelectromechanical systems
US20040036378A1 (en) * 2002-08-20 2004-02-26 Rodgers Murray Steven Dust cover for MEM components
US6801354B1 (en) 2002-08-20 2004-10-05 Silicon Light Machines, Inc. 2-D diffraction grating for substantially eliminating polarization dependent losses
US6700173B1 (en) 2002-08-20 2004-03-02 Memx, Inc. Electrically isolated support for overlying MEM structure
US6875257B2 (en) * 2002-08-20 2005-04-05 Memx, Inc. Particle filter for microelectromechanical systems
US6712480B1 (en) 2002-09-27 2004-03-30 Silicon Light Machines Controlled curvature of stressed micro-structures
US20040147169A1 (en) * 2003-01-28 2004-07-29 Allison Jeffrey W. Power connector with safety feature
US6806997B1 (en) 2003-02-28 2004-10-19 Silicon Light Machines, Inc. Patterned diffractive light modulator ribbon for PDL reduction
US6829077B1 (en) 2003-02-28 2004-12-07 Silicon Light Machines, Inc. Diffractive light modulator with dynamically rotatable diffraction plane
JP4488686B2 (ja) * 2003-03-12 2010-06-23 日東電工株式会社 紫外線照射方法およびそれを用いた装置
US7376215B2 (en) * 2005-12-27 2008-05-20 Honeywell International Inc. Measurement of ash composition using scanning high voltage X-ray sensor
US7297567B2 (en) * 2006-01-10 2007-11-20 Knowles Electronics, Llc. Method for singulating a released microelectromechanical system wafer
US8323049B2 (en) 2009-01-30 2012-12-04 Fci Americas Technology Llc Electrical connector having power contacts
USD619099S1 (en) 2009-01-30 2010-07-06 Fci Americas Technology, Inc. Electrical connector
US8987632B2 (en) * 2009-10-09 2015-03-24 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Modification of surface energy via direct laser ablative surface patterning
US9278374B2 (en) 2012-06-08 2016-03-08 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Modified surface having low adhesion properties to mitigate insect residue adhesion
CN105633281B (zh) * 2016-01-06 2018-07-17 京东方科技集团股份有限公司 一种柔性显示面板及其封装方法、显示装置
JP6765949B2 (ja) * 2016-12-12 2020-10-07 株式会社ディスコ ウェーハの加工方法
TWI722172B (zh) * 2017-04-20 2021-03-21 矽品精密工業股份有限公司 切割方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1481711A (fr) * 1965-06-02 1967-05-19 Nippon Electric Co Dispositif pour briser une masse semi-conductrice en morceaux élémentaires
DE2946726C2 (de) * 1979-11-20 1982-05-19 Ruwel-Werke Spezialfabrik für Leiterplatten GmbH, 4170 Geldern Leiterplatte mit starren und flexiblen Bereichen und Verfahren zu deren Herstellung
US4961804A (en) * 1983-08-03 1990-10-09 Investment Holding Corporation Carrier film with conductive adhesive for dicing of semiconductor wafers and dicing method employing same
US4897141A (en) * 1984-12-06 1990-01-30 Valtech Corporation Method for preparing semiconductor wafers
JPS61180442A (ja) * 1985-02-05 1986-08-13 Toshiba Corp 半導体装置の製造方法
DE3665191D1 (en) * 1985-02-14 1989-09-28 Bando Chemical Ind A pressure sensitive adhesive and a pressure sensitive adhesive film having thereon a layer of the same
US5187007A (en) * 1985-12-27 1993-02-16 Lintec Corporation Adhesive sheets
US4793883A (en) * 1986-07-14 1988-12-27 National Starch And Chemical Corporation Method of bonding a semiconductor chip to a substrate
JPH01143211A (ja) * 1987-11-27 1989-06-05 Takatori Haitetsuku:Kk ウエハーに対する保護テープの貼付け切り抜き方法および装置
JPH0715087B2 (ja) * 1988-07-21 1995-02-22 リンテック株式会社 粘接着テープおよびその使用方法
JPH03135048A (ja) * 1989-10-20 1991-06-10 Fujitsu Ltd 半導体装置の製造方法
EP0431637B1 (en) * 1989-12-08 1993-06-02 Sumitomo Electric Industries, Ltd. Pickup method and the pickup apparatus for a chip-type part
US5006202A (en) * 1990-06-04 1991-04-09 Xerox Corporation Fabricating method for silicon devices using a two step silicon etching process

Also Published As

Publication number Publication date
CA2119505A1 (en) 1994-09-30
TW249298B (ko) 1995-06-11
CN1043594C (zh) 1999-06-09
EP0661737A1 (en) 1995-07-05
EP0661737B1 (en) 1999-07-14
DE69419489T2 (de) 2000-01-13
CN1100563A (zh) 1995-03-22
JPH0799172A (ja) 1995-04-11
US5435876A (en) 1995-07-25
DE69419489D1 (de) 1999-08-19
KR940022721A (ko) 1994-10-21

Similar Documents

Publication Publication Date Title
KR100284019B1 (ko) 그리드어레이마스킹테이프공정
US5445559A (en) Wafer-like processing after sawing DMDs
EP0614102A2 (en) Improvements in or relating to integrated circuit fabrication
US5527744A (en) Wafer method for breaking a semiconductor
US6023094A (en) Semiconductor wafer having a bottom surface protective coating
US5923995A (en) Methods and apparatuses for singulation of microelectromechanical systems
US6465329B1 (en) Microcircuit die-sawing protector and method
DE10013067B4 (de) Verfahren zum Herstellen von einer Halbleitervorrichtung durch Chipvereinzelung und Wafer-Lösevorrichtung
EP0655781A2 (en) Integrated circuit processing
US6974726B2 (en) Silicon wafer with soluble protective coating
WO2004008528A1 (en) Method and wafer for maintaining ultra clean bonding pads on a wafer
US9595504B2 (en) Methods and systems for releasably attaching support members to microfeature workpieces
US7211370B2 (en) Method for dicing wafer
US5832585A (en) Method of separating micro-devices formed on a substrate
KR20070089122A (ko) 반도체 칩의 제조 방법
KR20030091648A (ko) 마크 인식 방법 및 반도체 장치의 제조 방법 및 실장 방법
US6610167B1 (en) Method for fabricating a special-purpose die using a polymerizable tape
US10710875B2 (en) Encapsulant barrier
US5144407A (en) Semiconductor chip protection layer and protected chip
US10611632B1 (en) Singulation of wafer level packaging
BE1007661A3 (nl) Werkwijze ter vervaardiging van een straling-emitterende halfgeleiderdiode.
US6688948B2 (en) Wafer surface protection method
JP2002043253A (ja) 半導体素子のダイシング方法
EP1238423A2 (en) Methods for separating microcircuit dies from wafers
JP7107436B2 (ja) ダイシングテープの貼付方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20081014

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee