JPH0799172A - テーププロセスをマスクする格子配列 - Google Patents

テーププロセスをマスクする格子配列

Info

Publication number
JPH0799172A
JPH0799172A JP6059234A JP5923494A JPH0799172A JP H0799172 A JPH0799172 A JP H0799172A JP 6059234 A JP6059234 A JP 6059234A JP 5923494 A JP5923494 A JP 5923494A JP H0799172 A JPH0799172 A JP H0799172A
Authority
JP
Japan
Prior art keywords
wafer
cutting
active
adhesive
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6059234A
Other languages
English (en)
Inventor
Rafael C Alfaro
シー．アルファロ ラファエル
David Blair
ブレアー デビッド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH0799172A publication Critical patent/JPH0799172A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1062—Prior to assembly
    • Y10T156/1064—Partial cutting [e.g., grooving or incising]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y10T428/2839—Web or sheet containing structurally defined element or component and having an adhesive outermost layer with release or antistick coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】 【目的】 ウエーハをチップに切断する前に活性部の回
路要素や梁や溝を作ることによって処理段階を最小に
し、かつ活性部が切断によって損傷しないようにする方
法と装置を提供する。 【構成】 ウエーハ（１４）をチップ（１６）に切断す
るとき、活性部（１８）の間の切断路（１５）に一致し
また記録できる接着剤（６４）のパターンを持つテープ
（６２）によって、半導体ウエーハ（１４）上の活性部
（１８）を微粒子および流体汚染物質（４０、４２）か
ら保護する。テープ（６２）をウエーハ（１４）に接着
することにより、各活性部（１８）を非接着性の保護膜
で包む。この膜は、切断路（１５）に沿って接着剤（６
４）を切断するとテープ（６２）の接着剤のついていな
い部分（６８）を含む。切断後、テープ（６２）を通し
てＵＶに露光して接着剤（６４）を処理し、テープ（６
２）をチップ（１６）からはがす。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は活性部を持つ個々のチ
ップに切断した半導体ウエーハの活性部の保護に関し、
より詳しくは、切断中およびその後に、切断によって生
じまたは切断に用いられるゴミや有害な物質から複数の
配列または母材(matrix)の活性部を保護する方法と装置
に関する。
【０００２】
【従来の技術】半導体ウエーハの第１面の中および上に
活性部の複数の配列を作るプロセスはいろいろ知られて
いる。各活性部は単一または複数のトランジスタを備え
てよく、また他の回路要素を備える集積回路を含んでよ
い。ウエーハは最終的にはダイまたはバーと呼ぶ、それ
ぞれ活性部配列の一つを含む複数の個々のチップに分離
する。この配列の「上」面はウエーハの第１面であった
部分を含む。各活性部の配列は、その上面の上の単一ま
たは複数の関連する結合パッドを備える。結合パッドは
ウエーハ上に形成する導体の上に堆積などの方法によっ
て形成しまた電気的に接触し、活性部と選択的に電気的
に接続する。また活性部を作るのに用いるいくつかの同
じ段階も、活性部と電気的に接続する導体を作るのに用
いてよい。
【０００３】ウエハーを個々のチップに分離するには、
「切断」と呼ぶ操作を行う。切断により、隣接する活性
部配列が存在しまたは最終的に存在する場所の間に延び
る線または路に沿ってウエーハを分離する。
【０００４】切断は一般にウエーハを機械的に削磨し侵
食することで、回転切断刃と振動する先端を用いるな
ど、いろいろの方法で行う。従ってウエーハを切断する
と、ウエーハの小片や切断刃または振動する先端の小片
などの実質的なゴミが生じる。また一般に切断する場合
は冷却液／潤滑液などの物質を用いて、切断刃や先端が
ウエーハを傷つけないようにし、また切断刃や先端の寿
命を延ばす。
【０００５】切断の結果生じるゴミや切断に用いる物質
によって、活性部の性能が悪くなりまたは動作しなくな
ることがある。従って、活性部を作るための処理を行う
前にウエーハを切断してチップにすることがしばしばあ
る。切断後、生じたチップをチップ母材内に保持し、チ
ップ母材を処理してそのチップの上に活性部配列を作
る。
【０００６】活性部が偏向鏡装置などの空間光変調器
（「ＳＪＭ」）やディジタルマイクロ鏡装置（総称して
「ＤＭＤ」）を含む場合は、各活性部は切断の結果生じ
たまたは切断に用いたゴミや液体の影響を更に受けやす
くなる。
【０００７】ＤＭＤはウエーハ上に形成される多層構造
で、光反射梁やこれと同様の機械部材を備える。この部
材は活性部に関連し、通常位置と別の位置との間に偏向
可能にまたは可動になるようにウエーハの材料の上に取
り付けまたは蝶番取り付けによる。梁とは異なる電位を
持つ隣接の電極の方へ（または電極に）梁を静電的に誘
引して梁を偏向してよい。梁を偏向するとエネルギーは
その取り付けまたは蝶番取り付けに蓄えられ、この蓄え
られたエネルギーによって梁はその通常位置に戻ろうと
する。梁の動きは二値的またはアナログ的であって、こ
の動きを梁に関連しまたアドレス回路として動作する活
性部の回路要素によって制御する。梁の偏向は梁の下に
設ける下溝によって容易になる。この溝は、ウエーハ上
に堆積した材料の層の一つを適当にエッチングして形成
する。
【０００８】使用する場合は、ＤＭＤの配列または母材
は光源から光を受けるように配置する。反射梁に入射す
る光は、梁の位置によって観察面に反射したり反射しな
かったりする。この反射光が観察面に向かうのは各梁の
選択された一つの位置だけであって、これは通常位置で
も別の位置でもよい。梁の位置がこの選択された位置以
外にあると、入射する反射光は観察面には向かわない。
配列または母材内の各活性部の各梁に関連するアドレス
回路の回路要素を適当に付勢すると、観察面上に梁が反
射した光は画素のラスター化配列（一般的なテレビジョ
ンの場合）または画素の走査線（ラインプリンタの場
合）として現れる。従って各活性部の梁は画素であり、
または画素の働きをする。
【０００９】ＤＭＤは回路要素と超小型の偏向梁を含む
ので、ウエーハの切断の結果生じるゴミや切断を助ける
ために用いる流体などの物質に特に敏感である。このよ
うなゴミは下溝に入って梁の偏向を妨げることがある。
従って現在の一つの技術では、活性部の回路要素の形成
や梁を定義するエッチングなどの段階を行った後で保護
層を堆積する。その後でウエーハを切断して配列を分離
すると、回路要素やエッチングで定義した要素は保護層
で守られるため切断操作によって損傷を受けない。切断
が終わると保護層を除去し、下溝を各梁の下に形成す
る。この時点で溝を形成すれば、切断に関連する物質は
溝に入らない。
【００１０】
【発明が解決しようとする課題】活性部を形成する前に
ウエーハを切断する場合は、活性部を製作中はチップを
元の相対方向に正確に保持することと、各チップを個々
に処理して活性部の配列を作ることが必要である。これ
らの手段は費用がかかり、実施する時間もかかる。しか
し、切断する前に回路要素を形成しまた梁を定義するエ
ッチングを行うという上に述べた順序では、保護層を設
けて切断後に除去する必要がある。保護層を堆積して後
で除去するのは切断中に回路要素とエッチングで定義す
る梁を保護する目的だけのためであって、これも費用が
かかり時間がかかる。
【００１１】この発明の一つの目的は、完全に処理した
半導体上の複数の活性部配列内の各活性部、特にＤＭＤ
（ＤＭＤは更に回路要素と偏向する光反射梁を含む）、
ＳＬＭまたは他のミクロ機械を含む活性部を保護し、回
路要素の形成と梁を定義するエッチングと溝の形成とを
全て切断前のウエーハ上で行って処理段階を最小にし、
しかも活性部が切断によって損傷しないようにする方法
および装置を提供することである。
【００１２】
【課題を解決するための手段】上述およびその他の目的
を考慮して、この発明は広い態様において、完全に処理
した半導体ウエーハの第１面の活性部を、ウエーハを切
断して活性部を備える個々のチップにする際に生じるま
たは用いる汚染物質から保護する方法である。切断は活
性部の間に延びる切断路に沿って行う。先ずウエーハの
第１面を、第１のテープ状部材で覆う。第１部材の一面
には、切断路と一致し記録できる接着剤パターンを備え
る。これらの切断路すなわち「道」はウエーハに刻みを
つけて定義してよい。
【００１３】この接着剤パターンを切断路に沿ってウエ
ーハの第１面に接着し、接着剤パターンで囲んだ部材の
接着剤を含まない部分を活性部の上に重ねて包み、汚染
物質が入らないように密閉する。
【００１４】次にウエーハを路に沿ってチップに切断す
る。またこの切断により、部材を各チップに接着した切
片に切断する。最後に接着剤を処理して切片をチップか
らはがす。
【００１５】望ましい実施態様では、接着剤を処理して
切片をチップからはがすのは切片を通して行う。特に、
部材はＵＶを透過し、また接着剤はＵＶに露光すると接
着性を失うものが望ましい。例えば接着剤は、ＵＶに露
光すると重合して硬化して接着性を失うものであってよ
い。切片上の接着剤の接着性がなくなると切片とチップ
は分離する。または負圧をかける用具などの手段を用い
て分離してよい。
【００１６】ウエーハを切断枠に保持しまたは接着剤パ
ターンを切断路に揃えやすくするために、ＵＶにより接
着性を失う接着剤で片面を完全に被覆した第２のテープ
状部材を、ウエーハの第１面と対向する第２面に接着し
てよい。またこの第２部材をウエーハと共に切断し、生
じたチップから第１部材と同じ方法でその切片を離して
よい。
【００１７】また切断したチップを元の相対方向に保持
するには、第２部材を用いると都合がよい。これを行う
には、第１部材を切断しまたウエーハを部分的に切断す
るが、第２部材は切断しない。第２部材全体は、部分的
に切断したウエーハを分解した後もチップを保持する。
【００１８】広い意味において、この発明は上に述べた
ウエーハの切断を行いかつその活性部を保護する装置も
含む。この装置は処理した後にはがす接着剤のパターン
を持つ第１のテープ状部材を含み、また同様な接着剤で
覆った第２のテープ状部材を含んでよい。
【００１９】
【実施例】図１（ａ）および図１（ｂ）は、半導体ウエ
ーハ１４を切断路すなわち道１５に沿って切断して別個
のチップ１６にする二つの従来の方法の略図である。図
２に示すように、各チップ１６は図３に１８で一般に示
す活性部の配列１７を含む。また各チップ１６は関連す
る結合パッド２０を含む。ウエーハ１４の上に導体２２
と結合パッド２０を堆積して形成し、導体２２を経由し
て結合パッド２０と活性部１８を電気的に接続する。導
体２２は活性部１８と同じ手順で作ってよく、活性部１
８と電気的に接続する。最後に各チップ１６はヘッダ
（図示せず）に個々に取り付け、結合パッド２０とヘッ
ダ上の導電領域（図示せず）へまたはその間を結ぶ結合
ワイヤ（図示せず）によってパッド２０と導電領域とを
電気的に接続する。
【００２０】各活性部１８は、一般に２４で表すＤＭＤ
または他のＳＬＭを含んでよい。一般に望ましいＤＭＤ
２４は図５−７に一般に示す多層であって、より詳しく
は、共に譲渡された米国特許でホーンベック(Hornbeck)
への５，０６６，０４９およびリー(Lee) への３，６０
０，７９８に記述されている。ＤＭＤ２４の別の型は米
国特許でキャデ(Cade)への４，３０６，７８４、ハルト
シュタイン(Hartstein) 他への４，２２９，７８６、ナ
ザンソン(Nathanson) 他への３，８９６，３３８、グル
ドベルク(Guldberg)他への３，８８６，２７０に示され
ている。上に述べたどのＤＭＤの型も、共に譲渡された
米国特許でネルソン(Nelson)他への５，２２１，２３
２、デモンド(DeMond)他への５，０７９，５４４、ネル
ソンへの５，０４１，８５０、トーマス(Thomas)への
４，７８８，２２５に示すシステムに用いてよい。
【００２１】図５−７において、望ましい多層ＤＭＤ２
４は反射する偏向梁２６と梁２６を選択的に偏向させる
回路要素またはアドレス回路２８を含む。梁２６と回路
要素をモノリシックで形成する方法は、上に述べた特許
に述べられている。一般に梁２６は通常位置（図６）か
ら別の位置（図７）へ移動しまたは回転することによっ
て偏向する。このように回転すると梁２６を支える単一
または複数の蝶番３０が変形する。蓄積されたエネルギ
ーにより梁２６は図５と図６の通常位置に戻ろうとす
る。蝶番３０と梁２６は二つの層３２ａと３２ｂを持つ
層３２から生成され、図５に示すように層３２ｂの一部
は層３２ａから離れて蝶番３０を形成する。下溝３４を
各梁２６の「下」に設け、これで偏向を受ける。図６と
図７は、溝３４を各梁２６の「上」および各梁２６に
「近接した」方向からそれぞれ見たものである。通常梁
２６は、電界によって生じる誘引力によって偏向する。
この電界は溝３４内に設けた回路要素２８の一つ、例え
ば電極３８ａの電位によって生じる。電極３８ａの電位
は回路要素２８が作るものである。他の電極３８ａ−ｄ
も溝３４内にあって、梁２６の位置に選択的に影響を与
える。梁２６は観察面に光を反射して、選択された一つ
の位置だけに入射する光を変調する。
【００２２】図１（ａ）に略図を示す従来の方法と装置
を用いるのは、ウエーハ１４を切断してチップ１６にす
るときに生じるゴミ４０およびその際に用いる液体など
の物質４２によって、活性部１８の各配列１７内の各Ｄ
ＭＤ２４の回路要素２８と梁２６が悪い影響を受けない
ように保護するときである。活性部１８はウエーハ１４
の上面すなわち第１面１４ａ上に作る。
【００２３】図１（ａ）に一般に４４で示すようにウエ
ーハ１４を部分的に処理して回路要素２８を形成し、ま
た梁２６とその蝶番３０を（溝３４を除き）定義した後
で、図１（ｂ）に４７で示すようにウエーハ１４を保護
層４６で覆う。次に４８で示すようにウエーハ１４をチ
ップ１６に切断する。保護層４６があるため、ゴミ４０
や切断に用いた物質４２は活性部１８と梁２６に悪い影
響を与えない。その後で５０と５２でそれぞれ一般に示
すように、層４６を除去して下溝３４を作る。
【００２４】溝３４は少なくとも二つの理由から、切断
前には形成しない。第１に溝３４があると、保護層４６
を除去するときにゴミ４０や他の物質４２が溝３４に入
る可能性がある。ゴミ４０や他の物質４２を完全に除去
しないと、梁２６が完全には偏向しなくなる。第２に、
もし溝３４に保護層４６の材料の一部が入ると、これを
切断後に完全に除去しなければならない。このように材
料（例えば保護層４６の小片）が入ると、ゴミ４０やそ
の他の物質４２と同様に梁の偏向に悪い影響を与える可
能性がある。
【００２５】切断４８の後、チップ１６を元の相対方向
および位置に保持したまま層４６を除去して溝３４を形
成する。最後にチップ１６を膜で保護し、ヘッダに個々
に取り付け、ワイヤで導電領域に接着して密閉する。こ
れらをそれぞれ５４、５６、５８、６０で示す。
【００２６】図１（ｂ）は図１（ａ）と同様な方法と装
置であるが、異なるところは、活性部１８と梁２６がゴ
ミ４０や他の物質４２や保護層４６に耐えられないと仮
定していることである。この場合、活性部１８、梁２
６、溝３４を上面１４ａの上に形成する前に４８でウエ
ーハ１４を切断し、ウエーハ１４を個々のチップ１６に
切断した後で、チップ１６を元の相対方向と位置に保持
し維持して上記の部分を形成する。
【００２７】この発明では、切断４８を行う前に、また
チップ１６を元の相対方向と位置に保持する必要なし
に、ＤＭＤ処理段階４４と５２を行うことができる。
【００２８】図４、１１、１２において、処理段階４４
と５２を行ってＤＭＤ２４の梁２６、蝶番３０、溝３４
を含む活性部１８の配列１７を形成した後で、ウエーハ
１４をテープ状部材６２で覆う。部材６２は適当な可撓
性材料でよく、以下に述べる理由からＵＶに透明すなわ
ち透過性があることが望ましい。
【００２９】図２、４、１１において、テープ状部材６
２は接着剤のパターン６４を持つ。接着剤パターン６４
は直線の接着線６６の方形格子を備え、接着線６６はそ
の間に部材６２の接着剤を含まない切片６８を定義する
ことが望ましい。以下に述べる理由から、接着剤６４は
ＵＶに反応してその接着性を失うことが望ましい。
【００３０】パターン化した接着剤６４は切断路１５を
記録し、また切断路上の中央に設ける。切断路１５は仮
定しただけでもよいし前もって刻んでもよい。接着剤の
ついていない切片６８を囲むパターン６４の箱型の各部
分６９は、周辺７２で配列１７を囲んだ領域７０と一致
する。各周辺７２は、配列１７の周囲７４とこれに関連
する結合パッド２０との間にある。図１１に見るよう
に、標準の位置合わせ範囲（図示せず）などの任意の使
いやすい方法や任意の使いやすい手段で、切断路１５を
パターン６４に記録してよい。
【００３１】接着剤６４は、部材６２とその切片６８と
をウエーハ１４とその上の導体２２に取り付け、各配列
１７を覆って密閉し、ゴミ４０や物質４２が中に入らな
いようにする。特にパターン化した接着剤６４とその接
着線６６との箱型部分６９はウエーハ１４に接着するの
で、接着剤のついていない切片６８は活性部１８を覆っ
て包む。
【００３２】ウエーハ１４に部材６２を取り付けた後、
隣接する配列１７の隣接する結合パッド２０の間にある
切断路すなわち道１５に沿ってウエーハ１４を切断す
る。その間図８に示すように、取り付けた部材６２はゴ
ミ４０や物質４２が活性部１８に悪い影響を与えないよ
うに保護する。図１１に示すように、切断の前に既知の
方法でウエーハ１４に刻みをつけて、切断路すなわち道
１５の格子を定義してよい。
【００３３】ウエーハ１４を切断してチップ１６に分離
すると同時に部材６２を、それを構成する接着剤のつい
ていない切片６８に分離する。部材６２を切断して切片
６８に分離する場合、接着剤パターン６４の線６６に沿
って部材６２を一般に中央で切断し、切断後各切片６８
をチップ１６に接着したままにしておくことが望まし
い。
【００３４】切断してチップ１６を作ると、その活性部
１８は切断４８によって生じる部材６２の切片６８で密
閉される。切断後切片６８はチップ１６に接着し、また
引き続き接着している。部材６２とその切片６８は切断
時およびその直後の一時的な保護および予防手段となる
ものであり、この手段は各チップ１６上のＤＭＤ２４の
検査の直前までそのまま残しておく。従って、検査の前
には切片６８をチップ１６から除去する。必要であれ
ば、検査後に恒久的な保護手段を用いてよい。
【００３５】この発明において、ＵＶに露光すると接着
性を失う接着剤６４を選択すれば、切片６８を容易に除
去することができる。このため、部材６２とその切片６
８はＵＶに透明である。切断４８の後、接着剤パターン
６４の部分６９によって接着する切片６８を備えるチッ
プ１６を、切片６８を通して適切な波長と強度のＵＶに
露光する。このようにして切片６８を通して接着剤の部
分６９をＵＶに露光することにより、部分６９は接着性
を失う。接着剤６４が重合性の材料でＵＶがこれを重合
して硬化し、接着性を失わせることが望ましい。この露
光段階を図１２に参照番号７６で示す。切片６８がチッ
プ１６に接着しなくなった後で、チップ１６と切片６８
を例えば負圧を用いた適当な用具または方法（図示して
はいないが図１２には参照番号７８で示す）によって分
離してよい。
【００３６】図４、８、９、１２に示すように、第２の
テープ状部材８０を用いてもよい。特にウエーハ１４の
取り扱いと標準切断枠（図示せず）へのウエーハ１４の
取り付けを容易にするために、部材８０上の接着剤の面
保護層８２によって、ウエーハ１４の活性部１８を形成
する１４ａに対向する面１４ｂを部材８０に接着してよ
い。接着剤８２がパターン化されていないことを除け
ば、第２部材８０とその接着剤８２は部材６２とその接
着剤６４と同じである。従って、切断４８によって部材
６２と８０を構成切片６８と８４に切断し、切断後接着
剤６４と８２を露光してチップ１６から切片６８と８４
を除去する。または例えば負圧を用いる用具によって切
片６８と８４からチップ１６を分離しやすくする。
【００３７】部材８０を用いる場合必要であれば、図９
に示すようにウエーハ１４が完全には分離しないように
して切断してよい。その後で、適当な半径の局面または
縁（図示してはいないが図１２に８６で示す）の上を部
分的に切断したウエーハ１４を通して、ウエーハ１４を
チップ１６に分離してよい。最初ウエーハ１４を完全に
は切断しないので、部材８０も最初は切片８４に分離し
ない。従って個々のチップ１６は部材８０全体の上に取
り付けられたままであって、部分的に切断したウエーハ
１４を分解した後でチップ１６に分離するのが容易にな
る。
【００３８】この発明の各種の望ましい実施態様につい
て説明したが、この技術に精通した人は、特許請求の範
囲に示すこの発明から逸脱することなくこの実施態様に
各種の変更や追加を行うことができることが理解でき
る。
【００３９】以上の説明に関して更に以下の項を開示す
る。 １． 完全に処理した半導体ウエーハの第１面上に前も
って形成した活性部を、前記活性部の間の切断路に沿っ
てウエーハを切断してそれぞれ活性部を含むチップにす
るときに生じるまたは用いた微粒子および液体汚染物質
から保護する方法であって、（ａ） 前記切断路と一致
しまた記録できる接着剤パターンを片側に持つ第１のテ
ープ状部材を前記第１面に接触し、前記接着剤パターン
を前記路に沿って前記第１面に接着して、前記接着剤パ
ターンの各部分で囲んだ接着剤を含まない部分を活性部
の上に設けて包み、汚染物質が中に入らないように前記
活性部を密閉し、（ｂ） 前記ウエーハを前記第１部材
を通して前記路に沿って切断して前記ウエーハをチップ
に分離し、また前記第１部材を前記チップに接着する切
片に切断し、（ｃ） 前記接着剤を処理して前記切片を
前記チップからはがす、ことを含む方法。
【００４０】２． 前記接着剤を前記第１部材の前記切
片を通して処理して前記切片を前記チップからはがす、
第１項記載の方法。 ３． 前記第１部材とその切片はＵＶを透過し、前記接
着剤はＵＶに露光するとその接着性を失う、第２項記載
の方法。 ４． 接着剤をＵＶに露光した後で前記チップを前記第
１部材の前記切片から分離することを更に含む、第３項
記載の方法。
【００４１】５． （ｄ） 段階（ａ）の前に、接着層
で覆った第２のテープ状部材を前記ウエーハの前記第１
面に対向する第２面に接着し、（ｅ） 段階（ｂ）の後
で、前記第２部材上の接着剤を処理して前記チップをは
がす、ことを更に含む、第１項記載の方法。 ６． 段階（ｂ）中に前記第２部材を切片に切断する、
第５項記載の方法。 ７． 前記ウエーハを完全には切断せず、また前記第２
部材を切片に切断しないように段階（ｂ）を行う、第５
項記載の方法。
【００４２】８． 段階（ｃ）と（ｅ）の前に、部分的
に切断した前記ウエーハを前記部分的に切断した切断路
に沿って曲げることによって前記ウエーハをチップに分
解し、前記チップは前記第２部材によって元の相対方向
に保持する、第７項記載の方法。 ９． 前記接着剤を前記第１および第２部材の切片を通
して処理して前記切片を前記チップからはがす、第５項
記載の方法。 １０． 前記第１および第２部材およびその切片はＵＶ
を透過し、前記接着剤はＵＶに露光するとその接着性を
失う、第９項記載の方法。
【００４３】１１． 前記接着剤をＵＶに露光した後で
前記第１および第２部材の前記切片から前記チップを分
離することを更に含む、第１０項記載の方法。 １２. 前記チップの前記切片からの分離は、一方また
は両方に負圧を与えて行う、第４項または１１項記載の
方法。 １３. 各活性部は、入射光を変調する一つの位置と、
入射光を変調しない他の位置をとることができる変形可
能な梁を含む、第１２項記載の方法。
【００４４】１４. 完全に処理した半導体ウエーハの
第１面上に前もって形成した活性部を、前記活性部の間
の切断路に沿ってウエーハを切断してそれぞれ活性部の
一つを含むチップにするときに生じるまたは用いた微粒
子および液体汚染物質から保護する装置であって、前記
切断路と一致しまた記録できる接着剤パターンを片側に
持つ第１のテープ状部材を備え、前記接着剤パターンを
前記路に沿って前記第１面に接着して、前記接着剤パタ
ーンの各部分で囲んだ接着剤を含まない部分を活性部の
上に設けて包み、汚染物質が中に入らないように前記活
性部を密閉し、次に前記活性部を処理して接着性を失う
ようにし、前記ウエーハに、接着する前記第１部材を通
して前記路に沿って前記ウエーハを切断してチップに分
離し、また前記第１部材を切片に分離する、装置。
【００４５】１５. 前記接着剤および前記部材は、前
記接着剤を前記第１部材の前記切片を通して処理して前
記切片を前記チップからはがすことができるものであ
る、第１４項記載の装置。 １６. 前記第１部材およびその切片はＵＶを透過し、
前記接着剤はＵＶに露光するとその接着性を失う、第１
５項記載の装置。 １７. 接着層で覆った第２のテープ状部材を備え、前
記層は前記ウエーハの前記第１面に対向する第２面に接
着し、前記接着剤は処理するとその接着性を失う、第１
４項記載の装置。
【００４６】１８. 前記ウエーハを切断するときに前
記第２部材を切片に切断する、第１７項記載の装置。 １９. 前記ウエーハを部分的にだけ切断すると前記第
２部材は全体として残る、第１７項記載の装置。 ２０. 前記部分的に切断したウエーハをチップに分解
すると、前記第２部材は前記チップを元の相対方向に保
持する、第１９項記載の装置。
【００４７】２１. 前記接着剤は、前記第１および第
２部材の前記切片を通して処理して前記切片を前記チッ
プからはがすことができる、第１７項記載の装置。 ２２. 前記第１および第２部材およびその切片はＵＶ
を透過し、前記接着剤はＵＶに露光するとその接着性を
失う、第２１項記載の装置。 ２３. 前記チップと前記第１および第２部材の前記切
片は、前記接着剤をＵＶに露光した後で分離できる、第
２２項記載の装置。
【００４８】２４. ウエーハ（１４）をチップ（１
６）に切断するとき、活性部（１８）の間の切断路（１
５）に一致しまた記録できる接着剤（６４）のパターン
を持つテープ（６２）によって、半導体ウエーハ（１
４）上の活性部（１８）を微粒子および流体汚染物質
（４０、４２）から保護する。テープ（６２）をウエー
ハ（１４）に接着することにより、各活性部（１８）を
非接着性の保護膜で包む。この膜は、切断路（１５）に
沿って接着剤（６４）を切断するとテープ（６２）の接
着剤のついていない部分（６８）を含む。切断後、テー
プ（６２）を通してＵＶに露光して接着剤（６４）を処
理し、テープ（６２）をチップ（１６）からはがす。
【図面の簡単な説明】
【図１】半導体ウエーハを切断して、それぞれ活性部を
持つ別個のチップを作る従来の方法を示す略図。
【図２】活性部の各配列を備えるウエーハの一部を拡大
した略平面図。
【図３】図２に示す配列の一つを拡大した略平面図。
【図４】ウエーハから切断し、その活性部配列がこの発
明による装置の一形式で保護されているチップの一般的
な側面図。
【図５】図２−４に示す配列の一つの１活性部の側断面
図。
【図６】図５の線６−６に沿って示した活性部の側断面
図。
【図７】図６と同様で、図５と図６の活性部に含まれる
ＤＭＤの梁の偏向を示す図。
【図８】図１に一般的に示すようにウエーハをチップに
切断する略図で、各チップの活性部をこの発明の装置で
保護した図。
【図９】図１に一般的に示すようにウエーハをチップに
切断する略図で、各チップの活性部をこの発明の装置で
保護した図。
【図１０】従来の技術で保護したチップの活性部の図。
【図１１】この発明を実行する装置の拡大した部分平面
図。
【図１２】この発明の装置を用いて実施する方法を示す
略図。
【符号の説明】
１４ ウエーハ １４ａ ウエーハの上面（第１面） １５ 切断路 １６ チップ １７ 活性部の配列 １８ 活性部 ２０ 結合パッド ２２ 導体 ２４ ＤＭＤまたはＳＬＭ ２６ 偏向梁 ２８ アドレス回路 ３０ 蝶番 ３２ 梁の層 ３４ 溝 ３８ 電極 ４０ ゴミ ４２ 液体の物質 ４６ 保護層 ６２ 第１のテープ状部材 ６４ 接着剤 ６６ 接着線 ６８ 切片 ６９ パターンの箱型の部分 ７０ 配列の領域 ７２ 配列の周辺 ７４ 配列の周囲 ８０ 第２のテープ状部材 ８２ 面保護層 ８４ 切片

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 完全に処理した半導体ウエーハの第１面
    上に前もって形成した活性部を、前記活性部の間の切断
    路に沿ってウエーハを切断してそれぞれ活性部を含むチ
    ップにするときに生じるまたは用いた微粒子および液体
    汚染物質から保護する方法であって、 （ａ） 前記切断路と一致しまた記録できる接着剤パタ
    ーンを片側に持つ第１のテープ状部材を前記第１面に接
    触し、前記接着剤パターンを前記路に沿って前記第１面
    に接着して、前記接着剤パターンの各部分で囲んだ接着
    剤を含まない部分を活性部の上に設けて包み、汚染物質
    が中に入らないように前記活性部を密閉し、 （ｂ） 前記ウエーハを前記第１部材を通して前記路に
    沿って切断して前記ウエーハをチップに分離し、また前
    記第１部材を前記チップに接着する切片に切断し、 （ｃ） 前記接着剤を処理して前記切片を前記チップか
    らはがす、ことを含む方法。
  2. 【請求項２】 完全に処理した半導体ウエーハの第１面
    上に前もって形成した活性部を、前記活性部の間の切断
    路に沿ってウエーハを切断してそれぞれ活性部の一つを
    含むチップにするときに生じるまたは用いた微粒子およ
    び液体汚染物質から保護する装置であって、 前記切断路と一致しまた記録できる接着剤パターンを片
    側に持つ第１のテープ状部材を備え、前記接着剤パター
    ンを前記路に沿って前記第１面に接着して、前記接着剤
    パターンの各部分で囲んだ接着剤を含まない部分を活性
    部の上に設けて包み、汚染物質が中に入らないように前
    記活性部を密閉し、次に前記活性部を処理して接着性を
    失うようにし、 前記ウエーハに、接着する前記第１部材を通して前記路
    に沿って前記ウエーハを切断してチップに分離し、また
    前記第１部材を切片に分離する、装置。
JP6059234A 1993-03-29 1994-03-29 テーププロセスをマスクする格子配列 Pending JPH0799172A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US038779 1993-03-29
US08/038,779 US5435876A (en) 1993-03-29 1993-03-29 Grid array masking tape process

Publications (1)

Publication Number Publication Date
JPH0799172A true JPH0799172A (ja) 1995-04-11

Family

ID=21901848

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6059234A Pending JPH0799172A (ja) 1993-03-29 1994-03-29 テーププロセスをマスクする格子配列

Country Status (8)

Country Link
US (1) US5435876A (ja)
EP (1) EP0661737B1 (ja)
JP (1) JPH0799172A (ja)
KR (1) KR100284019B1 (ja)
CN (1) CN1043594C (ja)
CA (1) CA2119505A1 (ja)
DE (1) DE69419489T2 (ja)
TW (1) TW249298B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6171163B1 (en) 1997-10-02 2001-01-09 Nec Corporation Process for production of field-emission cold cathode
DE10013067B4 (de) * 1999-03-19 2008-10-16 Denso Corp., Kariya-shi Verfahren zum Herstellen von einer Halbleitervorrichtung durch Chipvereinzelung und Wafer-Lösevorrichtung

Families Citing this family (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6219015B1 (en) 1992-04-28 2001-04-17 The Board Of Directors Of The Leland Stanford, Junior University Method and apparatus for using an array of grating light valves to produce multicolor optical images
US5597767A (en) * 1995-01-06 1997-01-28 Texas Instruments Incorporated Separation of wafer into die with wafer-level processing
US5841579A (en) 1995-06-07 1998-11-24 Silicon Light Machines Flat diffraction grating light valve
JP3496347B2 (ja) * 1995-07-13 2004-02-09 株式会社デンソー 半導体装置及びその製造方法
US5668062A (en) * 1995-08-23 1997-09-16 Texas Instruments Incorporated Method for processing semiconductor wafer with reduced particle contamination during saw
US5872046A (en) * 1996-04-10 1999-02-16 Texas Instruments Incorporated Method of cleaning wafer after partial saw
US6686291B1 (en) 1996-05-24 2004-02-03 Texas Instruments Incorporated Undercut process with isotropic plasma etching at package level
JPH1027971A (ja) * 1996-07-10 1998-01-27 Nec Corp 有機薄膜多層配線基板の切断方法
DE59705221D1 (de) * 1996-08-14 2001-12-06 Osram Opto Semiconductors Gmbh Verfahren zum trennen einer halbleiterscheibe
JP3584635B2 (ja) 1996-10-04 2004-11-04 株式会社デンソー 半導体装置及びその製造方法
WO1999054775A1 (fr) * 1996-11-13 1999-10-28 Seiko Epson Corporation Procede de production d'un dispositif de modulation de lumiere et d'un projecteur
JP3695494B2 (ja) 1996-11-13 2005-09-14 セイコーエプソン株式会社 光変調デバイス、その製造方法および表示装置
US5982553A (en) 1997-03-20 1999-11-09 Silicon Light Machines Display device incorporating one-dimensional grating light-valve array
US5817569A (en) * 1997-05-08 1998-10-06 Texas Instruments Incorporated Method of reducing wafer particles after partial saw
US5753563A (en) * 1997-07-30 1998-05-19 Chartered Semiconductor Manufacturing Ltd. Method of removing particles by adhesive
KR19990017672A (ko) * 1997-08-25 1999-03-15 윤종용 반도체 칩 패키지 제조 방법
US6088102A (en) 1997-10-31 2000-07-11 Silicon Light Machines Display apparatus including grating light-valve array and interferometric optical system
JP3846094B2 (ja) 1998-03-17 2006-11-15 株式会社デンソー 半導体装置の製造方法
US7314377B2 (en) 1998-04-17 2008-01-01 Fci Americas Technology, Inc. Electrical power connector
US6319075B1 (en) * 1998-04-17 2001-11-20 Fci Americas Technology, Inc. Power connector
US20020098743A1 (en) 1998-04-17 2002-07-25 Schell Mark S. Power connector
US6271808B1 (en) 1998-06-05 2001-08-07 Silicon Light Machines Stereo head mounted display using a single display device
US6101036A (en) 1998-06-23 2000-08-08 Silicon Light Machines Embossed diffraction grating alone and in combination with changeable image display
US6130770A (en) 1998-06-23 2000-10-10 Silicon Light Machines Electron gun activated grating light valve
US6215579B1 (en) 1998-06-24 2001-04-10 Silicon Light Machines Method and apparatus for modulating an incident light beam for forming a two-dimensional image
US6303986B1 (en) 1998-07-29 2001-10-16 Silicon Light Machines Method of and apparatus for sealing an hermetic lid to a semiconductor die
JP3661444B2 (ja) * 1998-10-28 2005-06-15 株式会社ルネサステクノロジ 半導体装置、半導体ウエハ、半導体モジュールおよび半導体装置の製造方法
JP2000223446A (ja) 1998-11-27 2000-08-11 Denso Corp 半導体装置およびその製造方法
DE19906209C2 (de) * 1999-02-15 2003-03-20 Possehl Electronic Gmbh Verfahren zum Heraustrennen einzelner Schaltkreis-Einheiten aus einem Panel
US6413150B1 (en) * 1999-05-27 2002-07-02 Texas Instruments Incorporated Dual dicing saw blade assembly and process for separating devices arrayed a substrate
JP3303294B2 (ja) * 1999-06-11 2002-07-15 株式会社東京精密 半導体保護テープの切断方法
DE19962231A1 (de) * 1999-12-22 2001-07-12 Infineon Technologies Ag Verfahren zur Herstellung mikromechanischer Strukturen
US6425971B1 (en) * 2000-05-10 2002-07-30 Silverbrook Research Pty Ltd Method of fabricating devices incorporating microelectromechanical systems using UV curable tapes
KR100332967B1 (ko) * 2000-05-10 2002-04-19 윤종용 디지털 마이크로-미러 디바이스 패키지의 제조 방법
US6335224B1 (en) 2000-05-16 2002-01-01 Sandia Corporation Protection of microelectronic devices during packaging
WO2001089987A1 (en) 2000-05-23 2001-11-29 Silverbrook Research Pty Ltd Method of fabricating devices incorporating microelectromechanical systems using at least one uv curable tape
US6383833B1 (en) 2000-05-23 2002-05-07 Silverbrook Research Pty Ltd. Method of fabricating devices incorporating microelectromechanical systems using at least one UV curable tape
SG143050A1 (en) * 2000-05-24 2008-06-27 Silverbrook Res Pty Ltd Method of fabricating micro-electromechanical devices with protective structures
JP4258105B2 (ja) 2000-06-27 2009-04-30 株式会社デンソー 半導体装置の製造方法
US7022546B2 (en) * 2000-12-05 2006-04-04 Analog Devices, Inc. Method and device for protecting micro electromechanical systems structures during dicing of a wafer
US6610167B1 (en) * 2001-01-16 2003-08-26 Amkor Technology, Inc. Method for fabricating a special-purpose die using a polymerizable tape
US6572944B1 (en) 2001-01-16 2003-06-03 Amkor Technology, Inc. Structure for fabricating a special-purpose die using a polymerizable tape
US6420206B1 (en) * 2001-01-30 2002-07-16 Axsun Technologies, Inc. Optical membrane singulation process utilizing backside and frontside protective coating during die saw
US6580153B1 (en) * 2001-03-14 2003-06-17 Amkor Technology, Inc. Structure for protecting a micromachine with a cavity in a UV tape
US6707591B2 (en) 2001-04-10 2004-03-16 Silicon Light Machines Angled illumination for a single order light modulator based projection system
US6982184B2 (en) 2001-05-02 2006-01-03 Silverbrook Research Pty Ltd Method of fabricating MEMS devices on a silicon wafer
US6782205B2 (en) 2001-06-25 2004-08-24 Silicon Light Machines Method and apparatus for dynamic equalization in wavelength division multiplexing
US6747781B2 (en) 2001-06-25 2004-06-08 Silicon Light Machines, Inc. Method, apparatus, and diffuser for reducing laser speckle
DE10137666A1 (de) * 2001-08-01 2003-02-27 Infineon Technologies Ag Schutzvorrichtung für Baugruppen und Verfahren zu ihrer Herstellung
US6829092B2 (en) 2001-08-15 2004-12-07 Silicon Light Machines, Inc. Blazed grating light valve
US6800238B1 (en) 2002-01-15 2004-10-05 Silicon Light Machines, Inc. Method for domain patterning in low coercive field ferroelectrics
US6908791B2 (en) * 2002-04-29 2005-06-21 Texas Instruments Incorporated MEMS device wafer-level package
ATE474444T1 (de) * 2002-05-24 2010-07-15 Koninkl Philips Electronics Nv Verfahren zur übertragung von einem an einen träger befestigten bauelement in eine gewünschte lage auf einen träger und einrichtung dafur
US6767751B2 (en) 2002-05-28 2004-07-27 Silicon Light Machines, Inc. Integrated driver process flow
US6728023B1 (en) 2002-05-28 2004-04-27 Silicon Light Machines Optical device arrays with optimized image resolution
US6822797B1 (en) 2002-05-31 2004-11-23 Silicon Light Machines, Inc. Light modulator structure for producing high-contrast operation using zero-order light
US6829258B1 (en) 2002-06-26 2004-12-07 Silicon Light Machines, Inc. Rapidly tunable external cavity laser
US6813059B2 (en) 2002-06-28 2004-11-02 Silicon Light Machines, Inc. Reduced formation of asperities in contact micro-structures
US6703675B1 (en) 2002-08-20 2004-03-09 Memx, Inc. Particle filter for partially enclosed microelectromechanical systems
US20040036378A1 (en) * 2002-08-20 2004-02-26 Rodgers Murray Steven Dust cover for MEM components
US6801354B1 (en) 2002-08-20 2004-10-05 Silicon Light Machines, Inc. 2-D diffraction grating for substantially eliminating polarization dependent losses
US6700173B1 (en) 2002-08-20 2004-03-02 Memx, Inc. Electrically isolated support for overlying MEM structure
US6875257B2 (en) * 2002-08-20 2005-04-05 Memx, Inc. Particle filter for microelectromechanical systems
US6712480B1 (en) 2002-09-27 2004-03-30 Silicon Light Machines Controlled curvature of stressed micro-structures
US20040147169A1 (en) * 2003-01-28 2004-07-29 Allison Jeffrey W. Power connector with safety feature
US6806997B1 (en) 2003-02-28 2004-10-19 Silicon Light Machines, Inc. Patterned diffractive light modulator ribbon for PDL reduction
US6829077B1 (en) 2003-02-28 2004-12-07 Silicon Light Machines, Inc. Diffractive light modulator with dynamically rotatable diffraction plane
JP4488686B2 (ja) * 2003-03-12 2010-06-23 日東電工株式会社 紫外線照射方法およびそれを用いた装置
US7376215B2 (en) * 2005-12-27 2008-05-20 Honeywell International Inc. Measurement of ash composition using scanning high voltage X-ray sensor
US7297567B2 (en) * 2006-01-10 2007-11-20 Knowles Electronics, Llc. Method for singulating a released microelectromechanical system wafer
US8323049B2 (en) 2009-01-30 2012-12-04 Fci Americas Technology Llc Electrical connector having power contacts
USD619099S1 (en) 2009-01-30 2010-07-06 Fci Americas Technology, Inc. Electrical connector
US8987632B2 (en) * 2009-10-09 2015-03-24 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Modification of surface energy via direct laser ablative surface patterning
US9278374B2 (en) 2012-06-08 2016-03-08 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Modified surface having low adhesion properties to mitigate insect residue adhesion
CN105633281B (zh) * 2016-01-06 2018-07-17 京东方科技集团股份有限公司 一种柔性显示面板及其封装方法、显示装置
JP6765949B2 (ja) * 2016-12-12 2020-10-07 株式会社ディスコ ウェーハの加工方法
TWI722172B (zh) * 2017-04-20 2021-03-21 矽品精密工業股份有限公司 切割方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1481711A (fr) * 1965-06-02 1967-05-19 Nippon Electric Co Dispositif pour briser une masse semi-conductrice en morceaux élémentaires
DE2946726C2 (de) * 1979-11-20 1982-05-19 Ruwel-Werke Spezialfabrik für Leiterplatten GmbH, 4170 Geldern Leiterplatte mit starren und flexiblen Bereichen und Verfahren zu deren Herstellung
US4961804A (en) * 1983-08-03 1990-10-09 Investment Holding Corporation Carrier film with conductive adhesive for dicing of semiconductor wafers and dicing method employing same
US4897141A (en) * 1984-12-06 1990-01-30 Valtech Corporation Method for preparing semiconductor wafers
JPS61180442A (ja) * 1985-02-05 1986-08-13 Toshiba Corp 半導体装置の製造方法
DE3665191D1 (en) * 1985-02-14 1989-09-28 Bando Chemical Ind A pressure sensitive adhesive and a pressure sensitive adhesive film having thereon a layer of the same
US5187007A (en) * 1985-12-27 1993-02-16 Lintec Corporation Adhesive sheets
US4793883A (en) * 1986-07-14 1988-12-27 National Starch And Chemical Corporation Method of bonding a semiconductor chip to a substrate
JPH01143211A (ja) * 1987-11-27 1989-06-05 Takatori Haitetsuku:Kk ウエハーに対する保護テープの貼付け切り抜き方法および装置
JPH0715087B2 (ja) * 1988-07-21 1995-02-22 リンテック株式会社 粘接着テープおよびその使用方法
JPH03135048A (ja) * 1989-10-20 1991-06-10 Fujitsu Ltd 半導体装置の製造方法
EP0431637B1 (en) * 1989-12-08 1993-06-02 Sumitomo Electric Industries, Ltd. Pickup method and the pickup apparatus for a chip-type part
US5006202A (en) * 1990-06-04 1991-04-09 Xerox Corporation Fabricating method for silicon devices using a two step silicon etching process

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6171163B1 (en) 1997-10-02 2001-01-09 Nec Corporation Process for production of field-emission cold cathode
KR100356120B1 (ko) * 1997-10-02 2003-01-24 닛본 덴기 가부시끼가이샤 전계방사냉음극제조방법
DE10013067B4 (de) * 1999-03-19 2008-10-16 Denso Corp., Kariya-shi Verfahren zum Herstellen von einer Halbleitervorrichtung durch Chipvereinzelung und Wafer-Lösevorrichtung

Also Published As

Publication number Publication date
CA2119505A1 (en) 1994-09-30
TW249298B (ja) 1995-06-11
CN1043594C (zh) 1999-06-09
EP0661737A1 (en) 1995-07-05
EP0661737B1 (en) 1999-07-14
DE69419489T2 (de) 2000-01-13
CN1100563A (zh) 1995-03-22
US5435876A (en) 1995-07-25
KR100284019B1 (ko) 2001-11-30
DE69419489D1 (de) 1999-08-19
KR940022721A (ko) 1994-10-21

Similar Documents

Publication Publication Date Title
JPH0799172A (ja) テーププロセスをマスクする格子配列
US7432572B2 (en) Method for stripping sacrificial layer in MEMS assembly
US5445559A (en) Wafer-like processing after sawing DMDs
US6563204B1 (en) Microcircuit die-sawing protector
JP3803451B2 (ja) 部分的に切断された半導体ウエハを清浄化する方法
US5527744A (en) Wafer method for breaking a semiconductor
JP4151164B2 (ja) 半導体装置の製造方法
US5866469A (en) Method of anodic wafer bonding
US7314816B2 (en) Masking layer in substrate cavity
EP0655781A2 (en) Integrated circuit processing
US5358590A (en) Method of manufacturing individual element arrays
US6806993B1 (en) Method for lubricating MEMS components
WO2005083764A1 (ja) 半導体装置の製造方法および半導体装置
US5668062A (en) Method for processing semiconductor wafer with reduced particle contamination during saw
US6610167B1 (en) Method for fabricating a special-purpose die using a polymerizable tape
US5144407A (en) Semiconductor chip protection layer and protected chip
US6572944B1 (en) Structure for fabricating a special-purpose die using a polymerizable tape
JP2000122266A (ja) ペリクル
KR100788779B1 (ko) 반도체 장치
US10611632B1 (en) Singulation of wafer level packaging
JPH0864558A (ja) マイクロ電子機械式デバイスを製造する方法
US20020072236A1 (en) Wafer surface protection method
CN215988809U (zh) 晶圆激光剥离装置
JP3154138B2 (ja) 素子基板及び液晶表示装置の製造方法
JP3277766B2 (ja) 液晶表示装置の製造方法

Legal Events

Date Code Title Description
A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20031219

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20031225

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040315

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040518