KR100273939B1 - 기판처리장치 및 그 제어방법 - Google Patents

기판처리장치 및 그 제어방법

Info

Publication number
KR100273939B1
KR100273939B1 KR1019960046194A KR19960046194A KR100273939B1 KR 100273939 B1 KR100273939 B1 KR 100273939B1 KR 1019960046194 A KR1019960046194 A KR 1019960046194A KR 19960046194 A KR19960046194 A KR 19960046194A KR 100273939 B1 KR100273939 B1 KR 100273939B1
Authority
KR
South Korea
Prior art keywords
processing
substrate
skip mode
unit
conveyance
Prior art date
Application number
KR1019960046194A
Other languages
English (en)
Other versions
KR970023972A (ko
Inventor
도오루 모리모토
Original Assignee
이시다 아키라
다이닛뽕스크린 세이조오 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP30345995A external-priority patent/JP3811204B2/ja
Priority claimed from JP30345895A external-priority patent/JP3512539B2/ja
Application filed by 이시다 아키라, 다이닛뽕스크린 세이조오 가부시키가이샤 filed Critical 이시다 아키라
Publication of KR970023972A publication Critical patent/KR970023972A/ko
Application granted granted Critical
Publication of KR100273939B1 publication Critical patent/KR100273939B1/ko

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/418Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS], computer integrated manufacturing [CIM]
    • G05B19/41815Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS], computer integrated manufacturing [CIM] characterised by the cooperation between machine tools, manipulators and conveyor or other workpiece supply system, workcell
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/418Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS], computer integrated manufacturing [CIM]
    • G05B19/4189Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS], computer integrated manufacturing [CIM] characterised by the transport system
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/30Nc systems
    • G05B2219/45Nc applications
    • G05B2219/45031Manufacturing semiconductor wafers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Abstract

복수의 처리유닛 중 하나의 처리유닛이 이상발생을 나타내는 경보를 발생할 때, 경보발생 처리유닛 또는 소정의 스킵모드 대상유닛 이후의 반송경로에 존재하는 각각의 기판에 대한 처리 및 반송이 미리 설정된 반송경로가 끝날 때까지 계속된다. 한편, 경보발생 처리유닛 또는 소정의 스킵모드 대상유닛 이전의 반송경로 상에 존재하는 각각의 기판에 대한 반송은 중지된다. 다른 실시예에 있어서, 반송 대기시간이 발생할 때 제1스킵모드가 실행되어 최장 처리시간 유닛 이후의 반송경로 상에 존재하는 각각의 기판에 대한 처리 및 반송을 반송경로가 끝날 때까지 계속한다. 한편, 최장 처리시간 유닛 이전의 상기 반송경로 상에 존재하는 각각의 기판에 대해서는 반송이 중지된다. 제1스킵모드가 실행되는 동안 복수의 처리장치중 하나의 처리장치가 이상발생을 나타내는 경보를 발생하는 경우, 제2스킵모드가 실행되어 경보발생 처리유닛 이후의 반송경로 상에 존재하는 각각의 기판에 대한 처리 및 반송을 반송경로가 끝날 때까지 계속한다. 한편, 경보발생 처리유닛 이전의 반송경로 상에 존재하는 각각의 기판에 대해서는 반송이 중지된다.

Description

기판처리장치 및 그 제어방법
제1도는 본 발명을 구체화한 반도체 웨이퍼 처리장치를 나타내는 사시도.
제2도는 반도체 웨이퍼 처리장치의 전기적인 구성을 나타내는 블록도.
제3도는 본 발명의 실시예 1인 반도체 웨이퍼 처리장치에서 반도체 웨이퍼(W)의 반송경로의 일예를 나타내는 도면.
제4도는 경보에 의해 개시된 제어루틴을 나타내는 플로우챠트.
제5도는 스킵모드에서의 상세 절차를 나타내는 도면.
제6도는 경보발생에 의해 처리모드에서 스킵모드로 전환한 경우의 웨이퍼의 흐름을 나타내는 테이블.
제7도는 본 발명의 실시예 2인 반도체 웨이퍼 처리장치에서 반도체 웨이퍼(W)의 반송경로의 일예를 나타내는 도면.
제8도는 본 발명의 실시예 2에서 실행되는 제어루틴을 나타내는 플로우챠트.
제9도는 반송대기시간의 존재에 의해 제1스킵모드가 활성화된 경우의 웨이퍼의 흐름을 나타내는 테이블.
제10도는 본 발명의 실시예 3에서 실행되는 제어루틴을 나타내는 플로우챠트.
제11(a)도 및 제11(b)도는 실시예 3에서 다중 스킵모드에서의 상세 절차를 나타내는 도면이다.
* 도면의 주요부분에 대한 부호의 설명
A : 제1의 처리유닛군 B : 제2의 처리유닛군
C : 반송영역 CP1~CP3 : 쿨 플레이트
HP1~HP3 : 핫 플레이트 IND : 인덱서
P1~P6 : 경로 SC : 스핀코터
SD : 스핀 디벨로퍼 10 : 반송로보트
11 : 지지부재 12 : 이동체
20 : 카세트 40 : 로딩로보트
50 : 콘트롤러
본 발명은 반도체 웨이퍼나 액정표시 기판 등의 기판을 미리 설정된 반송경로를 통해서 복수의 처리유닛으로 순차적으로 반송하고, 이렇게 반송된 기판을 처리하는 기판처리장치의 제어방법 및 장치에 관한 것이다.
기판처리장치에 있어서, 기판을 처리유닛으로 반송하는 미리 설정된 순서(미리 설정된 반송경로) 및 각 처리유닛에서의 처리조건을 규정하는 소정의 처리시방(recipe)에 따라서, 기판이 반송로보트에 의해 각 처리유닛으로 연속해서 반송되고, 계속해서 각 처리유닛에서 처리된다. 기판의 처리과정에 있어서, 복수의 처리유닛중 하나의 처리장치에서의 이상발생을 사용자에게 알려주기 위해 경보가 발생되는 경우가 있다. 경보가 발생할 때, 종래의 시스템은 기판의 반송을 즉시 정지하고 그 처리도 중지한다.
처리시방에 따라서는, 가장 처리시간이 긴 처리유닛(이후, “최장 처리시간 유닛”이라 한다)에서의 처리시간이 반송로보트에 의한 1회 반송에 필요한 시간(즉, 각 처리유닛에서 다음 처리유닛으로 기판을 이송하는데 필요한 총 시간)보다도 길어진다. 이와같은 경우, 반송로보트가 다음 기판을 최장 처리시간 유닛으로 이송하기 전에 대기시간(이후, 반송대기시간이라 한다)이 발생한다. 이렇게 최장 처리시간 유닛에서의 처리가 속도결정 스테이지로 되어 전체 기판처리장치의 동작속도를 제한한다. 이와같은 대기시간이 발생할 때, 종래의 시스템은 기판의 반송을 정지하고, 그 처리도 중지한다.
기판의 처리가 중지되는 경우, 처리중인 기판은 악영향을 받을 수 있다. 예를들면, 기판의 열처리가 중지될 때, 열처리는 계획된 시간보다 긴 시간동안 실행됨으로써, 오버베이킹(over-baking)(과도한 열처리)을 초래한다.
따라서, 본 발명의 목적은, 처리유닛에서 경보가 발생하여도 처리중인 기판에 악영향이 미치는 것을 방지하는데 있다.
본 발명의 다른 목적은, 반송대기시간이 발생하여도 처리중인 기판에 악영향이 미치는 것을 방지하는데 있다.
상기한 목적의 적어도 일부를 달성하기 위해, 본 발명은 미리 설정된 반송경로를 통해서 기판을 복수의 처리유닛으로 순차적으로 반송하고, 이렇게 반송된 기판을 처리하는 기판처리장치의 제어방법에 관한 것이다. 이 제어방법은, 복수의 처리유닛중 하나의 처리유닛이 이상발생을 나타내는 경보를 발생할 때 스킵모드로 제어를 실행하는 스텝을 구비하고, 상기 스킵모드 제어는 경보발생 처리유닛 이후의 반송경로 상에 존재하는 각각의 기판에 대한 처리 및 반송을 미리 설정된 반송경로가 끝날 때까지 계속하지만, 경보발생 처리유닛 이전의 방송 경로상에 존재하는 각각의 기판에 대한 반송은 중지한다.
이 제어방법은, 경보발생 처리유닛 이후에 위치된 기판에 대한 처리가 완료될 수 있게 함으로써, 적어도 이들 기판에 악영향이 미치는 것을 방지한다.
본 발명의 다른 양상에 의하면, 상기 제어방법은 스킵모드의 대상유닛으로서 복수의 처리유닛중 적어도 하나의 처리유닛을 선택하는 스텝과, 복수의 처리유닛중 하나의 처리유닛이 이상발생을 나타내는 경보를 발생할 때 스킵모드로 제어를 실행하는 스텝을 구비하고, 상기 스킵모드는 스킵모드 대상유닛 이후의 반송경로 상에 존재하는 각각의 기판에 대한 처리 및 반송을 미리 설정된 반송경로가 끝날 때까지 계속하지만, 스킵모드 대상유닛 이전의 반송경로상에 존재하는 각각의 기판에 대한 반송은 중지한다.
이 제어방법은, 스킵모드 대상유닛의 이후에 위치된 기판에 대한 처리가 완료될 수 있게 함으로써, 적어도 이들 기판에 악영향을 미치는 것을 방지한다.
바람직한 실시예에 있어서, 상기 제어방법은 스킵모드와, 기판처리장치의 동작을 중지하기 전에 반송경로상에 위치되어 처리중인 각각의 기판에 대한 처리 및 반송을 반송경로가 끝날 때까지 계속하는 처리완료모드 중 하나를 선택하는 스텝과, 경보가 발생할 때 상기 선택된 모드를 실행하는 스텝을 더 구비한다.
이러한 특징은, 반송경로를 따라서 스킵모드 또는 처리완료모드 중 하나가 선택적으로 실행될 수 있게 함으로써, 기판처리장치의 효율성을 향상시킨다.
스킵모드 대상유닛은 기판상에 화학재료의 층을 도포하는 도포유닛을 포함한다. 이러한 특징은, 적어도 도포유닛에 의해 화학층이 도포된 기판에 악영향을 미치는 것을 방지한다.
본 발명의 또 다른 양상에 의하면, 제어방법은 복수의 처리유닛중 가장 긴 처리시간을 가지는 최장 처리시간 유닛으로 기판을 이송하기 전에 대기시간이 발생할 때, 제1스킵모드로 제어를 실행하는 스텝을 구비하고, 상기 제1스킵모드는 최장 처리시간 유닛 이후의 반송경로상에 존재하는 각각의 기판에 대한 처리 및 반송을 미리 설정된 반송경로가 끝날 때까지 계속하지만, 최장 처리시간 유닛 이전의 반송경로 상에 존재하는 각각의 기판에 대한 반송은 중지한다.
이 제어방법은, 최장 처리시간 유닛 이후에 위치된 기판에 대한 처리가 완료될 수 있게함으로써, 적어도 이들 기판에 악영향을 미치는 것을 방지한다.
바람직한 실시예에 있어서, 제어방법은 제1스킵모드가 실행되는 동안 복수의 처리유닛중 하나의 처리유닛이 이상발생을 나타내는 경보를 발생할 때 제2스킵모드로 제어를 실행하는 스텝을 더 구비하고, 상기 제2스킵모드는 경보발생 처리유닛 이후의 반송경로 상에 존재하는 각각의 기판에 대한 처리 및 반송을 미리 설정된 반송경로가 끝날 때까지 계속하지만, 경보발생 처리유닛 이전의 반송경로상에 존재하는 각각의 기판에 대한 처리 및 반송은 중지한다.
이 제어방법은, 경보발생 처리유닛 이후의 기판에 대한 처리가 완료될 수 있게 하므로써, 적어도 이들 기판에 악영향이 미치는 것을 방지한다.
다른 실시예에 있어서, 제어방법은 스킵모드 대상유닛으로서 복수의 처리유닛 중 적어도 하나의 처리유닛을 선택하는 스텝과, 제1스킵모드가 실행되는 동안 복수의 처리장치중 하나의 처리장치가 이상발생을 나타내는 경보를 발생할 때 제2스킵모드로 제어를 실행하는 스텝을 더 구비하고, 상기 제2스킵모드는 스킵모드 대상유닛 이후의 반송경로상에 존재하는 각각의 기판에 대한 처리 및 반송을 미리 설정된 반송경로가 끝날 때까지 계속하지만, 스킵모드 대상유닛 이전의 반송경로상에 존재하는 각각의 기판에 대한 반송은 중지한다.
또한, 본 발명은 미리 설정된 반송경로를 통해서 기판을 순차적으로 반송하고 이렇게 반송된 기판을 처리하는 기판처리장치게 관한 것이다. 이 제어장치는, 복수의 처리유닛과, 상기 복수의 처리유닛중 하나의 처리유닛에서 이상발생을 나타내는 경보가 발생될때 스킵모드로 제어를 실행하는 수단을 구비하며, 상기 스킵모드는 경보발생 처리유닛 이후의 반송경로 상에 존재하는 각각의 기판에 대한 처리 및 반송을 미리 설정된 반송경로가 끝날 때가지 계속하지만, 경보발생 처리유닛 이전의 반송경로 상에 존재하는 각각의 기판에 대한 반송은 중지한다.
본 발명의 다른 양상에 의하면, 기판처리장치는 스킵모드 대상유닛으로서 상기 복수의 처리유닛중 적어도 하나의 처리장치를 선택하는 수단과, 상기 복수의 처리유닛 중 하나의 처리유닛이 이상발생을 나타내는 경보를 발생할 때 스킵모드로 제어를 실행하는 수단을 구비하며, 상기 스킵모드는 스킵모드 대상유닛 이후의 반송경로상에 존재하는 각각의 기판에 대한 처리 및 반송을 미리 설정된 반송경로가 끝날 때까지 계속하지만, 스킵모드 대상유닛 이전의 반송경로 상에 존재하는 각각의 기판에 대한 반송은 중지한다.
본 발명의 또 다른 양상에 의하면, 기판처리장치는 복수의 처리유닛 중 가장 긴 처리시간을 가지는 최장 처리시간 유닛으로 기판을 이송하기 이전에 대기시간이 발생할 때, 제1스킵모드로 제어를 실행하는 수단을 구비하며, 상기 제1스킵모드는 최장 처리시간 유닛 이후의 반송경로상에 존재하는 각각의 기판에 대한 처리 및 반송을 미리 설정된 반송경로가 끝날 때까지 계속하지만, 최장 처리시간 유닛 이전의 반송경로상에 존재하는 각각의 기판에 대한 반송은 중지한다.
본 발명의 상기 및 그 이외의 목적, 특징, 양상 및 장점은 첨부된 도면을 참조하여 이하 실시예의 상세한 설명으로부터 명백해질 것이다.
[A. 실시예 1]
제1도는 본 발명을 구체화한 반도체 웨이퍼 처리장치를 나타내는 사시도이다. 본 반도체 웨이퍼 처리장치는, 반도체 웨이퍼(W)를 처리하기 위해 일련의 처리(본 실시예에서는 도포처리, 현상처리, 열처리 및 냉각처리 등이다)를 행하는 복수의 처리유닛을 포함하는 스피너(spinner)이다. 전면에 배열된 제1의 처리유닛군(A)에는 막 도포처리를 행하는 스핀코터(SC)와 막 현상처리를 행하는 스핀 디벨로퍼(SD)가 포함된다.
제2의 처리유닛군(B)은 제1의 처리유닛군(A)과 정반대편인 후면에 배열되어 있다. 제2의 처리유닛군(B)은 열처리용 핫 플레이트(HP1~HP3) 및 쿨 플레이트(CP1~CP3)를 포함한다.
본 장치는, 제1의 처리유닛군(A)을 따라 연장되어 제1 및 제2의 처리 유닛군(A, B) 사이에 위치된 반송영역(C)을 더 포함한다. 반송로보트(10)는 반송영역(C)에서 자유롭게 이동할 수 있도록 배치되어 있다. 반송로보트(10)는 반도체 웨이퍼(W)를 각각 지지하기 위해 한쌍의 암(제1도에서는 하나의 암만이 보인다)이 있는 지지부재(11)를 가지는 이동체(12)를 포함한다. 지지부재(11)의 상부 및 하부 암은 암 구동기구(미도시)에 의해 구동되어 각 처리유닛에서 반도체 웨이퍼를 교체하는데 사용된다. 하나의 암이 특정 처리유닛으로부터 처리된 반도체 웨이퍼를 인수하는 동안, 다른 하나의 암이 다른 처리유닛으로부터 반송된 미처리 반도체 웨이퍼를 상기 특정 처리유닛에 놓인다. 비록 도시되지는 않았지만, 3차원 구동기구가 반송로보트(10)의 이동체(12)와 연결되어 있다. 상기 구동기구는 각 처리유닛의 전면 위치로 이동체(12)를 이동시켜, 처리장치에 대해서 반도체 웨이퍼(W)를 이송가능하게 한다.
카세트(20)에서 반도체 웨이퍼(W)를 반출/반입하는 인덱서(IND)는 반도체 웨이퍼 처리장치의 일단부에 배치되어 있다. 인덱서(IND)상에 탑재 틴 로딩(loading)로보트(40)는 카세트(20)로부터 미처리 반도체 웨이퍼(W)를 반출하여 반송로보트(10)로 인도한다. 또한, 로딩로보트(40)는 일련의 처치를 거친 처리된 반도체 웨이퍼(W)를 인수하여 카세트(20)로 반환한다. 비록, 제1도에서는 도시되지 않았지만, 다른 처리장치(예를들면, 스텝퍼와 같은 노광장치)에 대해서 반도체 웨이퍼(W)를 인수하고 이송하는 인터페이스 유닛은 인덱서(IND)와 정반대편인 타단(도면의 우측단)에 배치되어 있다. 본 실시예의 반도체 웨이퍼 처리장치와 다른 처리장치 사이에서의 반도체 웨이퍼(W)의 이송은, 반송로보트(10)와 협동하여 인터페이스장치상에 탑재된 이송로보트(미도시)에 의해 행해진다.
제2도는 제1도의 반도체 웨이퍼 처리장치의 전기적인 구성을 나타내는 블록도이다. 제2도를 참조하면, 콘트롤러(50)는 중앙처리장치(CPU) 및 메인메모리(RAM, ROM)를 포함하는 연산논리장치로 구성된다. 디스플레이 (51) 및 키보드(52)는 콘트롤러(50)에 접속되어 있다. 콘트롤러(50)는 소정의 처리방법에 따라 반송로보트(10), 로딩로보트(40)(인덱서(IND) 상의 로보트) 및 각 처리유닛(SC, SD, HP1∼HP3, CPl∼CP3)의 동작을 제어한다. 또한 콘트롤러(50)는 경보를 검출하는 경보 검출수단, 반송대기시간의 발생을 검출하는 반송대기시간 검출수단 및 후술하는 여러 종류의 스킵모드를 실행하는 스킵모드 실행수단의 기능을 가진다.
콘트롤러(50)의 다양한 기능을 컴퓨터로 실현하기 위해 작성된 컴퓨터 프로그램코드(응용 프로그램)가 플로피 디스크나 CD-ROM과 같은 컴퓨터 판독 가능한 기억장치(휴대형 기억장치)로부터 콘트롤러(50)의 메인메모리 또는 그 외부 기억장치로 전송된다.
제3도는 본 발명의 실시예 1인 반도체 웨이퍼 처리장치에서 반도체 웨이페의 반송경로의 일예를 나타낸다. 이 실시예에서, 반도체 웨이페는 인덱서(IND)로부터 제1핫 플레이트(HP1), 제1쿨 플레이트(CP1), 스핀코터 (SC), 제2핫 플레이트(HP2) 및 제2쿨 플레이트(CP2)로 이 순서대로 반송되어 각각의 처리유닛에서 처리되고, 최종적으로 인덱서(IND)상의 카세트(20)로 반환된다. 제3도에 있어서, 블록은 각각의 처리유닛을 나타내고, 각각의 블록에 표기된 n∼(n-6)은 각 처리장치에서 처리중인 반도체 웨이퍼의 번호를 나타낸다. 제3도의 상태에 있어서, (n-5)번째 웨이퍼는 쿨 플레이트 (CP2)에서 냉각되지만, (n-4)번째 웨이퍼는 핫 플레이트(HP2)에서 가열된다. 후속의 웨이퍼도 동일한 방식으로 각 처리유닛에서 처리된다. 인덱서( IND)의 위치에 표기된 n번째 웨이퍼는 로딩로보트(40)에 의해 카세트(20)로부터 반출되어 반송로보트(10)로 이송하기 위해 핀(미도시)상에 대기한다.
인접하는 각 처리유닛 사이의 경로(Pl ∼P6)는 반송로보트(10)에 의한 반송동작을 나타낸다. 이 실시예에서, 제3도의 좌측단 경로(P1)와 우측단 경로(P6) 사이에 존재하는 웨이퍼는 “처리중인 웨이퍼”라 한다. 즉 각각의 처리유닛(HP1, CP1, SC, HP2, CP2)에서 처리되는 웨이퍼는 처리중인 웨이퍼이다. 한편, 인덱서(IND)의 핀상에서 대기중인 웨이퍼(즉, 인덱서(IND) 블록에 n번째 및 (n-6)번째로 표기된 웨이퍼)는 처리중인 웨이퍼가 아니다.
제3도에 나타낸 반송경로는 사용자에 의해 미리 설정된 처리시방에 등록된다. 처리시방은 반송경로 뿐만 아니라 각 처리유닛에서의 처리조건도 규정하는 데이터를 나타낸다. 콘트롤러(50)는 처리시방에 따라 반송로보트(10), 로딩로보트(40) 및 각 처리유닛을 제어한다. 반도체 웨이퍼 처리장치가 정상조건하에서 동작하는 동안, 웨이퍼는 제3도에 나타낸 반송경로를 따라서 연속적으로 처리된다.
각각의 처리유닛이 이상을 검출한 경우, 그 처리유닛은 경보를 발생시키고, 이상발생을 콘트롤러(50)에 알린다. 예를들면, 스핀코터(50)에서 화학용액의 양이 부족하거나 또는 핫 플레이트(HP1, HP2)에서 이상온도가 관측될때 경보가 발생된다. 이때, 콘트롤러(50)는 경보를 발생시켜 이상발생을 사용자에게 알리고, 경보에 따른 필요한 제어를 실행한다.
제4도는 경보발생시 콘트롤러(50)에 의해 실행되는 제어루틴을 나타내는 플로우챠트이다. 스텝(T1)에서 콘트롤러(50)는 경보가 발생되었는가 아닌가를 계속 검사한다. 경보가 발생되면, 콘트롤러(50)는 스텝(T2)에서 인덱서(IND)로부터 웨이퍼의 반출동작을 중지하고, 스텝(T3)에서 인덱서(IND)의 핀 상에 대기하는 웨이퍼를 카세트(20)로 반환한다. 그러나, 스텝(T3)의 동작은 필요없는 경우 생략될 수 있다.
스텝(T4)에서, 콘트롤러(50)는 스킵모드가 장치에 유효한가 아닌가를 결정한다. 사용자는 스킵모드가 실행될 것인가 아닌가를 미리 키보드(52)로 지정할 수 있다. 스킵모드가 유효할 때, 프로그램은 스텝(T5)으로 진행해서 스킵모드에서의 제어가 실행된다. 반대로, 스킵모드가 유효하지 않을 때, 프로그램은 스텝(T6)으로 진행해서 인덱서 반출중지모드에서의 제어가 실행된다.
인덱서 반출중지모드에서의 제어는 경보발생시 처리중이었던 모든 웨이퍼의 처리 및 반송을 계속하여 이들 웨이퍼 모두를 인덱서(IND)로 반환한다. 제3도의 상태에서 경보가 발생할 때, 인덱서 반출중지모드에서의 제어는 5개의 웨이퍼, 즉 (n-5)번째로부터 (n-1)번째까지의 웨이퍼 처리 및 인덱서(IND)로의 5개 웨이퍼의 반송을 계속한다. 인덱서 반출중지모드에 있어서, 웨이퍼 처리 및 반송은, 반도체 웨이퍼 처리장지에서 처리중인 웨이퍼가 존재하지 않을 때까지 계속된다. 이것은 웨이퍼가 처리과정의 도중에 남겨지는 것을 효과적으로 방지한다. 인덱서 반출중지모드에서의 제어를 실행하기 위해서는, 경보발생시에 각 처리유닛에 존재하는 모든 웨이퍼의 처리가 완료될 수 있는 여유를 가지고 경보를 발생시키는 것이 필요하다. 따라서, 본 명세서에서의 경보는, 경보를 발생하는 처리유닛이 즉시 정지되는 것을 의미하는 것이 아니고, 적어도 소정 갯수의 웨이퍼(예를 들면, 5개의 웨이퍼)가 처리될 수 있는 여유를 가지고 이상발생을 사용자에게 알린다. 인덱서 반출중지모드는 본 발명의 처리완료모드에 상당한다.
제4도의 플로우챠트중 스텝(T5)의 스킵모드에 잇어서, 콘트롤러(50)는 경보를 발생한 처리유닛(이후, 경보발생 처리유닛이라 한다) 이후의 반송경로 상에 위치되어 처리중인 웨이퍼의 처리 및 반송을 계속하고, 이들 웨이퍼 모두가 인덱서(IND)의 카세트(20)로 반환되었을 때 반도체 웨이퍼 처리장치의 동작을 정지한다. 한편, 경보발생 처리유닛 이전의 경로 상에 위치되어 처리중인 웨이퍼에 대해서는 콘트롤러(50)가 각 처리 유닛에서의 처리완료 이후의 반송을 중지하고, 각 처리유닛의 각각의 대기위치에서 이들 웨이퍼를 유지한다. 제5도는 경보가 발생할 때의 스킵모드에서의 상세 절차를 나타낸다. 제5도를 참조하며, 스핀코터(SC)가 경보를 발생한다. 콘트롤러(50)는 스핀코터(SC) 이후의 반송경로 상에 위치되어 처리중인 에이퍼(즉, N번째, (n-1)번째, (n-2)번째 웨이퍼)의 처리를 계속하여, 이들 웨이퍼를 인덱서(IND)로 반환한다. 한편, 콘트롤러(50)는 스핀코터(SC) 이전의 반송경로상에 위치된 다른 웨이퍼(즉, (n+1)번째 및 (n+2)번째 웨이퍼)의 처리완료를 기다린 후 이들 웨이퍼를 대기위치에서 유지한다.
제6도는 경보에 의해 처리모드가 스킵모드로 전환되었을 때의 웨이퍼의 흐름을 나타내는 테이블이다. 제6도의 좌측단 열은 처리사이클을 나타낸다. 여기서, 1사이클은 각각의 웨이퍼가 어떤 처리유닛에서 처리되어 다음 처리유닛으로 반송되는 동안의 기간을 나타낸다. 최상단 행의 IND, HP1, 및 CP1등은 각각의 처리유닛을 나타낸다. 그 밑에 기록된 n-1 등의 기호는 웨이퍼의 순번을 나타내고, x는 웨이퍼가 처리유닛에 존재하지 않는 것을 나타낸다.
제6도에서 처리사이클(m)은 상기한 제3도의 상태에 대응하는 반면, 처리사이클(m+3)은 제5도의 상태에 대응한다. 처리사이클(m+3)에서 스핀코터(SC)가 경보를 발생하는 경우, 인덱서(IND)에 존재하는 (n+3)번째 웨이퍼는 카세트(20)로 반환되지만, (n+2)번째 및 (n+1)번째 웨이퍼는 각 처리유닛에 대기한다. 이 절차는 처리사이클(m+4)~(m+6)에 나타나 있다. 스핀코터(SC) 및 후속 처리유닛에 존재하는 웨이퍼는 처리사이클(m+4)~(m+6)에서 연속적으로 처리되어 인덱서(IND)로 반환된다. 따라서, 경보를 발생한 스핀코터(SC) 이후로부터 처리사이클(m+7)에서 경보가 취소되기 이전까지의 반송경로상에는 웨이퍼가 존재하지 않고, 전체 반도체 웨이퍼 처리장치의 동작은 이러한 조건하에서 중지된다. 처리사이클(m+7)에서 경보가 취소될 때, 제6도에 나타낸 스킵모드에서 중단된 상태로부터 처리가 재개된다.
경보발생시 각 처리유닛 사이의 반송경로(P1~P6)상에 존재하는 웨이퍼는 적어도 후속처리유닛으로는 이송된다. 예를들면, 스핀코터(SC)가 경보를 발생할 때, 스핀코터(SC) 이전의 반송경로(P1~P3)상에 존재하는 웨이퍼는 각각 후속 처리유닛(HP1, CP1, SC)으로 이송되어 대기한다. 한편, 스핀코터(SC) 이후의 반송경로(P4~P6)상에 존재하는 웨이퍼는 계속 처리 및 반송되어 결국 인덱서(IND)로 반환된다.
어떤 처리시방 또는 어떤 다른 기판처리장치에 의하면, 복수의 동등한 처리유닛이 반송경로 상에 병렬로 배치될 수 있다. 예를들면, 제5도의 핫 플레이트(HP1)는 병렬로 배치된 복수의 핫 플레이트로 교체된다. 병렬로 배치된 복수의 동등한 처리유닛 중 하나의 처리유닛이 경보를 발생하는 경우, 경보발생 처리유닛과 동등한 다른 동등한 처리유닛에 존재하는 웨이퍼에 대한 처리 및 반송은 완료될 때까지 계속된다.
상기 실시예 1에 있어서, 경보발생 처리유닛 이후의 반송경로 상에 존재하는 웨이퍼는 끝까지 계속 처리되지만, 경보발생 처리유닛 이전의 반송경로 상에 존재하는 웨이퍼는 각각의 대기위치에 유지된다. 따라서, 경보발생 처리유닛 이후의 반송경로 상에 존재하는 웨이퍼는 실제 정상적인 방법으로 처리된다. 이것은 처리중인 기판에 오버베이킹과 같이 어떠한 악영향을 미치지 않고 경보발생 처리유닛 이후의 반송경로상에 존재하는 웨이퍼에 대해 필요한 처리를 완료시킬 수 있도록 한다.
상기한 인덱서 반출중지모드에 있어서, 경보발생시 처리중이던 모든 웨이퍼가 모두 처리될 수 있는 여유를 가지고 경보를 발생시키는 것이 필요하다. 한편, 스킵모드에 있어서, 경보발생시 처리중이던 모든 웨이퍼가 모두 처리 될 수 있는 여유를 가지고 경보를 발생시키는 것이 필요하다. 한편, 스킵모드에 있어서, 경보발생 처리유닛 이후의 반송경로 상에 존재하는 웨이퍼의 처리가 완료될 수 있는 여유가 요청된다. 이것은 스킵모드가 경보발생시 보다 적은 여유를 필요로 하는 것을 의미하며, 따라서 장치 전체의 효율을 향상시킨다.
상기 실시예 1에 있어서, 제4도에 나타낸 바와 같이, 사용자는 스킵 모드 또는 인덱스 반출중지모드 중 하나를 경보에 의해 개시되는 모드로 선택할 수 있다. 이것은 미리 설정된 처리시방에 따라 2개의 처리모드 중 하나를 선택함으로써, 반도체 웨이퍼 처리장치의 동작 효율을 효과적으로 향상시킨다.
상기 실시예 1의 스킵모드에 있어서, “경보발생 처리유닛”이후의 반송경로 상에 존재하는 웨이퍼는 끝까지 계속 처리된다. 또는, 경보발생시 특정 처리유닛(또는 “스킵모드 대상유닛”) 이후의 반송경로상에 존재하는 웨이퍼에 대해서 웨이퍼 처리를 계속할 수도 있다. 예를들면, 스핀코터 (SC)가 스킵모드 대상유닛으로서 선택되었다고 가정한다. 경보발생 처리유닛에 관계없이, 스킵모드 대상유닛인 스핀코터(SC)이후의 반송경로 상에 존재하는 웨이퍼에 대해서만 처리를 계속할 수 있다. 특히, 매우 고가의 화학용액(폴리이미드등)이 스핀코터(SC)에서 사용될때, 스핀코터(SC)에서 처리된 웨이퍼에 결함이 있는 경우 경제적인 효용성은 극히 낮아진다. 따라서 이 변형예에 있어서, 경보발생시 스핀코터(SC)에서 화학용액이 이미 적용된 웨이퍼에 대해서 처리를 완료할 수 있슴으로써, 고가의 화학용액이 쓸데없이 낭비되는 것을 방지할 수 있다.
[B. 실시예 2]
제7도는 본 발명의 실시예 2에서의 반도체 웨이퍼의 반송경로를 나타낸다. 제7도에 나타낸 반송경로는 사용자가 미리 설정한 처리시방에 등록되어 있다. 반도체 웨이퍼 처리장치가 정상적인 조건하에서 동작하는 동안, 제7도에 나타낸 반송경로를 따라 웨이퍼가 연속적으로 처리된다. 이 실시예 2에 있어서, 스핀코터(SC)를 최장 처리시간 유닛으로 가정한다.
각 경로상에서 웨이퍼를 반송하는데 필요한 시간이 8초일 때, 반송로보트(10)에 의해 경로(P1~P6)를 경유하는 반송 1사이클에 필요한 총 시간(이후, 총 반송시간이라 한다)은 48초이다. 처리유닛(HP1, CP1, SC, HP2, CP2)중 최장 처리시간 유닛에 필요한 처리시간이 총 반송시간보다 길어진 경우, 반송로보트(10)는 반송대기시간 동안 대기하여야 한다.
제8도는 반송대기시간이 발생할 때 실행되는 제어루틴을 나타내는 플로우챠트이다. 프로그램이 제어루틴을 시작할때, 콘트롤러(50)는 스텝(S1)에서 반송대기시간이 발생하는가 아닌가를 판정한다. 예를들면, 콘트롤러(50)는, 반도체 웨이퍼가 최장 처리시간 유닛인 스핀코터(SC)로 반송되고, 처리의 완료에 필요한 시간(이후, 나머지 처리시간이라 한다) 반송로보트(10)에 의한 총 반송시간(48초)보다 길 때 반송대기시간이 존재한다고 판정한다.
또한, 스텝(S2)에서 인덱서(IND)로부터의 웨이퍼 이송은 금지된다. 그 결과, 인덱서(IND)로부터 반송로보트(10)로의 새로운 웨이퍼의 이송동작이 중지된다.
이때, 프로그램은 스텝(S3)으로 진행하고, 콘트롤러(50)가 최장 처리시간 유닛(또는, 스핀코터 SC) 이후의 반송경로 상에 위치되어 처리중인 웨이퍼의 처리 및 반송을 계속한다. 한편, 최장 처리시간 유닛 이전의 반송경로 상에 위치되어 처리중인 웨이퍼에 대해서는, 콘트롤러(50)가 각 처리장치에서의 처리완료 이후에 반송을 중지하고, 각 처리장치의 각각의 대기위치에서 이들 웨이퍼를 유지한다. 스텝(S3)에서의 처리모드는 이후 “제1스킵모드”라 부른다. 제7도의 예에 있어서, 콘트롤러(50)는 스핀코터(SC) 이후에 위치되어 처리중인 웨이퍼(즉, (n-5)번째 및 (n-4)번째 웨이퍼)의 처리 및 반송을 계속하여 이들 웨이퍼를 인덱서(IND)로 반환한다. 한편, 콘트롤러(50)는 스핀코터(SC) 이전에 위치되어 처리중인 웨이퍼(즉, (n-2)번째 및 (n-1)번째 웨이퍼)의 처리를 완료하고, 각 처리유닛에서의 처리완료 이후 이들 웨이퍼를 대기위치에서 유지한다.
제9도는 반송대기시간의 존재가 제1스킵모드를 활성화할 때의 웨이퍼의 흐름을 나타내는 표이다. 제9도의 좌측단 열은 처리사이클을 나타낸다. 여기서, 1사이클은 각각의 웨이퍼가 어떤 처리유닛에서 처리되어 다음 처리유닛으로 반송되는 동안의 시간주기를 나타낸다. 최상단 행의 IND, HP1, CP1 등은 각 처리유닛을 나타낸다. 열에 기록된 수는 웨이퍼의 순번을 나타내고, x는 웨이퍼가 존재하지 않는 것을 나타낸다.
첫번째 웨이퍼가 처리사이클(4)에서 최장 처리시간 유닛인 스핀코터(SC)에 도달할때, 반송대기시간이 발생한다. 이때, 제1스킵모드가 실행되어 스핀코터(SC) 이전에 위치된 처리유닛(HP1, CP1)에 존재하는 웨이퍼를 각 처리유닛에서의 처리완료 이후에 각각의 대기위치에서 유지할 수 있게 한다. 처리사이클(4)에서, 스핀코터(SC) 이후에 위치된 처리장치(HP2, HP2)의 어디에도 처리중인 웨이퍼는 존재하지 않는다.
제1스킵모드가 동작하는 동안(스텝 S3), 인덱서(IND)로부터 새로이 반출되는 웨이퍼는 없다. 인덱서(IND)로부터의 웨이페 이송은, 다음에 주어진 조건(C1, C2)중 하나가 스텝(S4)에서 충족될 때만 스텝(S5)에서 재개된다.
조건 Cl : RPT ≤ WT + TCT
여기서, RPT는 최장 처리시간 유닛의 나머지 처리시간, WT는 인덱서의 동작시간, TCT는 인덱서와 최장 처리시간 유닛 사이에 있는 경로 상의 총 반송시간을 나타낸다.
인덱서의 동작시간은 인덱서(IND)가 카세트(20)에서 하니의 웨이퍼를 반출하여 반송로보트(10)로 인도하는데 필요한 시간을 나타낸다. 인덱서와 최장 처리시간 유닛 사이에 있는 경로 상의 총 반송시간은, 제7도의 예에서 3개 경로(P1 ∼P3)상의 총 반송시간에 상당하고, 24초이다.
조건 C2 : 반송경로상에서 최장 처리시간 유닛 다음의 처리유닛에 존재하는 웨이퍼가 최종 처리유닛으로 이송된 것.
제7도의 예에서, 최장 처리시간 유닛 다음의 처리유닛은 제2핫 플레이트(HP2)이고, 최종 처리유닛은 제2쿨 플레이트이다.
상기한 제1조건(C1)의 부등식에서 우측은, 인덱서(IND)의 위치로부터 최장 처리시간 유닛으로 반송로보트(10)를 이동하는데 필요한 가장 짧은 시간(이후, 최단 도달시간이라 한다)을 나타낸다. 제1조건(C1)이 충족될 때, 즉, 최장 처리시간 유닛에서 나머지 처리시간이 최단 도달시간보다 짧아질때 순수한 반송대기시간은 없다고 생각할 수 있다. 이 경우, 스텝(S5)에서 인덱서(IND)로부터의 웨이퍼 반출이 재개된다. 이것은 최장 처리시간 유닛에서의 처리가 완료되는 순간 인덱서(IND)로부터 반송로보트(10)로 웨이퍼가 즉시 이송될 수 있게함으로써 시간이 낭비되는 것을 방지한다.
한편, 제2조건(C2)이 층족될 때, 웨이퍼는 최종 처리유닛으로부터 인 덱서(IND)로 빨리 반환될 것으로 예상된다. 제2조건(C2)이 충족되는 경우, 스텝(S5)에서의 처리는 인덱서(IND)가 인덱서(IND)로 반환되는 웨이퍼를 새로운 웨이퍼로 즉시 교체할 수 있게 함으로써, 시간이 낭비되는 것을 방지한다.
제9도의 처리사이클(4)에 있어서, 스핀코터(SC) 이후에 위치되는 처리유닛(HP1, HP2)의 어디에도 웨이퍼가 존재하지 않기 때문에, 상기한 제2조건(C2)이 충족될 수 있다. 그래서, 인덱서(IND)로부터의 웨이퍼 이송은 실제로 처리사이클(4)에서 중지되지 않는다.
제8도의 플로우챠트에서 최장 처리시간 유닛의 처리가 스텝(S6)에서 완료된 것으로 판정될 때, 웨이퍼의 반송이 재개되고, 프로그램이 스텝(S1)으로 되돌아간다. 예를들면, 제9도에 나타낸 처리사이클(4)이 종결되었을 때, 첫번째 웨이퍼는 스핀코터(SC)로부터 제2핫 플레이트(HP2)로 반송되는 반면, 스핀코터(SC) 이전의 처리유닛에서 각각의 대기위치에 유지된 웨이퍼는 후속 처리유닛으로 이송된다. 최장 처리시간 유닛인 스핀코터(SC)가 처리사이클(5)에서 두번째 웨이퍼의 처리를 시작할때, 반송대기시간이 발생하고, 제8도 플로우챠트의 스텝(S2, S3)이 다시 실행된다. 이때, 첫번째 웨이퍼는 스핀코터(SC) 다음의 처리유닛(즉, 제2핫 플레이트 HP2)에 있으므로, 첫번째 웨이퍼의 처리 및 반송은 스텝(S3)에서 계속된다. 제9도의 처리사이클(5∼7)에 있어서, 제1스킵모드가 실행되어 첫번째 웨이퍼만 순차적으로 반송한다.
제9도의 처리사이클(7)에서 스핀코터(SC) 또는 최장 처리시간 유닛이 두번째 웨이퍼의 처리를 완료하였을때, 스핀코터(SC) 이전의 반송경로 상에 존재하는 웨이퍼는 각각 후속 처리 유닛으로 반송된다. 처리사이클(8)에서 스핀코터(SC) 또는 최장 처리시간 유닛이 세번째 웨이퍼의 처리를 시작할 때 반송대기시간이 발생하고, 제8도 플로우차트의 스텝(S2, S3)이 다시 실행된다.
제1스킵모드에 있어서, 스핀코터(SC) 또는 최장 처리시간 유닛이 웨이퍼의 처리를 시작할 때, 스핀코터(SC) 이후의 반송경로에 존재하는 웨이퍼에 대한 처리 및 반송이 계속되는 반면, 스핀코터(SC) 이전의 반송경로상에 존재하는 웨이퍼에 대한 반송은 중지된다. 따라서, 처리중인 웨이퍼에 오버베이킹과 같은 어떠한 악영향을 미치지 않고, 최장 처리시간 유닛 이후의 반송경로 상에 존재하는 웨이퍼에 대해 필요한 처리를 빠르게 완료한다.
제9도의 예에서, 스핀코터(SC) 이후의 반송경로 상에 위치된 웨이퍼의 처리 및 반송은 스핀코터(SC) 또는 최장 처리시간 유닛의 처리가 완료되기 이전에 완료된다. 그러나, 처리시방에 따라서는 스핀코터(SC) 이후의 반송경로상에 존재하는 웨이퍼의 처리 및 반송이 완료되기 이전에 스핀코터 (SC) 또는 최장 처리시간 유닛의 처리를 완료할 수도 있다.
제9도의 예와 같이, 스핀코터(SC) 또는 최장 처리시간 유닛의 처리가 완료되기 이전에 스핀코터(SC) 이후의 반송경로 상에 존재하는 웨이퍼의 처리 및 반송이 완료되는 경우, 상기한 제1조건은 불필요하게 된다. 인덱서 (IND)로부터의 웨이퍼 이송이 재개될 것인가를 판정하기 위해 제8도 플로우챠트의 스텝(S4)에서 제2조건(C2)만이 사용될 때, 제9도에 나타낸 처리사이클(5, 6)에서 다섯번째 웨이퍼는 인덱서(IND)에 대기하지 않는다.
반대로, 스핀코터(SC) 이후의 반송경로상에 존재하는 웨이퍼의 처리 및 반송이 완료되기 이전에 스핀코터(SC) 또는 최장 처리시간 유닛의 처리가 완료되는 경우, 상기 제2조건(C2)이 불필요하게 된다. 다른 가능한 응용에 따라, 사용자는 처리시방에 따라 2개의 조건(C1, C2)중 하나를 선택할 수 있고, 판단을 위해 선택된 조건을 사용할 수 있다.
[C. 실시예 3]
제10도는 본 발명에 따라 실시예 3에서 실행되는 제어루틴을 나타내는 플로우챠트이다. 제10도의 플로우챠트는 제8도에 나타낸 실시예 2의 플로우챠트에서 스텝(S3, S4) 사이에 삽입되는 스텝(S11∼S13)을 포함한다. 스텝(S11)에서 상술된 바와 같이, 제1스킵모드에서 동작하는 동안 처리유닛 중의 하나가 경보를 발생할때, 제10도의 절차가 실행된다.
각각의 처리유닛이 이상을 검출하는 경우, 그 처리유닛은 경보를 발생하여 이상발생을 콘트롤러(50)에 알린다. 예를들면, 스핀코터(SC)에서 화학용액의 양이 부족하거나 또는 핫플레이트(HP1, HP2)에서 이상온도가 관측될 때 경보가 발생된다. 이때, 콘트롤러(50)는 스텝(S11)에서 경보를 발생하여 이상발생을 사용자에게 알리고, 스텝(S12, S13)에서 경보에 대응하는 필요한 제어를 실행한다.
제10도의 플로우챠트중 스텝(S12)의 제2스킵모드에 있어서, 콘트롤러(50)는 경보를 발생하는 처리유닛(이후, 경보발생 처리유닛이라 한다) 이후의 반송경로 상에 위치되어 처리중이던 웨이퍼의 처리 및 반송을 계속한다. 한편, 경보발생 처리유닛 이전의 반송경로 상에 위치되어 처리중이던 웨이페에 대해서는 콘트롤러(50)가 각 처리유닛에서의 처리완료 이후에 반송을 중지 하여 처리장치의 각 대기위치에서 이들 웨이퍼를 유지한다.
경보발생시 각 처리유닛 사이의 어떤 경로(Pl ∼P6)상에 존재하는 웨이퍼라도 적어도 후속 처리유낫으로는 이송된다.
처리시방 또는 처리장치에 따라서, 복수의 동등한 처리유닛이 반송경로상에 병렬로 배치될 수 있다. 예를들면, 제7도의 핫 플레이트(HP1)는 병렬로 배치된 복수의 핫 플레이트로 교체된다. 병렬로 배치된 복수의 동등한 처리유닛중 하나의 처리유닛이 경보를 발생하는 경우, 경보발생 처리유닛과 동등한 다른 동등한 처리유닛에 존재하는 웨이퍼에 대한 처리가 완료될 때까지 처리가 계속된다.
제11(a)도 및 제11(b)도는 제1스킵모드에서 동작하는 동안 제2스킵모드가 경보에 의해 활성화될때의 상세 절차를 나타내는 도면이다. 제11(a)도의 예에서, 스핀코터(SC) 또는 최장 처리시간 유닛 이후에 위치되는 처리유닛(제2쿨 플레이트 CP2)이 제9도의 처리사이클(5)에서 경보를 발생한다. 이 실시예에서와 같이 경보발생 처리유닛이 최장 처리시간 유닛 이후에 위치될 때, 경보발생 처리유닛 이전의 반송경로 상에 존재하는 웨이퍼는 제2스킵모드에서 대기한다.
제11(b)도의 예에서, 스핀코터(SC) 또는 최장 처리시간 유닛 이전에 위치된 처리유닛(제1쿨 플레이트 CP1)이 제9도의 처리사이클(5)에서 경보를 발생한다. 경보발생 처리유닛이 최장 처리시간 유닛 이전에 위치될 때, 경보발생 처리유닛 이전의 반송경로상에 존재하는 웨이퍼(제11(b)도의 예에서 제1핫 플레이트(HP1)에 존재하는 네번째 웨이퍼)는 제2스킵모드에서 대기한다. 그 동안, 경보발생 처리유닛 이후 및 최장 처리시간 유닛 이전의 반송경로상에 존재하는 웨이퍼(제11(b)도의 예에서 제1쿨 플레이트(CP1)에 존재하는 세번째 웨이퍼)는 제1스킵모드에서 대기한다. 경보발생 처리유닛 및 최장 처리시간 유닛 이후의 반송경로 상에 존재하는 웨이퍼에 대한 처리 및 반송은 제1스킵모드에서 계속된다.
제1스킵모드로 동작하는 동안 경보가 발생할 때, 제1스킵모드 및 제2스킵모드는 다중 방식으로 실행된다. 상기 설명으로부터 확실히 이해되는 바와 같이, 제2스킵모드가 제1스킵모드에 우선한다. 제10도의 플로우챠트중 스텝(S13)에서 경보가 취소될 때, 제2스킵모드에서 중지된 상태로부터 처리가 재개된다.
실시예 3에 있어서, 제1스킵모드로 동작하는 동안 경보가 발생할 때, 제2스킵모드가 실행되어 경보발생 처리유닛 이후의 반송경로 상에 존재하는 웨이퍼의 처리 및 반송을 계속한다. 따라서, 처리중인 웨이퍼에 오버베이킹과 같은 어떠한 악영향을 미치지 않고 경보발생 처리유닛 이후의 반송경로 상에 존재하는 웨이퍼에 대해 필요한 처리를 완료한다.
본 발명이 비록 상세하게 설명되고 도시되었지만, 그것은 예시와 예일뿐 그것에 한정되지 않고, 본 발명의 사상과 범위는 부가된 청구항에 의해서만 한정되는 것을 분명히 이해해야 한다.

Claims (8)

  1. 미리 설정된 반송경로를 통해서 기판을 복수의 처리유닛으로 순차적으로 반송하고, 이렇게 반송된 기판을 처리하는 기판처리장치의 제어방법에 있어서, 상기 복수의 처리유닛중 하나의 처리유닛이 이상발생을 나타내는 경보를 발생할 때 스킵모드로 제어를 실행하는 스텝을 구비하고, 상기 스킵모드 제어는, 상기 경보발생 처리유닛 이후의 상기 반송경로 상에 존재하는 각각의 기판에 대한 처리 및 반송을 상기 미리 설정된 반송경로가 끝날 때까지 계속하지만, 상기 경보발생 처리유닛 이전의 상기 반송경로 상에 존재하는 각각의 기판에 대한 반송은 중지하는 것을 특징으로 하는 기판처리장치의 제어방법.
  2. 제1항에 있어서, 상기 스킵모드와, 상기 기판처리장치의 동작을 중지하기 전에 상기 반송경로 상에 위치되어 처리중이던 각각의 기판에 대한 처리 및 반송을 상기 반송경로가 끝날 때까지는 계속하는 처리완료모드 중 하나를 선택하는 스텝과, 경보가 발생할 때 상기 선택된 모드를 실행하는 스텝을 더 구비하는 것을 특징으로 하는 기판처리장치의 제어방법.
  3. 미리 설정된 반송경로를 통해서 기판을 복수의 처리유닛으로 순차적으로 반송하고, 이렇게 반송된 기판을 처리하는 기판처리장치의 제어방법에 있어서, 스킵모드 대상유닛으로서 상기 복수의 처리유닛중 적어도 하나의 처리유닛을 선택하는 스텝과, 상기 복수의 처리유닛중 하나의 처리유닛이 이상발생을 나타내는 경보를 발생할 때 스킵모드로 제어를 실행하는 스텝을 구비하고, 상기 스킵모드는, 상기 스킵모드 대상유닛 이후의 반송경로상에 존재하는 각각의 기판에 대한 처리 및 반송을 미리 설정된 반송경로가 끝날 때까지 계속하지만, 상기 스킵모드 대상유닛 이전의 상기 반송경로 상에 존재하는 각각의 기판에 대한 반송은 중지하는 것을 특징으로 하는 기판처리장치의 제어방법.
  4. 제3항에 있어서, 상기 스킵모드와, 상기 기판처리장치의 동작을 중지하기 전에 상기 반송경로 상에 위치되어 처리중인 각각의 기판에 대한 처리 및 반송을 상기 반송경로가 끝날 때까지 계속하는 처리완료모드 중 하나를 선택하는 스텝과, 경보가 발생할 때 상기 선택된 모드를 실행하는 스텝을 더 구비하는 것을 특징으로 하는 기판처리장치의 제어방법.
  5. 제3항에 있어서, 상기 스킵모드 대상유닛은 기판상에 화학재료의 층을 도포하는 도포장치를 구비하는 것을 특징으로 하는 기판처리장치의 제어 방법.
  6. 미리 설정된 반송경로를 통해서 기판을 복수의 처리유닛으로 순차적으로 반송하고 이렇게 반송된 기판을 처리하는 기판처리장치의 제어방법에 있어서, 상기 복수의 처리유닛 중 가장 긴 처리시간을 가지는 최장 처리시간 유닛으로 기판을 이송하기 전에 대기시간이 발생할 때 제1스킵모드로 제어를 실행하는 스텝을 구비하고, 상기 제1스킵모드는, 상기 최장 처리시간 유닛 이후의 상기 반송경로 상에 존재하는 각각의 기판에 대한 처리 및 반송을 상기 미리 설정된 반송경로가 끝날 때까지 계속하지만, 최장 처리시간 유닛 이전의 상기 반송경로상에 존재하는 각각의 기판에 대한 반송은 중지하는 것을 특징으로 하는 기판처리장치의 제어방법.
  7. 제6항에 있어서, 상기 제1스킵모드가 실행되는 동안 상기 복수의 처리유닛중 하나의 처리유닛이 이상발생을 나타내는 경보를 발생할 때 제2스킵모드로 제어를 실행하는 스텝을 더 구비하고 상기 제2스킵모드는, 상기 경보발생 처리유닛 이후의 상기 반송경로 상에 존재하는 각각의 기판에 대한 처리 및 반송을 상기 미리 설정된 반송경로가 끝날 때까지 계속하지만, 상기 경보발생 처리유닛 이전의 상기 반송경로 상에 존재하는 각각의 기판에 대한 처리 및 반송은 중지하는 것을 특징으로 하는 기판처리장치의 제어방법.
  8. 제6항에 있어서, 스킵모드 대상유닛으로서 상기 복수의 처리유닛 중 적어도 하나의 처리유닛을 선택하는 스텝과, 상기 제1스킵모드가 실행되는 동안 상기 복수의 처리유닛 중 하나의 처리유닛이 이상발생을 나타내는 경보를 발생할 때 제2스킵모드로 제어를 실행하는 스텝을 더 구비하고, 상기 제2스킵모드는, 상기 스킵모드 대상유닛 이후의 상기 반송경로 상에 존재하는 각각의 기판에 대한 처리 및 반송을 상기 미리 설정된 반송경가 끝날 때까지 계속하지만, 상기 스킵모드 대상유닛 이전의 상기 반송경로 상에 존재하는 각각의 기판에 대한 반송은 중지하는 것을 특징으로 하는 기판처리장치의 제어방법.
KR1019960046194A 1995-10-27 1996-10-16 기판처리장치 및 그 제어방법 KR100273939B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP95-303459 1995-10-27
JP30345995A JP3811204B2 (ja) 1995-10-27 1995-10-27 基板処理装置の制御方法
JP30345895A JP3512539B2 (ja) 1995-10-27 1995-10-27 基板処理装置の制御方法
JP95-303458 1995-10-27

Publications (2)

Publication Number Publication Date
KR970023972A KR970023972A (ko) 1997-05-30
KR100273939B1 true KR100273939B1 (ko) 2001-01-15

Family

ID=26563519

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960046194A KR100273939B1 (ko) 1995-10-27 1996-10-16 기판처리장치 및 그 제어방법

Country Status (2)

Country Link
US (1) US5898588A (ko)
KR (1) KR100273939B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101018512B1 (ko) * 2004-07-07 2011-03-03 도쿄엘렉트론가부시키가이샤 기판의 회수 방법 및 기판 처리 장치
KR20180089292A (ko) * 2017-01-31 2018-08-08 캐논 가부시끼가이샤 기판 처리 장치, 기판 처리 시스템, 기판 처리 방법, 물품 제조 방법, 및 컴퓨터 프로그램

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5691897A (en) * 1995-05-30 1997-11-25 Roy-G-Biv Corporation Motion control systems
US6405094B1 (en) * 1998-07-10 2002-06-11 Tokyo Electron Limited Apparatus and method of collecting substrates abnormally processed or processed previous to ordinary processing
JP2000242304A (ja) * 1999-02-19 2000-09-08 Mitsubishi Electric Corp プロセス制御装置およびプロセス制御方法
JP3998372B2 (ja) * 1999-06-30 2007-10-24 株式会社東芝 半導体処理工程制御システム、半導体処理工程制御方法、及び、そのための処理を記録した記録媒体
US7404681B1 (en) * 2000-05-31 2008-07-29 Fsi International, Inc. Coating methods and apparatus for coating
US7904194B2 (en) * 2001-02-09 2011-03-08 Roy-G-Biv Corporation Event management systems and methods for motion control systems
US6502294B2 (en) 2001-06-08 2003-01-07 Unova Ip Corp. Transfer line workpiece inspection apparatus and method
US20040072450A1 (en) * 2002-10-15 2004-04-15 Collins Jimmy D. Spin-coating methods and apparatuses for spin-coating, including pressure sensor
US7699021B2 (en) 2004-12-22 2010-04-20 Sokudo Co., Ltd. Cluster tool substrate throughput optimization
US7819079B2 (en) 2004-12-22 2010-10-26 Applied Materials, Inc. Cartesian cluster tool configuration for lithography type processes
US7651306B2 (en) 2004-12-22 2010-01-26 Applied Materials, Inc. Cartesian robot cluster tool architecture
US7798764B2 (en) 2005-12-22 2010-09-21 Applied Materials, Inc. Substrate processing sequence in a cartesian robot cluster tool
US7255747B2 (en) 2004-12-22 2007-08-14 Sokudo Co., Ltd. Coat/develop module with independent stations
DE102006008261A1 (de) * 2006-02-22 2007-08-30 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Ätzlösung und Verfahren zur Strukturierung eines UBM-Schichtsystems
US20080051930A1 (en) * 2006-07-10 2008-02-28 Oh Hilario L Scheduling method for processing equipment
US7522968B2 (en) * 2006-07-10 2009-04-21 Applied Materials, Inc. Scheduling method for processing equipment
WO2008008727A2 (en) * 2006-07-10 2008-01-17 Applied Materials, Inc. Scheduling method for processing equipment
US7738987B2 (en) * 2006-11-28 2010-06-15 Tokyo Electron Limited Device and method for controlling substrate processing apparatus
JP5465995B2 (ja) * 2009-01-06 2014-04-09 株式会社日立国際電気 基板処理システム、収集ユニット、基板処理装置のデータ処理方法および基板処理装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03211749A (ja) * 1990-01-13 1991-09-17 Tokyo Electron Ltd 半導体製造装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0189279B1 (en) * 1985-01-22 1991-10-09 Applied Materials, Inc. Semiconductor processing system
US4806057A (en) * 1986-04-22 1989-02-21 Motion Manufacturing, Inc. Automatic wafer loading method and apparatus
US4818327A (en) * 1987-07-16 1989-04-04 Texas Instruments Incorporated Wafer processing apparatus
JPH0417347A (ja) * 1990-05-10 1992-01-22 Tokyo Electron Ltd プローブ装置
US5399531A (en) * 1990-12-17 1995-03-21 United Micrpelectronics Corporation Single semiconductor wafer transfer method and plural processing station manufacturing system
JPH04305918A (ja) * 1991-04-02 1992-10-28 Dainippon Screen Mfg Co Ltd 回転式基板処理装置
US5171393A (en) * 1991-07-29 1992-12-15 Moffat William A Wafer processing apparatus
KR100304127B1 (ko) * 1992-07-29 2001-11-30 이노마다 시게오 가반식 밀폐 컨테이너를 사용한 전자기판 처리시스템과 그의 장치
JP3005373B2 (ja) * 1992-10-23 2000-01-31 東京エレクトロン株式会社 処理装置
CN1088002A (zh) * 1992-11-16 1994-06-15 东京电子株式会社 制造液晶显示器基板及评价半导体晶体的方法与装置
US5295777A (en) * 1992-12-23 1994-03-22 Materials Research Corporation Wafer transport module with rotatable and horizontally extendable wafer holder
US5387067A (en) * 1993-01-14 1995-02-07 Applied Materials, Inc. Direct load/unload semiconductor wafer cassette apparatus and transfer system
JPH06244268A (ja) * 1993-02-16 1994-09-02 Tokyo Electron Tohoku Ltd 移載装置
JP2866570B2 (ja) * 1993-12-28 1999-03-08 大日本スクリーン製造株式会社 基板処理装置
JP3331746B2 (ja) * 1994-05-17 2002-10-07 神鋼電機株式会社 搬送システム
US5486080A (en) * 1994-06-30 1996-01-23 Diamond Semiconductor Group, Inc. High speed movement of workpieces in vacuum processing
US5563095A (en) * 1994-12-01 1996-10-08 Frey; Jeffrey Method for manufacturing semiconductor devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03211749A (ja) * 1990-01-13 1991-09-17 Tokyo Electron Ltd 半導体製造装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101018512B1 (ko) * 2004-07-07 2011-03-03 도쿄엘렉트론가부시키가이샤 기판의 회수 방법 및 기판 처리 장치
KR20180089292A (ko) * 2017-01-31 2018-08-08 캐논 가부시끼가이샤 기판 처리 장치, 기판 처리 시스템, 기판 처리 방법, 물품 제조 방법, 및 컴퓨터 프로그램
KR102277776B1 (ko) * 2017-01-31 2021-07-15 캐논 가부시끼가이샤 기판 처리 장치, 기판 처리 시스템, 기판 처리 방법, 물품 제조 방법, 및 컴퓨터 프로그램

Also Published As

Publication number Publication date
US5898588A (en) 1999-04-27
KR970023972A (ko) 1997-05-30

Similar Documents

Publication Publication Date Title
KR100273939B1 (ko) 기판처리장치 및 그 제어방법
KR102225957B1 (ko) 기판 처리 장치
KR101018512B1 (ko) 기판의 회수 방법 및 기판 처리 장치
US8025023B2 (en) Coating and developing system, coating and developing method and storage medium
US7597492B2 (en) Coating and developing system, coating and developing method and storage medium
US8702370B2 (en) Substrate transfer method for performing processes including photolithography sequence
US7880859B2 (en) Substrate processing system and substrate processing method
US20090014126A1 (en) Substrate processing apparatus and substrate processing method
KR20070055394A (ko) 기판반송처리 장치, 기판 반송 처리 장치에 있어서의 장해대책 방법, 및 장해 대책 프로그램을 기억한 기억 매체
JP2009135293A (ja) 基板処理装置
TW201209885A (en) Substrate processing system and substrate processing method
KR102030896B1 (ko) 기판 처리 장치 및 기판 처리 방법
JPS6278828A (ja) 表面処理方法およびその装置
US8046095B2 (en) Substrate processing system and substrate transfer method
JP5936853B2 (ja) 基板処理装置および基板処理方法
JP2010153473A (ja) 基板処理装置
JP2000200822A (ja) 処理システム
JP3512539B2 (ja) 基板処理装置の制御方法
JP3544262B2 (ja) 基板処理装置
JPH11340297A (ja) 基板搬送装置および方法
JP3811204B2 (ja) 基板処理装置の制御方法
JP4071139B2 (ja) 基板処理装置の制御方法
JP2018049334A (ja) 基板処理管理装置、基板処理管理方法および基板処理管理プログラム
JPH08274141A (ja) 基板搬送装置
KR100495163B1 (ko) 처리 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
O035 Opposition [patent]: request for opposition
O132 Decision on opposition [patent]
O074 Maintenance of registration after opposition [patent]: final registration of opposition
FPAY Annual fee payment

Payment date: 20130819

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20140826

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20150820

Year of fee payment: 16

EXPY Expiration of term