JPH0417347A - プローブ装置 - Google Patents

プローブ装置

Info

Publication number
JPH0417347A
JPH0417347A JP2120679A JP12067990A JPH0417347A JP H0417347 A JPH0417347 A JP H0417347A JP 2120679 A JP2120679 A JP 2120679A JP 12067990 A JP12067990 A JP 12067990A JP H0417347 A JPH0417347 A JP H0417347A
Authority
JP
Japan
Prior art keywords
measurement
stages
wafer
stage
probe device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2120679A
Other languages
English (en)
Inventor
Seiichi Hoshi
誠一 星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2120679A priority Critical patent/JPH0417347A/ja
Priority to US07/696,930 priority patent/US5166603A/en
Publication of JPH0417347A publication Critical patent/JPH0417347A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】
この発明はプローブ装置に関する。
【従来の技術】
集積回路(IC)等の半導体製造工程における測定の1
つとしてプローブ測定がある。このプローブ測定は、被
測定体例えば半導体ウエーノ\上でのパターン形成によ
り完成された半導体チ・ツブをブロー式の探針即ちプロ
ーブ針を用いて測定器等からなる測定回路(テスタ)と
電気的に接続し、電気的特性を測定するものである。 従来、−船釣にはプローブ装置は、1個の測定ステージ
と、この測定ステージに対しウェーハを搬入、搬出する
ローダとて構成されている。 また、最近は、高価なりリーンルームの空間を有効に使
用でき、且つ、測定工程のスループットの向上か可能な
ように、1台のプローブ装置の内部に1個のローダと、
複数、少なくとも2個の測定ステージを設けたものか提
案されている(例えば特開昭62−35212号公報等
)。このプローブ装置は、ローダ部を中央に設置し、左
右に測定ステージを配するもので、ローダ部から半導体
ウェーノ\を左右の測定ステージに振り分けることによ
り、2個の測定ステージを有効に使用するようにして、
スループットの向上を図っている。
【発明が解決しようとする課題】
ところで、測定工程には、同一品種のウェーハに対して
異なる測定モードでの測定を行いたい場合がある。従来
、このように測定モードか異なる測定をする場合には、
異なるプローブ装置を用いるようにしている。 ところか、複数台のプローブ装置をクリーンル−ム内に
設けるときは、広いスペースのクリーンルームを必要と
し、より高価格になってしまう欠点かある。 また、前記の複数の測定ステージを有するプローブ装置
は、カセット内に収納されたウエーノ\を左右の測定ス
テージに振り分けて測定することにより、スループット
の向上を図るものであり、各測定ステージで異なる測定
モードの測定をすることは考慮されていなかった。 この発明は、以上の点に鑑み、複数の測定ステジを有効
に使用できるようにしたプローブ装置を提供することを
目的とする。
【課題を解決するための手段】
この発明は、少なくとも2つの測定ステージを備えたプ
ローブ装置において、被測定体の測定内容に応じて各測
定ステージをフルに活用できるようにプログラマブルに
(7たことを特徴とする。
【作用] 入力手段から各測定ステージの動作制御のためのパラメ
ータがそれぞれ入力され、各測定ステジはそのパラメー
タにより設定された動作を行う。 例えば、ローダに設置されたキャリア内のつ工−ハを測
定する際に、2つの測定ステージのとちらて測定するか
、あるいは両方の測定ステージで測定するか等の選択か
、前記パラメータにより設定されて、複数の測定ステー
ジが効率よく使用される。 【実施例】 以下、この発明を2個の測定ステージを有するウェーハ
プローバに適用した場合の一実施例について、図を参照
しながら説明する。 このウェーハプローバは、第1図に示すように中央にロ
ーダ部1を有し、このローダ部1の左側に第1の測定ス
テージ2が、右側に第2の測定ステージ3が配置される
。 この例では、ローダ部1には、2個のウェーハカセット
11が収納できるようになっており、これらウェーハカ
セット11は、それぞれ第2図に示すようにカセット載
置台12に載置され、カセット載置台12がモータ13
により上下動させられるように構成されている。そして
、ウェーハカセット1]に対向するようにピンセット1
4が設けられ、ウェーハWは、このピンセット14によ
りカセット11の所望の高さ位置より取り出され、ある
いは、カセット11に収納されるように構成されている
。 第1及び第2の測定ステージ2,3は、同様の構成を有
し、ローダ部1との間でウェー/%Wの受は渡しを行う
回転アーム21..31と、ウェーハWの載置台22,
32とを備えている。載置台22.32は、ウェーハW
を仮固定、例えば真空吸着により仮固定する。また、載
置台22,32はX−Yステージ23.33の、水平方
向の互いに直交する2方向X及びY方向に移動可能なス
テージにより、測定位置に移動されるとともに、上下方
向Z及び回転方向θにも移動可能となるように構成され
ている。 測定ステージ2,3の測定位置にはウェーハWの半導体
チップの電極パッド列に当接するプローブ針列24.3
4を備えるプローブカード25゜35が設けられている
。 ローダ部1の筐体上方の後面側には、支柱4]が設置さ
れ、この支柱41を軸とし、ローダ部1の中心を中心と
して左/右に50°回転可能なアム42が支柱41に取
り付けられている。このアーム42の先端には、ウェー
ハWの半導体チップを拡大して観測することが可能なマ
イクロスコープ43が取り付けられている。マイクロス
コブ43は、垂直方向に上下動可能な状態で取り(=j
けられている。このマイクロスコープ43は、測定ステ
ージ2.3に共通に使用されるものである。 また、第3図に示すように、ローダ部1.第1及び第2
の測定ステージ2.3のそれぞれには、その動作を制御
するためのCPU51,52.53か内蔵されている。 そして、第1の測定ステージ2には、マスターCPU5
0か設けられ、これにはシステムプログランやパラメー
タの入力手段として使用されるフロッピーディスクのフ
ロッピーディスクコントローラ54が接続されている。 そして、測定しようトスる品種のウェーハWに応じて設
定される測定モード、搬送モード、測定結果のプリント
アウトモード等かパラメータとして書き込まれているフ
ロッピーディスク55か、このフロッピーディスクコン
トローラ54にてローディングされて、マスターCPU
50にて測定ステージ2及び3並びにローダ1のシステ
ムプログラムが設定されると共に上記パラメータの設定
がなされる。 この場合、測定モードのパラメータの1つとして、ウェ
ーハWをどちらのステージで測定するか、両方のステー
ジ−て測定するか等が含まれる。搬送モードは、測定モ
ードに合わせて設定される。 なお、プローブカード25.35のプローブ針24.3
4の針先は、適宜、研磨する必要があるが、この研磨の
タイミンクをフロッピーディスク55の中にパラメータ
として予め設定しておくことにより、自動的に針先の研
磨を行うことができる。また、プローブ針先の研磨板の
交換タイミングもパラメータとして設定しておくことも
てきる。 次に、フロッピーディスク55に入力されたパラメータ
によって設定された測定モードか、第1の測定ステージ
2て第1の測定を行った後、第2の測定ステージ3て、
第1の測定とは異なる第2の測定を行なうようにするも
のである場合の動作について説明する。 先ず、カセット11からウェーハWかピンセット14に
よって取り出される。このウェーハWは、そのオリエン
テーションフラットを基準にしてプリアライメントされ
た後、第1の測定ステージ2の回転アーム21を介して
載置台22に載置される。そして、ファインアライメン
ト位置においてアライメントされたウェーハWについて
、マイクロスコープ41,42.43を用いてウェーハ
上のスクライブラインやパターン等を参照して正確にア
ライメントが行なわれたことを確認することかできる。 その後、載置台22がX−Yステージ23により移動さ
れることにより、ウェーハWはプローブカード25の真
下の測定位置に移動させられる。そして、載置台22が
所定距離たけ上昇することにより、プローブカードのプ
ローブ針列とウェーハW上の各半導体チップの電極パッ
ド列とが接触させられて、この接触状態でテスタ(図示
せず)により半導体チップの電気的特性の測定かなされ
る。そして、1つのチップまたは同時に複数個のチップ
の測定が終了したら、順次半導体チップ間隔たけ移動し
、前記接触測定動作を繰り返し実行して、ウェーハW上
の全半導体チップの測定を行う。 ウェーハWの測定が終了したら、載置台22は下降し、
X−Yステージ23によりアンロード位置まで戻され、
回転アーム21によりローダ1のピンセット14に受は
渡される。ピンセット14は、受は取ったウェーハWを
オリエンテーションフラットを基準にした予備アライメ
ントを行った後、回転アーム31を介して第2の測定ス
テージ3の載置台32上に載置される。そして、この第
2の測定ステージ3において、前記第1の測定ステージ
2での測定と同様にして、第1の測定ステージ2での測
定とは別個の内容の測定が行われる。 一方、第2の測定ステージ3の載置台32にウェーハW
の受は渡しを行った後、ローダ1のピンセット14は、
カセット11から次のウェーハWか取り出され、予備ア
ライメントを行った後、第1の測定ステージ2にそのウ
ェーハWを受は渡し、前記のように測定を行う。 フロッピーディスク55で入力されたパラメタによって
、測定モートか第1及び第2の測定ステージ2及び3に
よって同し測定を行うように設定されたときは、ローダ
1は、ウェーハWを第1及び第2の測定ステージ2及び
3に交互に振り分けるように動作する。 以上のようにしてプローブ装置は、1つのフロッピーデ
ィスクコントローラからの1枚のフロッピーディスクに
よるシステムパラメータの入力により、2つの測定ステ
ージ2及び3の、それぞれの測定モードが設定され、2
つの測定ステージ2及び3でそれぞれ異なる測定を行う
ことができる。 なお、この例のプローブ装置は、欠けた非円形ウェーハ
の測定が可能なように考慮されている。 即ち、プローブ装置のデイスプレィには、CPU52ま
たは53に円形/非円形ウェー71の区別を教えるため
の選択表示、例えば「欠けたウェハの測定をおこないま
すか?」及び「ノ\イ」 「イイエ」の表示を行い、測
定者か「ノ入イ」を選択し、「プロファイラを使用しま
すか?」及び「ノ1イ」「イイエ」の表示を行い、「ハ
イ」を選択したときは、プロファイラを用いて欠はウエ
ーノ\の測定か行ワれる。即ち、センサによって、非円
形ウェハの測定方向の最初のチップを自動認識して検出
しながら、測定か行われる。 プロファイラを用いない測定を選択したときは、ウェー
ハWで測定する領域をデイスプレィにおいて設定するこ
とにより、欠はウェーIXWの測定を行う。 また、通常、ウェーハWに焼き付けられている半導体チ
ップは全部測定を行うか、ステッパー等で焼き付けられ
たチップパターンで測定をしたくない部分が発生するこ
とがある。このように測定をしたくない部分がある時は
、前記と同様にして、CRTデイスプレィやマイクロス
コープにおいて、ウェーハWに対して測定したくないチ
ップを避は測定したいチップの指定を行うことにより、
測定領域を任意に指定することができる。 なお、以上の例では、2つの測定ステージをプローブ装
置に設けた場合であるか、この発明は、3以上の測定ス
テージを有するプローブ装置の場合にも、適用できるこ
とはいうまでもない。 また、この発明は、ウェーハプローバに限らす、デバイ
スプローバその他のプローブ装置に適用することができ
ることは勿論である。
【発明の効果】
以上説明したように、この発明によれば、複数の測定ス
テージを有するプローブ装置において、1つの入力手段
により、それぞれの測定ステージに対するパラメータを
設定可能にしているので、例えば測定しようとする被測
定体をどの測定ステージで測定するか、あるいは複数の
測定ステージで測定するかを設定することができ、複数
の測定ステージを有効に使用することができる。
【図面の簡単な説明】
第1図は、この発明によるプローブ装置の一実施例の上
面図、第2図は、その側面図、第3図は、その制御部の
構成を示す図である。 1、ローダ 2、第1の測定ステージ 3;第2の測定ステージ 22.32;載置台 23.33  X−Yステージ 50;マスタCPU 51.52,53.CPU 54;フロッピーディスクコントローラ55;フロッピ
ーディスク 上面図 第1図 代理人 弁理士 佐 藤 正 美 イa1+  5わ し?] 第2図

Claims (1)

    【特許請求の範囲】
  1.  少なくとも2つの測定ステージを備えたプローブ装置
    において、被測定体の測定内容に応じて各測定ステージ
    をフルに活用できるようにプログラマブルにしたことを
    特徴とするプローブ装置。
JP2120679A 1990-05-10 1990-05-10 プローブ装置 Pending JPH0417347A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2120679A JPH0417347A (ja) 1990-05-10 1990-05-10 プローブ装置
US07/696,930 US5166603A (en) 1990-05-10 1991-05-08 Probe method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2120679A JPH0417347A (ja) 1990-05-10 1990-05-10 プローブ装置

Publications (1)

Publication Number Publication Date
JPH0417347A true JPH0417347A (ja) 1992-01-22

Family

ID=14792261

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2120679A Pending JPH0417347A (ja) 1990-05-10 1990-05-10 プローブ装置

Country Status (2)

Country Link
US (1) US5166603A (ja)
JP (1) JPH0417347A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008091098A (ja) * 2006-09-29 2008-04-17 Toshiba Corp 開閉装置および開閉装置操作機構
JP2008182061A (ja) * 2007-01-25 2008-08-07 Tokyo Seimitsu Co Ltd プローバ

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5479108A (en) * 1992-11-25 1995-12-26 David Cheng Method and apparatus for handling wafers
US20020053734A1 (en) 1993-11-16 2002-05-09 Formfactor, Inc. Probe card assembly and kit, and methods of making same
US5691764A (en) * 1994-08-05 1997-11-25 Tokyo Electron Limited Apparatus for examining target objects such as LCD panels
US5898588A (en) * 1995-10-27 1999-04-27 Dainippon Screen Mfg. Co. Method and apparatus for controlling substrate processing apparatus
KR100245650B1 (ko) * 1996-09-17 2000-02-15 윤종용 반도체 제조라인의 계측시스템
US6053688A (en) * 1997-08-25 2000-04-25 Cheng; David Method and apparatus for loading and unloading wafers from a wafer carrier
US6164894A (en) * 1997-11-04 2000-12-26 Cheng; David Method and apparatus for integrated wafer handling and testing
KR101335916B1 (ko) * 2007-07-11 2013-12-03 삼성전자주식회사 테스트 장치
JP5086983B2 (ja) * 2008-12-15 2012-11-28 株式会社東芝 プローブ装置、処理装置及びウェハプローブテストの処理方法
DE102010023187A1 (de) * 2010-06-09 2011-12-15 Dtg International Gmbh Vorrichtung und Verfahren zum Untersuchen von Leiterplatten

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4856904A (en) * 1985-01-21 1989-08-15 Nikon Corporation Wafer inspecting apparatus
JPS6235212A (ja) * 1985-08-09 1987-02-16 Nippon Kogaku Kk <Nikon> 観察装置
KR960006869B1 (ko) * 1987-09-02 1996-05-23 도오교오 에레구토론 가부시끼가이샤 프로우브 장치에 의한 전기특성 검사방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008091098A (ja) * 2006-09-29 2008-04-17 Toshiba Corp 開閉装置および開閉装置操作機構
JP2008182061A (ja) * 2007-01-25 2008-08-07 Tokyo Seimitsu Co Ltd プローバ

Also Published As

Publication number Publication date
US5166603A (en) 1992-11-24

Similar Documents

Publication Publication Date Title
US6963208B2 (en) Probe device, probe card channel information creation program, and probe card information creation device
US5777485A (en) Probe method and apparatus with improved probe contact
US7319337B2 (en) Method and apparatus for pad aligned multiprobe wafer testing
JPH0417347A (ja) プローブ装置
CN113687215B (zh) 一种提高探针与晶圆测试点接触精度的方法及设备
US5086270A (en) Probe apparatus
TW200402819A (en) Method and apparatus for quantitative quality inspection of substrate such as wafer
US6011405A (en) Apparatus and method for probing multiple integrated circuit dice in a semiconductor wafer
JPH0422150A (ja) プローブ方法
JPH0682743B2 (ja) ウエハ処理装置
JP2832741B2 (ja) プローブ装置
JPH02224260A (ja) 位置合わせ方法
JP3138908B2 (ja) プローブ装置
JPH0669296A (ja) 試験装置
KR0138763B1 (ko) 프로우브 장치 및 그의 제어방법
JPH10144761A (ja) ウエハ処理装置システム、ウエハ処理装置、ウエハ処理装置の使用方法
US20090224787A1 (en) Probing apparatus for measuring electrical properties of integrated circuit devices on semiconductor wafer
JPH0666365B2 (ja) プロ−ブ装置
JPS6047433A (ja) 多品種搭載ウエハ試験装置
JP3761877B2 (ja) ウェハの検査方法
JPH0465851A (ja) 検査装置
US20240118338A1 (en) Method for setting up test apparatus and test apparatus
JPH02119235A (ja) プローブ装置
JPH0687473B2 (ja) ウエハプロ−バ
KR0127639B1 (ko) 프로우빙 시험 방법 및 그 장치