KR100271554B1 - 동기 신호 검출기 및 동기 신호 검출방법 - Google Patents

동기 신호 검출기 및 동기 신호 검출방법 Download PDF

Info

Publication number
KR100271554B1
KR100271554B1 KR1019930011294A KR930011294A KR100271554B1 KR 100271554 B1 KR100271554 B1 KR 100271554B1 KR 1019930011294 A KR1019930011294 A KR 1019930011294A KR 930011294 A KR930011294 A KR 930011294A KR 100271554 B1 KR100271554 B1 KR 100271554B1
Authority
KR
South Korea
Prior art keywords
signal
value
pattern
inversion
clock value
Prior art date
Application number
KR1019930011294A
Other languages
English (en)
Other versions
KR940006109A (ko
Inventor
야스유끼 차끼
히로유끼 이노
Original Assignee
이데이 노부유끼
소니 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이 노부유끼, 소니 가부시키가이샤 filed Critical 이데이 노부유끼
Publication of KR940006109A publication Critical patent/KR940006109A/ko
Application granted granted Critical
Publication of KR100271554B1 publication Critical patent/KR100271554B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
    • G11B27/19—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
    • G11B27/28—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording
    • G11B27/30—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording
    • G11B27/3027—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording used signal is digitally coded
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/22—Signal processing not specific to the method of recording or reproducing; Circuits therefor for reducing distortions
    • G11B20/225—Signal processing not specific to the method of recording or reproducing; Circuits therefor for reducing distortions for reducing wow or flutter

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

<구성> RF 신호를 2값화하는 2값 검출기와 2값 신호의 엣지부분을 빼내는 엣지 검출기(3)와 엣지간의 클럭의 수를 카운트하는 카운터(6)와 엣지간의 클럭 수값을 유지하고 RF 신호의 반전 때마다 차단으로 보내는 N개의 래치 회로 515N과 동기 패턴의 반전 간격의 각 클럭 수 값과 래치 회로 및 카운터가 보존한 수값을 비교해서 완전 일치한 경우에 그 취지의 신호를 출력하는 값일치기 7O∼7N와 엣지 검출기(3)의 출력의 AND를 취하므로서 동기 신호의 검출 출력을 얻는 AND 회로(8)를 갖고 있다.
<효과> 동기 신호의 패턴이 예컨대 긴 것이었다고 해도 간단한 구성이자 또는 적은 지연 시간으로 효율적인 동기 신호의 검출이 가능해진다.

Description

동기 신호 검출기 및 동기 신호 검출방법
종래부터 예컨대 광디스크, 자기디스크, 광자기디스크 등의 기록 메디아상에는 통상, 후의 신호 재생시에 쓰이는 동기 신호(동기 패턴, SYNC 패턴)이 기록되어 있다. 이 동기 신호(프레임 동기 신호)를 검출하는 종래의 구성에선 예컨대 제5도에 도시하듯이 D형 플립플롭(55)을 동기 신호의 패턴의 길이만큼 병렬하고(동기 신호의 비트 길이에 따른 수만큼 D형 플립플롭을 병렬한다), 그것들의 출력을 동기 패턴에 따른 적당한 패턴으로서 전체의 논리적을 취하는 (논리적 회로(58)에 의해서 논리적을 취한다) 것에 의해 입력 신호가 동기 신호인지 어떤지를 판별하게 되어 있다.
즉, 이 제5도에서 입력 단자(51)에는 예컨대 광디스크나 광자기디스크 등의 기록 메디아상의 예컨대 피트나 신호 기록 영역을 광학 픽업으로 판독한 RF 신호, 또는 자기디스크상으로부터 자기 헤드에 의해서 판독된 RF 신호가 공급된다.
이 RF 신호는 단자(54)부터의 클럭에 의거해서 동작하는 동시에 어떤 일정 레벨을 기준 (역치 레벨)으로서 해당 입력 RF 신호를 2값화하는 2값 검출기(52)로 보내진다.
이 2값 검출기(52)로부터의 2값 신호는 검출하려는 동기 신호의 패턴의 길이에 따른 복수개(O M개) 설치되는 동시에 각각 종속 접속된 D형 플립플롭(55O55M)에 차례로 보내진다. 또, 이들 D형 플립플롭(55O55M)은 상기 클럭에 의거해서 동작하는 동시에 각 D형 플립플롭(55O55M)부터는 포맷상에서 정해진 상기 동기 신호의 패턴에 따른 비반전 출력 또는 반전 출력(즉, 포맷으로 결정된 동기 패턴에 맞춰서 "H" 액티브인가 "L" 액티브인가를 회로상 선정토록 한다)이 꺼내어지게 된다.
이들 D 플립플롭(55O55M)부터의 비반전 출력 또는 반전 출력은 상기 논리적 회로(58)에 보내진다. 이 논리적 회로(58)는 상기 비반전 출력 또는 반전 출력의 논리적을 취함으로서 상기 입력 RF 신호의 2값 신호가 상기 동기 신호에 특유한 패턴(다른 데이타에 나타나지 않는 패턴)이 되었을 때 해당 동기 신호를 검출한 뜻을 나타내는 신호를 출력한다. 이 논리적 회로(58)부터의 출력이 동기 신호 검출 출력으로서 출력 단자(59)로부터 꺼내어진다.
또한, 예컨대 원래의 신호가 예컨대 비트 정보인 "1"인 때만 상태가 반전하는 소위 NRZI(Non Return to Zero Inverted) 등으로 되어 있으며 상기 동기 패턴으로서 비트 정보의 경계에서 상태가 반전하는 소위 NRZ(Non Return to Zero)에서 본 경우의 반전의 패턴이 생각되는 경우는 상기 제5도의 구성에서의 상기 D형 플립플롭의 회로열을 또다시 1계통 설치하고 이 새로 설치한 계통의 회로열의 출력과 상기 제5도의 논리적 회로(58)의 출력과의 논리합(OR)을 취하도록 하고 이 논리합 출력을 동기 신호 검출 출력으로 한다.
또, 상술같은 종래의 동기 신호의 검출을 위한 구성에선 동기 신호로서의 특유 패턴에 맞춰서 D형 플립플롭의 출력을 임의로 조합토록 하면 소위 패턴의 동기 신호를 검출하는 것이 가능으로 된다.
그런데, 상술한 종래의 동기 신호 검출을 위한 구성에선 예컨대, 동기 신호의 패턴이 길어지면 그만큼 D형 플립플롭을 많이 병렬해야 되며 회로 규모가 커진다는 결점이 있다.
또, 상기 종래의 구성에선 동기 신호의 패턴의 길이에 대응하는 수의 입력을 갖는 논리적 회로를 준비할 필요가 있으며 구성이 대형화하게 된다. 역으로 구성이 대형화하는 것을 방지하기 위해서 예컨대, 논리적 회로를 분할하게 했다면 각 구성 요소에 의한 지연 시간이 누적되게 되어서 회로 소자로서 요구되는 회로 스피드가 지연된다는 결점이 있다. 또한, 예컨대 논리적 회로를 분할한 경우에 예컨대 D 플립플롭을 래치로 하고 첨가해서 동작 속도를 유지했다고 해도 상기와 마찬가지로 동기 신호 검출에 대해서 지연 시간이 존재하게 된다.
그래서, 본 발명은 상술한 바와같은 실정을 감안하여 제안된 것이며 에컨대 동기 신호의 패턴이 긴 것이었다고 해도, 간단한 구성이자 적은 지연 시간(회로 스피드의 저감)으로 효율적으로 동기 신호를 검출할 수 있는 동기 신호 검출기 및 동기 신호 검출 방법을 제공하는 것을 목적으로 하는 것이다.
<과제를 해결하기 위한 수단>
본 발명의 동기 신호 검출기는 상술의 목적을 달성하기 위해서 제안된 것이며 일정 레벨을 기준으로 RF 신호를 2값 검출하는 2값 검출 수단과 2값 검출된 상기 RF 신호의 엣지 부분을 빼내어 펄스 열로 하는 엣지 검출 수단과 상기 빼내어진 각 엣지간의 클럭의 수를 카운트하는 카운트수단과 각 엣지간의 카운트된 클럭 수치를 유지하고 그 유지한 클럭 수치를 RF 신호의 반전이 일어날 때마다, 다음 래치로 보내는 N개의 래치 수단과 동기 패턴의 반전 간격의 각 클럭 수치와 그 반전 간격에 대응하는 상기 래치 수단 및 상기 카운트 수단이 보존한 각 클럭 수치를 비교하고 완전 일치했을 경우엔 상기 각 엣지간의 클럭 수치가 상기 동기 패턴의 반전 간격의 클럭 수치와 일치한 것을 나타내는 신호를 출력하는 N+1개의 비교 수단과, 상기 N+1개의 비교 수단과 상기 엣지 검출 수단의 출력의 논리적을 취하고 신호의 반전 패턴이 동기 신호의 전반전 패턴에 일치하는지 여부를 판정하는 판정 수단을 갖고 이루는 것이다.
여기에서 본 발명의 동기 신호 검출기에서 상기 래치 수단의 수는 상기 동기 패턴의 반전수 -1로 되어 있다.
또한, 본 발명의 동기 신호 검출 방법은 일정 레벨을 기준으로 RF 신호를 2값 검출하고 2값 검출된 상기 RF 신호의 엣지부분을 빼내어 펄스 열로 하고 상기 빼내어진 각 엣지간의 클럭의 수를 카운트하고 카운트된 각 엣지간의 클럭 수치를 보존하고 RF 신호의 반전이 일어날 때마다 다음 래치에 보존한 클럭 수치를 보내고 동기 패턴의 반전 간격의 각 클럭 수치와 상기 보존한 각 클럭 수치를 비교하고 완전 일치된 경우엔 상기 각 엣지간의 클럭 수치가 상기 동기 패턴의 반전 간격의 클럭 수치와 일치된 것을 나타내는 신호를 출력하고 상기 2값 검출한 RF 신호의 반전 패턴이 동기 신호의 전반적 패턴에 일치하는지 여부를 판정하는 것이다.
또한 다시, 본 발명의 동기 신호 검출 방법은 일정 레벨을 기준으로 RF 신호를 2값 검출하고 2값 검출된 상기 RF 신호의 엣지부분을 빼내어 펄스 열로 하고 상기 빼내어진 각 엣지간의 클럭수를 카운트하고 카운트된 각 엣지간의 클럭 수치를 보존하고 RF 신호의 반전이 일어날 때마다 다음 래치에 보존한 클럭 수치를 보내고 동기 패턴의 반전 간격의 각 클럭 수치와 상기 보존한 각 클럭 수치를 비교하고 양 클럭의 차이값이 일정 범위내인 경우에 상기 각 엣지간의 클럭 수치가 상기 동기 패턴의 반전 간격의 클럭 수치와 일치한 것을 나타내는 신호를 출력하고 상기 2값 검출한 RF 신호의 반전 패턴이 동기 신호의 전반전 패턴에 일치하는지 여부를 판정하게도 하고 있다.
제1도는 본 발명 실시예의 동기 신호 검출기의 개략 구성을 도시하는 블럭 회로도.
제2도는 동기 신호의 패턴의 1예를 도시하는 파형도.
제3도는 본 실시예 검출기의 각부의 동작을 설명하기 위한 파형 및 클럭 수치를 도시하는 도면.
제4도는 본 실시예의 동기 신호 검출에서의 여유도를 설명하기 위한 파형도.
제5도는 종래의 동기 신호 검출기의 개략 구성을 도시하는 블럭 회로도.
* 도면의 주요부분에 대한 부호의 설명
2 : 2값 검출기 3 : 엣지 검출기
5O5N: 래치 회로 6 : 카운터
717N: 값 일치기 8 : AND 회로
10110N: 부등식 일치기
본 발명은 예컨대 기록 메디아 상에 기록된 동기 신호(혹은 프레임 동기 신호)를 검출하기 위한 동기 신호 검출기 및 동기 신호 검출 방법에 관한 것이다.
본 발명의 동기 신호 검출기 및 동기 신호 검출 방법에 의하면 카운트 수단에서의 클럭수의 카운트에 의해서 2값 검출된 RF 신호의 반전 간격을 측정하고 이 측정한 반전 간격이 동기 신호의 패턴에 특유한 간격으로 되었을 때, 동기 신호를 검출한 뜻의 출력을 얻는다.
[실시예]
이하, 본 발명의 실시예를 도면 참조로 설명한다.
본 발명 실시예의 동기 신호 검출기 및 동기 신호 검출 방법은 예컨대 제1도에 도시하듯이 일정 레벨을 기준으로 RF 신호를 2값 검출하는 2값 검출기 2와 상기 2값 검출된 상기 RF 신호의 엣지부분을 빼내어서 펄스 열로 하는 엣지 검출기(3)와 상기 빼내어진 각 엣지간의 클럭의 수를 카운트하는 카운트(6)와 각 엣지간의 카운트된 클럭 수치를 유지하고 그 유지한 클럭 수치를 RF 신호의 반전이 일어날 때마다 다음 래치로 보내는 N개의 래치 회로 515N과, 동기 패턴의 반전 간격의 각 클럭 수치와 그 반전 간격에 대응하는 상기 래치 회로 515N및 상기 카운터(6)가 보존한 각 클럭 수치를 비교하여 완전 일치한 경우에는 상기 각 엣지간의 클럭 수치가 상기 동기 패턴의 반전 간격의 클럭 수치와 일치한 것을 나타내는 신호를 출력하는 N+1개의 비교 수단으로서 값 일치기 7O7N과 상기 N+1개의 값 일치기 7O7N과 상기 엣지 검출기(3)의 출력의 논리적(AND)을 취하고 신호의 반전 패턴이 동기 신호의 전반적 패턴에 일치하는지 여부를 판정하는 판정 수단으로서의 AND 회로(8)를 갖고 이루는 것이다.
여기에서 상기 래치 회로 515N의 개수 N는 상기 동기 패턴의 반전수 -1로 한다.
또한, 본 발명 실시예의 동기 신호 검출기 및 동기 신호 검출 방법은 예컨대 동기 신호의 패턴의 길이가 길고, 또 2값 검출 후의 NRZ(I) 패턴으로 보았을 때 엣지의 간격이 긴(바꿔말하면 NRZ 패턴에서 보았을 때 엣지의 간격이 길다) 경우에 유효하다. 이같은 패턴의 예를 제2도에 도시한다. 이 제2도에는 예컨대 비트 간격 T가 35T, 23T, 27T로 되는 동기 패턴을 에로 들고 있다.
이하, 이 제2도의 동기 패턴을 예로 하고 각부의 파형이나 카운트값(클럭 수치)을 도시하는 제3도를 써서 제1도의 구성에 대해서 설명한다.
제1도의 구성에서 입력 단자(1)에는 제3(a)도에 도시하듯이 에컨대 광 디스크나 광자기디스크 등의 기록 메디아상의 예컨대 피트나 신호 기록 영역을 광학 픽업으로 판독한 RF 신호, 또는 자기디스크상으로부터 자기헤드에 의해서 판독된 RF 신호가 공급된다.
이 RF 신호는 상기 어떤 일정 레벨을 기준(역치 레벨)으로서 해당 입력 RF 신호를 2값화하는 2값 검출기(2)에 보내진다. 이 2값 검출기(2)에선 상기 제3(a)도에 도시하는 RF 신호의 2값 검출을 행하므로서 제3(c)도에 도시하는 2값 신호(2값 검출 신호)를 얻는다.
상기 2값 검출기(2)로부터 2값 신호는 제3(b)도에 도시하는 타이밍의 단자(4)부터의 클럭에 의거해서 동작하는 동시에 상기 2값 검출기(2)로 2값 검출된 상기 RF 신호의 엣지부분을 빼내어 펄스 열로 하는 상기 엣지 검출기(3)로 보내진다. 이 엣지 검출기(3)부터는 상기 RF 신호의 엣지 부분(2값 신호의 엣지부분)은 빼내므로서 제3(d)도에 도시하듯이 엣지 검출 신호(즉 NRA 패턴으로서의 2값 신호의 엣지부분에 대응하는 NRZI 신호)가 얻어진다.
해당 엣지 검출기(3)부터의 엣지 검출 신호는 상기 카운터(6)의 클리어 단자와 래치 회로 515N의 각 로드 단자로 보내진다.
또, 이들 카운터(6)와 래치 회로 515N의 각 클럭 단자에는 상기 단자(4)부터의 클럭이 공급된다.
여기에서 상기 카운터(6)는 검출하려는 동기 신호의 반전 패턴중에서 가장 긴 클럭수를 계수할 수 있을 만큼의 카운트량을 가지며 제3(e)도에 도시하듯이 상기 엣지간의 클럭의 수를 카운트한다(즉 동기 신호증의 반전 간격을 계수한다)것이다.
또, 상기 래치 회로 515N는 상기 카운터(16)의 카운트값(클럭 수치)을 유지하고 2값 신호의 반전이 일어날 때마다(엣지마다), 유지하는 값을 다음의 래치에 보내는 작동을 한다. 이것으로 이들 래치 회로 515N는 2값 신호의 반전의 카운트수(클럭 수치)의 이력을 유지하는(동기 패턴증의 반전의 카운트수의 이력을 유지하는(동기 패턴증의 반전의 카운트수의 이력을 보존한다)것으로 된다.
또한, 상기 래치의 필요수는 동기 신호증의 반전수에 일치한다. 즉, 래치 회로의 갯수 N는 상술한 바와같이 동기 패턴의 반전수 -1로 되고 본 실시예의 제2도와 같은 반전수가 3개의 동기 패턴의 경우에는 N=2로 된다. 따라서, 이들 2개 설치된 상기 래치 회로(51)(제1의 래치) 및 상기 래치 회로 5N(52)에는 제3(f)도에 도시하듯이 카운터(6)의 카운트값(클럭 수치)이 보존된다.
다음의 상기 카운터(6)와 래치 회로 515N의 출력은 각각 대응하는 상기 값 일치기 7O7N에 보내진다. 이들 값 일치기 7O7N는 상술한 바와같이 동기 패턴의 반전 간격의 각 클럭 수치와 상기 반전 간격에 대응하는 상기 래치 회로 515N및 상기 카운터(6)가 보존한 각 클럭 수치를 비교하고 이 비교에서 완전 일치한 경우에는 상기 각 엣지간의 클럭 수치가 상기 동기 패턴의 반전 간격의 클럭 수치와 일치한 것을 나타내는 신호를 출력하는 것이다. 또한, 본 실시예에선 상기 래치 회로의 개수 N를 상기 2개로 하고 있으므로 값 일치기의 개수는 N+1=3개로 된다.
즉, 상기 제2도와 같은 동기 패턴을 쓴 경우, 제3(g)도에 도시하듯이 본 실시예의 상기 값 일치기 7O7N증의 상기 카운터(6)에 대응하는 값 일치기(71)에선 예컨대 상기 래치 회로(51)부터의 클럭 수치가 "22"인 때 값이 일치한 것을 나타내는 신호를 출력하고 상기 래치 회로(5N)에 대응하는 값 일치기(7N)에선 예컨대 상기 래치 회로(5N)부터의 클럭 수치가 "34"인 때 값이 일치한 것을 나타내는 신호를 출력한다.
이들 값 일치기 7O7N부터의 출력은 상기 AND 회로(8)에 보내진다. 또, 이 AND 회로(8)에는 상기 엣지 검출기(3)부터의 엣지 검출 신호도 공급되게 되어 있다. 이 AND 회로(8)에선 상술한 바와같이 상기 값 일치기 7O7N과 상기 엣지 검출기(3)의 출력의 논리적(AND)을 취하므로서 2값 신호의 반전 패턴이 동기 신호의 전반적 패턴이 일치하는지 여부의 판정이 이뤄진다.
이 AND 회로(8)부터 출력되는 상기 2값 신호의 반전 패턴이 동기 신호의 전반전 패턴에 일치한 것을 나타내는 신호가 본 실시예의 동기 신호 검출기의 동기 신호 검출 출력으로서 출력단자(9)로부터 출력되게 된다.
또한, 이 AND 회로(8)에 대해서 상기 엣지 검출기(3)로부터의 최후의 엣지 검출 출력이 공급되게 되어 있는 것은 제3도의 예로 설명하면 27T의 신호가 끝났다는 것을 나타내기 때문이다. 이 엣지 검출기(3)부터의 최후의 엣지 검출 출력이 AND 회로(8)에 보내지지 않으면 최후의 27T가 만일 28T였다고 해도 이 AND 회로부터는 동기 신호 검출 출력이 얻어지게 되며 예컨대, 35T, 23T, 28T의 파형으로도 동기 신호라고 판단하기 때문이다.
상술한 바와같이 본 실시예에선 동기 신호 검출기(프레임 동기 신호의 검출기)로서 카운터의 집합체(카운터와 래치 회로)를 설치토록 한 것에 의해서 상술한 종래 예같이 동기 패턴의 모두를 채우는 D형 플립플롭을 설치할 필요가 없고 또한 반전 패턴의 간격을 검출하는 구성 요소가 로칼화되고 있으므로 ANO 회로(8)의 입력수를 미리 분산할 수 있다. 이결과 회로 규모의 축소화가 실현되고 또 회로 소자에 요구되는 동작 속도도 낮게 억제할 수 있다. 즉, 본 실시예에 의하면 그 값 검출의 변조 부호에서 클럭에 대해서 비교적 길고 재생된 검출값의 반전 패턴이 비교적 긴 동기 신호를 찾아낼 수 있다.
그런데, 동기 신호 검출에 여유도를 갖게 한 경우 즉 동기 패턴에 대해서 반전 간격의 애매성(여유)를 갖게 하고 싶은 경우(이것으로 불확실한 동기 패턴 검출이 되는데 예컨대 클럭 추출이 잘 움직이고 있지 않는 경우에도 어느정도 동기 패턴을 검출한 경우에 유효해진다)에는 상기 제1도의 값일치기 7O7N을 부등식 일치기에 변경하므로서 본 발명 실시예의 동기 신호 검출기에서 여유도를 갖게 한 동기 신호 검출을 실현하는 것이 가능하다.
즉, 이 동기 신호 검출에 여유도를 갖게 한 본 발명의 구성은 제1도에 대응시키면 일정 레벨을 기준으로 RF 신호를 2값 검출하는 2값 검출기(2)와 상기 2값 검출된 상기 RF 신호의 엣지부분을 빼내고 펄스 열로 하는 엣지 검출기(3)와 상기 빼내어진 각 엣지간의 클럭의 수를 카운트하는 카운터(6)와 각 엣지간의 카운트된 클럭 수치를 유지하고 그 유지한 클럭 수치를 RF 신호의 반전이 일어날 때마다 다음 래치에 보내는 N개의 래치 회로 515N과 동기 패턴의 반전 간격의 각 클럭 수치와 반 그 반전간격에 대응하는 상기 래치 회로 515N및 상기 카운터(6)가 보존한 각 클럭 수치를 비교해서 양 클럭 수치가 일정 범위내인 경우에 상기 엣지간의 클럭 수치가 상기 동기 패턴의 반전 간격의 클럭 수치와 일치한 것을 나타내는 신호를 출럭하는 N+1개의 비교 수단으로서 부등식 일치기 10O10N와 상기 N+1개의 부등식 일치기 10O10N가 상기 엣지 검출기(3)의 출력의 논리적(AND)을 취하고 신호의 반전 패턴이 동기 신호의 전반전 패턴에 일치하는지 여부를 판정하는 판정 수단으로서의 AND 회로(8)를 가지고 이루는 것으로 한다.
여기에서 상술한 실시예같이 여유도를 갖지 않는 경우와 다른 점은 카운터(6)와 래치 회로 515N의 출력에 의존하는 부등식 일치기 10O10N의 구성이다. 즉, 해당 부등식 일치기 10O10N에서의 판정이 상술의 실시예와 상이하여 완전 일치로 되지 않고 어느 일정 범위를 갖게 한 일치 판정으로 된다. 이것으로 예컨대 제4도에 도시하듯이 제2도의 동기 신호의 패턴에 대해서 ±1의 여유도를 갖게 한 동기 신호 검출을 행할 수 있게 된다.
또한, 본 실시예에서 소위(d,k; m,n; r) 부호로서 예컨대 (4,22; 2,5; 5) 변조 부호를 본 경우엔 동기 신호는 (21T,23T), (23T,21T)이므로 래치 회로의 수는 1단으로 되며 값일치기(또는 부등식 일치기)의 비교 대상수는 각각 (카운터, 래치)=(20,22) 또는 (22,20)이다. 또, 상기 (d,k; m,n; r) 부호는 2종류의 동기 신호를 가지므로 값일치기(또는 부등식 일치기)는 카운터, 래치 각각에 대해서 2개로 된다.
상술한 바와같이 본 발명의 동기 신호 검출기 및 동기 신호 검출 방법에서는 일정 레벨을 기준으로 RF 신호를 2값 검출하고 2값 검출된 RF 신호의 엣지부분을 빼내고 펄스 열로서 빼내어진 각 엣지간의 클럭의 수를 카운트하고 카운트된 각 엣지간의 클럭 수치를 보존하고 RF 신호의 반전이 일어날 때마다 다음 래치에 보존한 클럭 수치를 보내고 동기 패턴의 반전 간격의 각 클럭 수치와 보존한 각 클럭 수치를 비교하고 완전 일치한 경우(또는 양 클럭 수치의 차이치가 일정 범위내인 경우)에는 각 엣지간의 클럭 수치가 동기 패턴의 반전 간격의 클럭 수치와 일치한 것을 나타내는 신호를 출력하고 그 값 검출한 RF 신호의 반전 패턴이 동기 신호의 전반전 패턴에 일치하는지 여부를 판정하는 동시에 이것을 실현하는 구성으로 한 것에 의해서 동기 신호의 패턴이 예컨대 긴 것이었다고 해도 간단한 구성이자 또한 적은 지연 시간(회로 스피드의 저감)으로 효율적으로 동기 신호를 검출하는 것이 가능해진다.

Claims (5)

  1. 일정 레벨을 기준으로 RF 신호를 2값 검출하는 2값 검출 수단과, 2값 검출된 상기 RF 신호의 엣지 부분을 빼내어 펄스 열로 하는 엣지 검출 수단과, 상기 빼내어진 각 엣지간의 클럭의 수를 카운트하는 카운트 수단과 각 엣지간의 카운트된 클럭 수치를 유지하고 그 유지한 클럭 수치를 RF 신호의 반전이 일어날 때마다 다음의 래치로 보내는 N개의 래치 수단과, 동기 패턴의 반전 간격의 각 클럭 수치와 그 반전 간격에 대응하는 상기 래치 수단 및 상기 카운터 수단이 보존한 각 클럭 수치를 비교하고 완전 일치한 경우에는 상기 각 엣지간의 클럭 수치가 상기 동기 패턴의 반전 간격의 클럭 수치와 일치하는 것을 나타내는 신호를 출력하는 N+1개의 비교 수단과, 상기 N+1개의 비교 수단과 상기 엣지 검출 수단의 출력의 논리적을 취하고 신호의 반전 패턴이 동기 신호의 모든 반전 패턴에 일치하는지 여부를 판정하는 판정 수단을 포함하는 것을 특징으로 하는 동기 신호 검출기.
  2. 일정 레벨을 기준으로 RF 신호를 2값 검출하는 2값 검출 수단과, 2값 검출된 상기 RF 신호의 엣지 부분을 빼내어 펄스 열로 하는 엣지 검출 수단과, 상기 빼내어진 각 엣지간의 클럭의 수를 카운트하는 카운트 수단과 각 엣지간의 카운트된 클럭 수치를 유지하고 유지한 클럭 수치를 RF 신호의 반전이 일어날 때마다 다음의 래치로 보내는 N개의 래치 수단과, 동기 패턴의 반전 간격의 각 클럭 수치와 그 반전 간격에 대응하는 상기 래치 수단 및 상기 카운트 수단이 보존한 각 클럭 수치를 비교하고 양 클럭 수치의 차이값이 일정 범위내인 경우에 상기 각 엣지간의 클럭 수치가 상기 동기 패턴의 반전 간격의 클럭 수치와 일치한 것을 나타내는 신호를 출력하는 N+1개의 비교 수단과, 출력의 논리적을 취하고 신호의 반전 패턴이 동기 신호의 모든 반전 패턴에 일치하는지 여부를 판정하는 판정 수단을 포함하는 것을 특징으로 하는 동기 신호 검출기.
  3. 제1항에 있어서, 상기 래치 수단의 수는 상기 동기 패턴의 반전수-1 인 것을 특징으로 하는 동기 신호 검출기.
  4. 일정 레벨을 기준으로 RF 신호를 2값 검출하고, 2값 검출된 상기 RF 신호의 엣지 부분을 빼내어 펄스 열로 하고, 카운트된 각 엣지간의 클럭 수치를 보존하고 RF 신호의 반전의 일어날 때마다 다음 래치에 보존한 클럭의 수치를 보내고, 동기 패턴의 반전 간격의 각 클럭 수치와 상기 보존한 각 클럭 수치를 비교하고 완전 일치한 경우에는 상기 각 엣지간의 클럭 수치가 상기 동시 패턴의 반전 간격의 클럭 수치와 일치한 것을 나타내는 신호를 출력하고, 상기 2값 검출한 RF 신호의 반전 패턴이 동기 신호의 모든 반전 패턴에 일치하는지 여부를 판정하는 것을 특징으로 하는 동기 신호 검출 방법.
  5. 일정 레벨을 기준으로 RF 신호를 검출하고, 2값 검출된 상기 RF 신호의 엣지 부분을 빼내어 펄스 열로 하고, 상기 빼내어진 각 엣지간의 클럭의 수를 카운트하고, 카운트된 각 엣지간의 클럭 수치를 보존하고 RF 신호의 반전의 일어날 때마다 다음 래치에 보존한 클럭의 수치를 보내고, 동기 패턴의 반전 간격의 각 클럭 수치와 상기 보존한 각 클럭 수치를 비교하고 양 클럭 수치의 차이 값이 일정 범위내인 경우에 엣지간의 클럭 수치가 상기 동시 패턴의 반전 간격의 클럭 수치와 일치한 것을 나타내는 신호를 출력하고, 상기 2값 검출한 RF 신호의 반전 패턴이 동기 신호의 모든 반전 패턴에 일치하는지 여부를 판정하는 것을 특징으로 하는 동기 신호 검출 방법.
KR1019930011294A 1992-06-30 1993-06-21 동기 신호 검출기 및 동기 신호 검출방법 KR100271554B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP19457892A JP3395210B2 (ja) 1992-06-30 1992-06-30 同期信号検出器及び同期信号検出方法
JP92-194578 1992-06-30

Publications (2)

Publication Number Publication Date
KR940006109A KR940006109A (ko) 1994-03-23
KR100271554B1 true KR100271554B1 (ko) 2000-12-01

Family

ID=16326876

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930011294A KR100271554B1 (ko) 1992-06-30 1993-06-21 동기 신호 검출기 및 동기 신호 검출방법

Country Status (6)

Country Link
US (1) US5646966A (ko)
EP (1) EP0577401B1 (ko)
JP (1) JP3395210B2 (ko)
KR (1) KR100271554B1 (ko)
DE (1) DE69320720T2 (ko)
TW (1) TW218942B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3467964B2 (ja) * 1995-08-10 2003-11-17 ソニー株式会社 データ記録装置及び方法、データ再生装置及び方法、記録媒体、並びにデータ伝送方法
US5999570A (en) * 1995-11-21 1999-12-07 Sony Corporation Transmission apparatus, sending apparatus, and receiving apparatus, and transmission method
US6151374A (en) * 1996-03-04 2000-11-21 Mitsubishi Denki Kabushiki Kaisha Synchronizing signal detecting apparatus
US5867533A (en) * 1996-08-14 1999-02-02 International Business Machines Corporation Digital delta mode carrier sense for a wireless LAN
EP0827310A3 (en) * 1996-08-30 2001-01-24 Sony Corporation Infra-red transmission of digital audio signals
US6134285A (en) * 1997-05-28 2000-10-17 Integrated Memory Logic, Inc. Asynchronous data receiving circuit and method
KR100585052B1 (ko) * 1997-11-12 2006-11-30 삼성전자주식회사 컴팩트 디스크 시스템의 프레임 동기 신호 검출 장치 및 방법
KR100524897B1 (ko) * 1998-03-17 2006-01-12 삼성전자주식회사 컴팩트 디스크 시스템의 프레임 동기신호 검출장치 및 이를 이용한 프레임 동기 신호 검출방법
FR2793623B1 (fr) * 1999-05-11 2003-01-24 Canon Kk Procede et dispositif de controle de la synchronisation entre deux noeuds ni-1, ni d'un reseau
JP2001053732A (ja) * 1999-08-13 2001-02-23 Oki Comtec Ltd 非線形抽出回路及びクロック抽出回路
JP3785972B2 (ja) * 2001-09-06 2006-06-14 ティアック株式会社 信号処理回路
KR100486242B1 (ko) * 2001-10-16 2005-05-03 삼성전자주식회사 다이나믹 기입 전략을 위한 최소의 지연을 가지는 버퍼링방법, 버퍼 장치 및 이를 구비하는ｃｄ-ｒｗ/ｄｖｄ-ｒｗ 시스템
JP3853637B2 (ja) * 2001-11-02 2006-12-06 株式会社ソニー・コンピュータエンタテインメント 情報処理システム、方法及びコンピュータプログラム
FI113113B (fi) * 2001-11-20 2004-02-27 Nokia Corp Menetelmä ja laite integroitujen piirien ajan synkronoimiseksi
CN101242539B (zh) * 2007-02-07 2010-08-25 卓胜微电子（上海）有限公司 T-dmb系统接收机帧同步装置及方法
WO2012144057A1 (ja) 2011-04-21 2012-10-26 富士通株式会社 データ受信装置、マーカ情報抽出方法、及びマーカ位置検出方法
KR102595903B1 (ko) * 2016-08-26 2023-10-30 삼성전자주식회사 모뎀 칩, 이를 포함하는 어플리케이션 프로세서 및 모뎀 칩의 동작방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4412301A (en) * 1981-06-08 1983-10-25 Gte Products Corporation Digital data correlator
JPS61158780U (ko) * 1985-03-22 1986-10-01
JPS61225920A (ja) * 1985-03-30 1986-10-07 Toshiba Corp 同期信号分離回路
JPH0640419B2 (ja) * 1985-05-28 1994-05-25 ソニー株式会社 同期信号の検出回路
JP2592054B2 (ja) * 1986-01-31 1997-03-19 シャープ株式会社 データ記録方法
US4759040A (en) * 1986-02-01 1988-07-19 Iwatsu Electric Co., Ltd. Digital synchronizing circuit
US4763341A (en) * 1987-02-25 1988-08-09 The Grass Valley Group, Inc. Digital timing using a state machine
US4813006A (en) * 1987-06-29 1989-03-14 Hughes Aircraft Company Analog-digital correlator
JP2713574B2 (ja) * 1988-03-26 1998-02-16 株式会社日立製作所 アドレスマーク発生方法および回路
KR910003232B1 (ko) * 1988-03-29 1991-05-24 삼성전자 주식회사 페이징 수신기의 데이타 수신클럭 발생방법
JP2757690B2 (ja) * 1992-06-19 1998-05-25 日本電気株式会社 符号一致検出方式
EP0601697A3 (en) * 1992-10-12 1994-12-07 Nec Corp Radio selective call receiver in which the detection of the bit rate is controlled over a predetermined range.

Also Published As

Publication number Publication date
EP0577401A2 (en) 1994-01-05
KR940006109A (ko) 1994-03-23
EP0577401A3 (en) 1994-07-27
DE69320720D1 (de) 1998-10-08
DE69320720T2 (de) 1999-03-11
US5646966A (en) 1997-07-08
JPH0620391A (ja) 1994-01-28
EP0577401B1 (en) 1998-09-02
TW218942B (ko) 1994-01-11
JP3395210B2 (ja) 2003-04-07

Similar Documents

Publication Publication Date Title
KR100271554B1 (ko) 동기 신호 검출기 및 동기 신호 검출방법
US4027335A (en) DC free encoding for data transmission system
US4596981A (en) Synchronizing signal detecting circuit in a digital signal transmitting system
US4775840A (en) Noise removing circuit
KR100291373B1 (ko) 동기 신호 검출기, 동기 신호 검출 방법 및 복호화 장치
US4626933A (en) Method and apparatus for qualifying data
US5297185A (en) Pattern detection and synchronization circuit
USRE31311E (en) DC Free encoding for data transmission system
US4472686A (en) Circuit for reproducing and demodulating modulated digital signals
US20030089774A1 (en) Apparatus and method for reading magnetic stripes
EP0640967B1 (en) Synchronizing mark detecting apparatus and method
US4222080A (en) Velocity tolerant decoding technique
JPH07326139A (ja) 記録符号化ディジタル信号再生装置
US5231394A (en) Signal reproducing method
US6895174B2 (en) Frame number detecting device
US4544963A (en) Read signal detection in ternary 3PM magnetic recording
US3493962A (en) Converter for self-clocking digital signals
US4868853A (en) Demodulation circuit for digital modulated signal
US4813059A (en) Readback recovery of run length limited codes
GB2032228A (en) DC free encoding for data transmission
JP2891592B2 (ja) サーボ情報抽出装置およびサーボマーク検出装置およびウインドウ生成装置
KR950009788B1 (ko) 기록매체의 무신호영역에서의 노이즈 방지회로
US5436881A (en) Method and apparatus for detecting pulse signal for generating clock from recording medium
KR100264141B1 (ko) 디지탈 신호용 레코더
JP2798718B2 (ja) ディジタル信号再生装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030718

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee