JPH0620391A - 同期信号検出器及び同期信号検出方法 - Google Patents
同期信号検出器及び同期信号検出方法Info
- Publication number
- JPH0620391A JPH0620391A JP4194578A JP19457892A JPH0620391A JP H0620391 A JPH0620391 A JP H0620391A JP 4194578 A JP4194578 A JP 4194578A JP 19457892 A JP19457892 A JP 19457892A JP H0620391 A JPH0620391 A JP H0620391A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock
- binary
- inversion
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
- G11B27/19—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
- G11B27/28—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording
- G11B27/30—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording
- G11B27/3027—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording used signal is digitally coded
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/22—Signal processing not specific to the method of recording or reproducing; Circuits therefor for reducing distortions
- G11B20/225—Signal processing not specific to the method of recording or reproducing; Circuits therefor for reducing distortions for reducing wow or flutter
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】
【構成】 ＲＦ信号を２値化する２値検出器２と、２値
信号のエッジ部分を抜き出すエッジ検出器３と、エッジ
間のクロックの数をカウントするカウンタ６と、エッジ
間のクロック数値を保持してＲＦ信号の反転の度に次段
に送るＮ個のラッチ回路５1 〜５N と、同期パターンの
反転間隔の各クロック数値とラッチ回路及びカウンタが
保存した数値とを比較して完全一致した場合にその旨の
信号を出力する値一致器７0 〜７N と、値一致器７0 〜
７N とエッジ検出器３の出力のＡＮＤを取ることで同期
信号の検出出力を得るＡＮＤ回路８とを有してなる。 【効果】 同期信号のパターンが例えば長いものであっ
たとしても、簡単な構成でかつ少ない遅延時間で効率的
な同期信号の検出が可能となる。
信号のエッジ部分を抜き出すエッジ検出器３と、エッジ
間のクロックの数をカウントするカウンタ６と、エッジ
間のクロック数値を保持してＲＦ信号の反転の度に次段
に送るＮ個のラッチ回路５1 〜５N と、同期パターンの
反転間隔の各クロック数値とラッチ回路及びカウンタが
保存した数値とを比較して完全一致した場合にその旨の
信号を出力する値一致器７0 〜７N と、値一致器７0 〜
７N とエッジ検出器３の出力のＡＮＤを取ることで同期
信号の検出出力を得るＡＮＤ回路８とを有してなる。 【効果】 同期信号のパターンが例えば長いものであっ
たとしても、簡単な構成でかつ少ない遅延時間で効率的
な同期信号の検出が可能となる。
Description
【０００１】
【産業上の利用分野】本発明は、例えば記録メディア上
に記録された同期信号（或いはフレーム同期信号）を検
出するための同期信号検出器及び同期信号検出方法に関
するものである。
に記録された同期信号（或いはフレーム同期信号）を検
出するための同期信号検出器及び同期信号検出方法に関
するものである。
【０００２】
【従来の技術】従来より、例えば光ディスク，磁気ディ
スク，光磁気ディスク等の記録メディア上には、通常、
後の信号再生の際に用いられる同期信号（同期パター
ン、ＳＹＮＣパターン）が記録されている。この同期信
号（フレーム同期信号）を検出する従来の構成において
は、例えば、図５に示すように、Ｄ型フリップフロップ
５５を同期信号のパターンの長さだけ並べ（同期信号の
ビット長に応じた数だけＤ型フリップフロップを並べ
る）、それらの出力を同期パターンに応じた適当なパタ
ーンとして全体の論理積をとる（論理積回路５８によっ
て論理積をとる）ことにより、入力信号が同期信号であ
るかどうかを判別するようになされている。
スク，光磁気ディスク等の記録メディア上には、通常、
後の信号再生の際に用いられる同期信号（同期パター
ン、ＳＹＮＣパターン）が記録されている。この同期信
号（フレーム同期信号）を検出する従来の構成において
は、例えば、図５に示すように、Ｄ型フリップフロップ
５５を同期信号のパターンの長さだけ並べ（同期信号の
ビット長に応じた数だけＤ型フリップフロップを並べ
る）、それらの出力を同期パターンに応じた適当なパタ
ーンとして全体の論理積をとる（論理積回路５８によっ
て論理積をとる）ことにより、入力信号が同期信号であ
るかどうかを判別するようになされている。
【０００３】すなわち、この図５において、入力端子５
１には、例えば光ディスクや光磁気ディスク等の記録メ
ディア上の例えばピットや信号記録領域を光学ピックア
ップで読み取ったＲＦ信号、或いは、磁気ディスク上か
ら磁気ヘッドによって読み取られたＲＦ信号が供給され
る。
１には、例えば光ディスクや光磁気ディスク等の記録メ
ディア上の例えばピットや信号記録領域を光学ピックア
ップで読み取ったＲＦ信号、或いは、磁気ディスク上か
ら磁気ヘッドによって読み取られたＲＦ信号が供給され
る。
【０００４】このＲＦ信号は、端子５４からのクロック
に基づいて動作すると共に、ある一定のレベルを基準
（スレッショールドレベル）として当該入力ＲＦ信号を
２値化する２値検出器５２に送られる。
に基づいて動作すると共に、ある一定のレベルを基準
（スレッショールドレベル）として当該入力ＲＦ信号を
２値化する２値検出器５２に送られる。
【０００５】この２値検出器５２からの２値信号は、検
出しようとする同期信号のパターンの長さに応じた複数
個（０〜Ｍ個）設けられると共にそれぞれ縦続接続され
たＤ型フリップフロップ５５0 〜５５M に順次送られ
る。また、これらＤ型フリップフロップ５５0 〜５５M
は上記クロックに基づいて動作すると共に、各Ｄ型フリ
ップフロップ５５0 〜５５M からはフォーマット上で定
められた上記同期信号のパターンに応じた非反転出力或
いは反転出力（すなわちフォーマットで決められた同期
パターンに合わせて“Ｈ”アクティブか“Ｌ”アクティ
ブかを回路上選ぶようにする）が取り出されるようにな
っている。
出しようとする同期信号のパターンの長さに応じた複数
個（０〜Ｍ個）設けられると共にそれぞれ縦続接続され
たＤ型フリップフロップ５５0 〜５５M に順次送られ
る。また、これらＤ型フリップフロップ５５0 〜５５M
は上記クロックに基づいて動作すると共に、各Ｄ型フリ
ップフロップ５５0 〜５５M からはフォーマット上で定
められた上記同期信号のパターンに応じた非反転出力或
いは反転出力（すなわちフォーマットで決められた同期
パターンに合わせて“Ｈ”アクティブか“Ｌ”アクティ
ブかを回路上選ぶようにする）が取り出されるようにな
っている。
【０００６】これらＤ型フリップフロップ５５0 〜５５
M からの非反転出力或いは反転出力は上記論理積回路５
８に送られる。この論理積回路５８は、上記非反転出力
或いは反転出力の論理積を取ることで、上記入力ＲＦ信
号の２値信号が上記同期信号に特有のパターン（他のデ
ータに現れないパターン）となった時に、当該同期信号
を検出した旨を示す信号を出力する。この論理積回路５
８からの出力が同期信号検出出力として出力端子５９か
ら取り出される。
M からの非反転出力或いは反転出力は上記論理積回路５
８に送られる。この論理積回路５８は、上記非反転出力
或いは反転出力の論理積を取ることで、上記入力ＲＦ信
号の２値信号が上記同期信号に特有のパターン（他のデ
ータに現れないパターン）となった時に、当該同期信号
を検出した旨を示す信号を出力する。この論理積回路５
８からの出力が同期信号検出出力として出力端子５９か
ら取り出される。
【０００７】なお、例えば、元の信号が例えばビット情
報“１”のときのみ状態が反転するいわゆるＮＲＺＩ
（Non Return to Zero Inverted)等となっており、上記
同期パターンとしてビット情報の境界で状態が反転する
いわゆるＮＲＺ(Non Return toZero ）で見た場合の反
転のパターンが考えられる場合は、上記図５の構成にお
ける上記Ｄ型フリップフロップの回路列をもう１系統設
け、この新たに設けた系統の回路列の出力と、上記図５
の論理積回路５８の出力との論理和（ＯＲ）を取るよう
にし、この論理和出力を同期信号検出出力とする。
報“１”のときのみ状態が反転するいわゆるＮＲＺＩ
（Non Return to Zero Inverted)等となっており、上記
同期パターンとしてビット情報の境界で状態が反転する
いわゆるＮＲＺ(Non Return toZero ）で見た場合の反
転のパターンが考えられる場合は、上記図５の構成にお
ける上記Ｄ型フリップフロップの回路列をもう１系統設
け、この新たに設けた系統の回路列の出力と、上記図５
の論理積回路５８の出力との論理和（ＯＲ）を取るよう
にし、この論理和出力を同期信号検出出力とする。
【０００８】また、上述したような従来の同期信号の検
出のための構成においては、同期信号としての特有のパ
ターンに合わせてＤ型フリップフロップの出力を任意に
組み合わせるようにすれば、あらゆるパターンの同期信
号を検出することが可能となる。
出のための構成においては、同期信号としての特有のパ
ターンに合わせてＤ型フリップフロップの出力を任意に
組み合わせるようにすれば、あらゆるパターンの同期信
号を検出することが可能となる。
【０００９】
【発明が解決しようとする課題】ところが、上述した従
来の同期信号検出のための構成においては、例えば、同
期信号のパターンが長くなると、その分だけＤ型フリッ
プフロップを多く並べなければならなくなり、回路規模
が大きくなると言う欠点がある。
来の同期信号検出のための構成においては、例えば、同
期信号のパターンが長くなると、その分だけＤ型フリッ
プフロップを多く並べなければならなくなり、回路規模
が大きくなると言う欠点がある。
【００１０】また、上記従来の構成においては、同期信
号のパターンの長さに対応する数の入力を持つ論理積回
路を用意する必要があり、構成が大型化するようにな
る。逆に、構成が大型化することを防止するために、例
えば、論理積回路を分割するようにしたとすると、各構
成要素による遅延時間が累積されるようになって回路素
子として要求される回路スピードが遅くなってしまうと
言う欠点がある。更に、例えば論理積回路を分割した場
合に、例えばＤ型フリップフロップをラッチとして加え
て動作速度を維持したとしても、上記同様に同期信号検
出に対して遅延時間が存在することになる。
号のパターンの長さに対応する数の入力を持つ論理積回
路を用意する必要があり、構成が大型化するようにな
る。逆に、構成が大型化することを防止するために、例
えば、論理積回路を分割するようにしたとすると、各構
成要素による遅延時間が累積されるようになって回路素
子として要求される回路スピードが遅くなってしまうと
言う欠点がある。更に、例えば論理積回路を分割した場
合に、例えばＤ型フリップフロップをラッチとして加え
て動作速度を維持したとしても、上記同様に同期信号検
出に対して遅延時間が存在することになる。
【００１１】そこで、本発明は、上述のような実情に鑑
みて提案されたものであり、同期信号のパターンが例え
ば長いものであったとしても、簡単な構成でかつ少ない
遅延時間（回路スピードの低減）で効率的に同期信号を
検出することができる同期信号検出器及び同期信号検出
方法を提供することを目的とするものである。
みて提案されたものであり、同期信号のパターンが例え
ば長いものであったとしても、簡単な構成でかつ少ない
遅延時間（回路スピードの低減）で効率的に同期信号を
検出することができる同期信号検出器及び同期信号検出
方法を提供することを目的とするものである。
【００１２】
【課題を解決するための手段】本発明の同期信号検出器
は、上述の目的を達成するために提案されたものであ
り、一定のレベルを基準にＲＦ信号を２値検出する２値
検出手段と、２値検出された上記ＲＦ信号のエッジ部分
を抜き出しパルス列とするエッジ検出手段と、上記抜き
出された各エッジ間のクロックの数をカウントするカウ
ント手段と、各エッジ間のカウントされたクロック数値
を保持し該保持したクロック数値をＲＦ信号の反転が起
こる度に次のラッチに送るＮ個のラッチ手段と、同期パ
ターンの反転間隔の各クロック数値と該反転間隔に対応
する上記ラッチ手段及び上記カウント手段が保存した各
クロック数値とを比較し完全一致した場合には上記各エ
ッジ間のクロック数値が上記同期パターンの反転間隔の
クロック数値と一致したことを表す信号を出力するＮ＋
１個の比較手段と、上記Ｎ＋１個の比較手段と上記エッ
ジ検出手段の出力の論理積を取り信号の反転パターンが
同期信号の全反転パターンに一致するか否かを判定する
判定手段とを有してなるものである。
は、上述の目的を達成するために提案されたものであ
り、一定のレベルを基準にＲＦ信号を２値検出する２値
検出手段と、２値検出された上記ＲＦ信号のエッジ部分
を抜き出しパルス列とするエッジ検出手段と、上記抜き
出された各エッジ間のクロックの数をカウントするカウ
ント手段と、各エッジ間のカウントされたクロック数値
を保持し該保持したクロック数値をＲＦ信号の反転が起
こる度に次のラッチに送るＮ個のラッチ手段と、同期パ
ターンの反転間隔の各クロック数値と該反転間隔に対応
する上記ラッチ手段及び上記カウント手段が保存した各
クロック数値とを比較し完全一致した場合には上記各エ
ッジ間のクロック数値が上記同期パターンの反転間隔の
クロック数値と一致したことを表す信号を出力するＮ＋
１個の比較手段と、上記Ｎ＋１個の比較手段と上記エッ
ジ検出手段の出力の論理積を取り信号の反転パターンが
同期信号の全反転パターンに一致するか否かを判定する
判定手段とを有してなるものである。
【００１３】また、本発明の同期信号検出器は、一定の
レベルを基準にＲＦ信号を２値検出する２値検出手段
と、２値検出された上記ＲＦ信号のエッジ部分を抜き出
しパルス列とするエッジ検出手段と、上記抜き出された
各エッジ間のクロックの数をカウントするカウント手段
と、各エッジ間のカウントされたクロック数値を保持し
保持したクロック数値をＲＦ信号の反転が起こる度に次
のラッチに送るＮ個のラッチ手段と、同期パターンの反
転間隔の各クロック数値と該反転間隔に対応する上記ラ
ッチ手段及び上記カウント手段が保存した各クロック数
値とを比較し両クロック数値の差値が一定の範囲内の場
合に上記各エッジ間のクロック数値が上記同期パターン
の反転間隔のクロック数値と一致したことを表す信号を
出力するＮ＋１個の比較手段と、上記Ｎ＋１個の比較手
段と上記エッジ検出手段の出力の論理積を取り信号の反
転パターンが同期信号の全反転パターンに一致するか否
かを判定する判定手段とを有してなるものでもある。
レベルを基準にＲＦ信号を２値検出する２値検出手段
と、２値検出された上記ＲＦ信号のエッジ部分を抜き出
しパルス列とするエッジ検出手段と、上記抜き出された
各エッジ間のクロックの数をカウントするカウント手段
と、各エッジ間のカウントされたクロック数値を保持し
保持したクロック数値をＲＦ信号の反転が起こる度に次
のラッチに送るＮ個のラッチ手段と、同期パターンの反
転間隔の各クロック数値と該反転間隔に対応する上記ラ
ッチ手段及び上記カウント手段が保存した各クロック数
値とを比較し両クロック数値の差値が一定の範囲内の場
合に上記各エッジ間のクロック数値が上記同期パターン
の反転間隔のクロック数値と一致したことを表す信号を
出力するＮ＋１個の比較手段と、上記Ｎ＋１個の比較手
段と上記エッジ検出手段の出力の論理積を取り信号の反
転パターンが同期信号の全反転パターンに一致するか否
かを判定する判定手段とを有してなるものでもある。
【００１４】ここで、本発明の同期信号検出器におい
て、上記ラッチ手段の数は上記同期パターンの反転数−
１となされている。
て、上記ラッチ手段の数は上記同期パターンの反転数−
１となされている。
【００１５】さらに、本発明の同期信号検出方法は、一
定のレベルを基準にＲＦ信号を２値検出し、２値検出さ
れた上記ＲＦ信号のエッジ部分を抜き出しパルス列とし
上記抜き出された各エッジ間のクロックの数をカウント
し、カウントされた各エッジ間のクロック数値を保存し
ＲＦ信号の反転が起こる度に次のラッチに保存したクロ
ック数値を送り、同期パターンの反転間隔の各クロック
数値と上記保存した各クロック数値とを比較し完全一致
した場合には上記各エッジ間のクロック数値が上記同期
パターンの反転間隔のクロック数値と一致したことを表
す信号を出力し、上記２値検出したＲＦ信号の反転パタ
ーンが同期信号の全反転パターンに一致するか否かを判
定するものである。
定のレベルを基準にＲＦ信号を２値検出し、２値検出さ
れた上記ＲＦ信号のエッジ部分を抜き出しパルス列とし
上記抜き出された各エッジ間のクロックの数をカウント
し、カウントされた各エッジ間のクロック数値を保存し
ＲＦ信号の反転が起こる度に次のラッチに保存したクロ
ック数値を送り、同期パターンの反転間隔の各クロック
数値と上記保存した各クロック数値とを比較し完全一致
した場合には上記各エッジ間のクロック数値が上記同期
パターンの反転間隔のクロック数値と一致したことを表
す信号を出力し、上記２値検出したＲＦ信号の反転パタ
ーンが同期信号の全反転パターンに一致するか否かを判
定するものである。
【００１６】また更に、本発明の同期信号検出方法は、
一定のレベルを基準にＲＦ信号を２値検出し、２値検出
された上記ＲＦ信号のエッジ部分を抜き出しパルス列と
し、上記抜き出された各エッジ間のクロック数をカウン
トし、カウントされた各エッジ間のクロック数値を保存
しＲＦ信号の反転が起こる度に次のラッチに保存したク
ロック数値を送り、同期パターンの反転間隔の各クロッ
ク数値と上記保存した各クロック数値とを比較し両クロ
ックの差値が一定の範囲内の場合に上記各エッジ間のク
ロック数値が上記同期パターンの反転間隔のクロック数
値と一致したことを表す信号を出力し、上記２値検出し
たＲＦ信号の反転パターンが同期信号の全反転パターン
に一致するか否か判定するようにもしている。
一定のレベルを基準にＲＦ信号を２値検出し、２値検出
された上記ＲＦ信号のエッジ部分を抜き出しパルス列と
し、上記抜き出された各エッジ間のクロック数をカウン
トし、カウントされた各エッジ間のクロック数値を保存
しＲＦ信号の反転が起こる度に次のラッチに保存したク
ロック数値を送り、同期パターンの反転間隔の各クロッ
ク数値と上記保存した各クロック数値とを比較し両クロ
ックの差値が一定の範囲内の場合に上記各エッジ間のク
ロック数値が上記同期パターンの反転間隔のクロック数
値と一致したことを表す信号を出力し、上記２値検出し
たＲＦ信号の反転パターンが同期信号の全反転パターン
に一致するか否か判定するようにもしている。
【００１７】
【作用】本発明の同期信号検出器及び同期信号検出方法
によれば、カウント手段でのクロック数のカウントによ
って、２値検出されたＲＦ信号の反転間隔を測定し、こ
の測定した反転間隔が同期信号のパターンに特有の間隔
となったときに、同期信号を検出した旨の出力を得る。
によれば、カウント手段でのクロック数のカウントによ
って、２値検出されたＲＦ信号の反転間隔を測定し、こ
の測定した反転間隔が同期信号のパターンに特有の間隔
となったときに、同期信号を検出した旨の出力を得る。
【００１８】
【実施例】以下、本発明の実施例を図面を参照しながら
説明する。
説明する。
【００１９】本発明実施例の同期信号検出器及び同期信
号検出方法は、例えば図１に示すように、一定のレベル
を基準にＲＦ信号を２値検出する２値検出器２と、上記
２値検出された上記ＲＦ信号のエッジ部分を抜き出して
パルス列とするエッジ検出器３と、上記抜き出された各
エッジ間のクロックの数をカウントするカウンタ６と、
各エッジ間のカウントされたクロック数値を保持して該
保持したクロック数値をＲＦ信号の反転が起こる度に次
のラッチに送るＮ個のラッチ回路５1 〜５N と、同期パ
ターンの反転間隔の各クロック数値と該反転間隔に対応
する上記ラッチ回路５1 〜５N 及び上記カウンタ６が保
存した各クロック数値とを比較して完全一致した場合に
は上記各エッジ間のクロック数値が上記同期パターンの
反転間隔のクロック数値と一致したことを表す信号を出
力するＮ＋１個の比較手段としての値一致器７0 〜７N
と、上記Ｎ＋１個の値一致器７0 〜７N と上記エッジ検
出器３の出力の論理積（ＡＮＤ）を取って信号の反転パ
ターンが同期信号の全反転パターンに一致するか否かを
判定する判定手段としてのＡＮＤ回路８とを有してなる
ものである。
号検出方法は、例えば図１に示すように、一定のレベル
を基準にＲＦ信号を２値検出する２値検出器２と、上記
２値検出された上記ＲＦ信号のエッジ部分を抜き出して
パルス列とするエッジ検出器３と、上記抜き出された各
エッジ間のクロックの数をカウントするカウンタ６と、
各エッジ間のカウントされたクロック数値を保持して該
保持したクロック数値をＲＦ信号の反転が起こる度に次
のラッチに送るＮ個のラッチ回路５1 〜５N と、同期パ
ターンの反転間隔の各クロック数値と該反転間隔に対応
する上記ラッチ回路５1 〜５N 及び上記カウンタ６が保
存した各クロック数値とを比較して完全一致した場合に
は上記各エッジ間のクロック数値が上記同期パターンの
反転間隔のクロック数値と一致したことを表す信号を出
力するＮ＋１個の比較手段としての値一致器７0 〜７N
と、上記Ｎ＋１個の値一致器７0 〜７N と上記エッジ検
出器３の出力の論理積（ＡＮＤ）を取って信号の反転パ
ターンが同期信号の全反転パターンに一致するか否かを
判定する判定手段としてのＡＮＤ回路８とを有してなる
ものである。
【００２０】ここで、上記ラッチ回路５1 〜５N の個数
Ｎは、上記同期パターンの反転数−１とする。
Ｎは、上記同期パターンの反転数−１とする。
【００２１】なお、本発明実施例の同期信号検出器及び
同期信号検出方法は、例えば、同期信号のパターンの長
さが長く、また、２値検出後のＮＲＺＩパターンで見た
ときエッジの間隔が長い（言い換えればＮＲＺパターン
で見たときエッジの間隔が長い）場合に有効である。こ
のようなパターンの例を図２に示す。この図２には、例
えばビット間隔Ｔが３５Ｔ，２３Ｔ，２７Ｔとなる同期
パターンを例に挙げている。
同期信号検出方法は、例えば、同期信号のパターンの長
さが長く、また、２値検出後のＮＲＺＩパターンで見た
ときエッジの間隔が長い（言い換えればＮＲＺパターン
で見たときエッジの間隔が長い）場合に有効である。こ
のようなパターンの例を図２に示す。この図２には、例
えばビット間隔Ｔが３５Ｔ，２３Ｔ，２７Ｔとなる同期
パターンを例に挙げている。
【００２２】以下、この図２の同期パターンを例とし、
各部の波形やカウント値（クロック数値）を示す図３を
用いて図１の構成について説明する。
各部の波形やカウント値（クロック数値）を示す図３を
用いて図１の構成について説明する。
【００２３】図１の構成において、入力端子１には、図
３の(a) に示すように、例えば光ディスクや光磁気ディ
スク等の記録メディア上の例えばピットや信号記録領域
を光学ピックアップで読み取ったＲＦ信号、或いは、磁
気ディスク上から磁気ヘッドによって読み取られたＲＦ
信号が供給される。
３の(a) に示すように、例えば光ディスクや光磁気ディ
スク等の記録メディア上の例えばピットや信号記録領域
を光学ピックアップで読み取ったＲＦ信号、或いは、磁
気ディスク上から磁気ヘッドによって読み取られたＲＦ
信号が供給される。
【００２４】このＲＦ信号は、上記ある一定のレベルを
基準（スレッショールドレベル）として当該入力ＲＦ信
号を２値化する２値検出器２に送られる。この２値検出
器２では、上記図３の(a) に示すＲＦ信号の２値検出を
行うことにより、図３の(c)に示すような２値信号（２
値検出信号）を得る。
基準（スレッショールドレベル）として当該入力ＲＦ信
号を２値化する２値検出器２に送られる。この２値検出
器２では、上記図３の(a) に示すＲＦ信号の２値検出を
行うことにより、図３の(c)に示すような２値信号（２
値検出信号）を得る。
【００２５】上記２値検出器２からの２値信号は、図３
の(b) に示すようなタイミングの端子４からのクロック
に基づいて動作すると共に上記２値検出器２で２値検出
された上記ＲＦ信号のエッジ部分を抜き出してパルス列
とする上記エッジ検出器３に送られる。このエッジ検出
器３からは、上記ＲＦ信号のエッジ部分（２値信号のエ
ッジ部分）を抜き出すことで、図３の(d) に示すような
エッジ検出信号（すなわちＮＲＺパターンとしての２値
信号のエッジ部分に対応するＮＲＺＩ信号）が得られ
る。
の(b) に示すようなタイミングの端子４からのクロック
に基づいて動作すると共に上記２値検出器２で２値検出
された上記ＲＦ信号のエッジ部分を抜き出してパルス列
とする上記エッジ検出器３に送られる。このエッジ検出
器３からは、上記ＲＦ信号のエッジ部分（２値信号のエ
ッジ部分）を抜き出すことで、図３の(d) に示すような
エッジ検出信号（すなわちＮＲＺパターンとしての２値
信号のエッジ部分に対応するＮＲＺＩ信号）が得られ
る。
【００２６】当該エッジ検出器３からのエッジ検出信号
は、上記カウンタ６のクリア端子と、ラッチ回路５1 〜
５N の各ロード端子とに送られる。また、これらカウン
タ６とラッチ回路５1 〜５N の各クロック端子には、上
記端子４からのクロックが供給される。
は、上記カウンタ６のクリア端子と、ラッチ回路５1 〜
５N の各ロード端子とに送られる。また、これらカウン
タ６とラッチ回路５1 〜５N の各クロック端子には、上
記端子４からのクロックが供給される。
【００２７】ここで、上記カウンタ６は、検出しようと
する同期信号の反転パターンの中で一番長いクロック数
を数えられるだけのカウント量を持ち、図３の(e) に示
すように、上記エッジ間のクロックの数をカウントする
（すなわち同期信号中の反転間隔を数える）ものであ
る。
する同期信号の反転パターンの中で一番長いクロック数
を数えられるだけのカウント量を持ち、図３の(e) に示
すように、上記エッジ間のクロックの数をカウントする
（すなわち同期信号中の反転間隔を数える）ものであ
る。
【００２８】また、上記ラッチ回路５1 〜５N は、上記
カウンタ６のカウント値（クロック数値）を保持し、２
値信号の反転が起こる度（エッジの度）に、保持する値
を次のラッチに送る働きをする。これにより、これらラ
ッチ回路５1 〜５N は、２値信号の反転のカウント数
（クロック数値）の履歴を保持する（同期パターン中の
反転のカウント数の履歴を保存する）ことになる。
カウンタ６のカウント値（クロック数値）を保持し、２
値信号の反転が起こる度（エッジの度）に、保持する値
を次のラッチに送る働きをする。これにより、これらラ
ッチ回路５1 〜５N は、２値信号の反転のカウント数
（クロック数値）の履歴を保持する（同期パターン中の
反転のカウント数の履歴を保存する）ことになる。
【００２９】なお、上記ラッチの必要数は同期信号中の
反転数に一致する。すなわち、ラッチ回路の個数Ｎは、
上述したように同期パターンの反転数−１となり、本実
施例の図２のような反転数が３つの同期パターンの場合
にはＮ＝２となる。したがって、これら２つ設けられた
上記ラッチ回路５1 （第１のラッチ）及び上記ラッチ回
路５N （５2 ）には、図３の(f) に示すようにカウンタ
６のカウント値（クロック数値）が保存される。
反転数に一致する。すなわち、ラッチ回路の個数Ｎは、
上述したように同期パターンの反転数−１となり、本実
施例の図２のような反転数が３つの同期パターンの場合
にはＮ＝２となる。したがって、これら２つ設けられた
上記ラッチ回路５1 （第１のラッチ）及び上記ラッチ回
路５N （５2 ）には、図３の(f) に示すようにカウンタ
６のカウント値（クロック数値）が保存される。
【００３０】次に、上記カウンタ６とラッチ回路５1 〜
５N の出力は、それぞれ対応する上記値一致器７0 〜７
N に送られる。これら値一致器７0 〜７N は、上述のよ
うに、同期パターンの反転間隔の各クロック数値と上記
反転間隔に対応する上記ラッチ回路５1 〜５N 及び上記
カウンタ６が保存した各クロック数値とを比較し、この
比較において完全一致した場合には、上記各エッジ間の
クロック数値が上記同期パターンの反転間隔のクロック
数値と一致したことを表す信号を出力するものである。
なお、本実施例では、上記ラッチ回路の個数Ｎを上記２
個としているので、値一致器の個数はＮ＋１＝３個とな
る。
５N の出力は、それぞれ対応する上記値一致器７0 〜７
N に送られる。これら値一致器７0 〜７N は、上述のよ
うに、同期パターンの反転間隔の各クロック数値と上記
反転間隔に対応する上記ラッチ回路５1 〜５N 及び上記
カウンタ６が保存した各クロック数値とを比較し、この
比較において完全一致した場合には、上記各エッジ間の
クロック数値が上記同期パターンの反転間隔のクロック
数値と一致したことを表す信号を出力するものである。
なお、本実施例では、上記ラッチ回路の個数Ｎを上記２
個としているので、値一致器の個数はＮ＋１＝３個とな
る。
【００３１】すなわち、上記図２のような同期パターン
を用いた場合、図３の(g) に示すように、本実施例の上
記値一致器７0 〜７N のうちの上記カウンタ６に対応す
る値一致器７0 では例えば上記カウンタ６からの値が
“２６”のときにクロック数値が一致したことを示す信
号を出力し、上記ラッチ回路５1 に対応する値一致器７
1 では例えば上記ラッチ回路５1 からのクロック数値が
“２２”のときに値が一致したことを示す信号を出力
し、上記ラッチ回路５N に対応する値一致器７N では例
えば上記ラッチ回路５N からのクロック数値が“３４”
のときに値が一致したことを示す信号を出力する。
を用いた場合、図３の(g) に示すように、本実施例の上
記値一致器７0 〜７N のうちの上記カウンタ６に対応す
る値一致器７0 では例えば上記カウンタ６からの値が
“２６”のときにクロック数値が一致したことを示す信
号を出力し、上記ラッチ回路５1 に対応する値一致器７
1 では例えば上記ラッチ回路５1 からのクロック数値が
“２２”のときに値が一致したことを示す信号を出力
し、上記ラッチ回路５N に対応する値一致器７N では例
えば上記ラッチ回路５N からのクロック数値が“３４”
のときに値が一致したことを示す信号を出力する。
【００３２】これら値一致器７0 〜７N からの出力は、
上記ＡＮＤ回路８に送られる。また、このＡＮＤ回路８
には、上記エッジ検出器３からのエッジ検出信号も供給
されるようになされている。このＡＮＤ回路８では、上
述したように、上記値一致器７0 〜７N と上記エッジ検
出器３の出力の論理積（ＡＮＤ）を取ることにより、２
値信号の反転パターンが同期信号の全反転パターンに一
致するか否かの判定がなされる。
上記ＡＮＤ回路８に送られる。また、このＡＮＤ回路８
には、上記エッジ検出器３からのエッジ検出信号も供給
されるようになされている。このＡＮＤ回路８では、上
述したように、上記値一致器７0 〜７N と上記エッジ検
出器３の出力の論理積（ＡＮＤ）を取ることにより、２
値信号の反転パターンが同期信号の全反転パターンに一
致するか否かの判定がなされる。
【００３３】このＡＮＤ回路８から出力される上記２値
信号の反転パターンが同期信号の全反転パターンに一致
したことを示す信号が、本実施例の同期信号検出器の同
期信号検出出力として出力端子９から出力されるように
なる。
信号の反転パターンが同期信号の全反転パターンに一致
したことを示す信号が、本実施例の同期信号検出器の同
期信号検出出力として出力端子９から出力されるように
なる。
【００３４】なお、このＡＮＤ回路８に対して上記エッ
ジ検出器３からの最後のエッジ検出出力が供給されるよ
うになされているのは、図３の例で説明すると、２７Ｔ
の信号が終わったということを示すためである。このエ
ッジ検出器３からの最後のエッジ検出出力がＡＮＤ回路
８に送られないと、最後の２７Ｔがもし２８Ｔであった
としても、このＡＮＤ回路８からは同期信号検出出力が
得られるようになってしまい、例えば３５Ｔ，２３Ｔ，
２８Ｔの波形でも同期信号であると判断してしまうため
である。
ジ検出器３からの最後のエッジ検出出力が供給されるよ
うになされているのは、図３の例で説明すると、２７Ｔ
の信号が終わったということを示すためである。このエ
ッジ検出器３からの最後のエッジ検出出力がＡＮＤ回路
８に送られないと、最後の２７Ｔがもし２８Ｔであった
としても、このＡＮＤ回路８からは同期信号検出出力が
得られるようになってしまい、例えば３５Ｔ，２３Ｔ，
２８Ｔの波形でも同期信号であると判断してしまうため
である。
【００３５】上述したように、本実施例においては、同
期信号検出器（フレーム同期信号の検出器）として、カ
ウンタの集合体（カウンタとラッチ回路）を設けるよう
にしたことにより、前述した従来例のように同期パター
ンの全てを満たすＤ型フリップフロップを設ける必要が
なく、更に、反転パターンの間隔を検出する構成要素が
ローカル化されているのでＡＮＤ回路８の入力数を予め
分散できる。この結果、回路規模の縮小が実現でき、ま
た回路素子に要求される動作速度も低く抑えることがで
きる。すなわち、本実施例によれば、２値検出の変調符
号において、クロックに対して比較的長く、再生された
検出値の反転パターンが比較的長い同期信号を見つけ出
すことができる。
期信号検出器（フレーム同期信号の検出器）として、カ
ウンタの集合体（カウンタとラッチ回路）を設けるよう
にしたことにより、前述した従来例のように同期パター
ンの全てを満たすＤ型フリップフロップを設ける必要が
なく、更に、反転パターンの間隔を検出する構成要素が
ローカル化されているのでＡＮＤ回路８の入力数を予め
分散できる。この結果、回路規模の縮小が実現でき、ま
た回路素子に要求される動作速度も低く抑えることがで
きる。すなわち、本実施例によれば、２値検出の変調符
号において、クロックに対して比較的長く、再生された
検出値の反転パターンが比較的長い同期信号を見つけ出
すことができる。
【００３６】ところで、同期信号検出に余裕度を持たせ
た場合すなわち同期パターンに対して反転間隔の曖昧さ
（余裕）を持たせたい場合（これはより不確かな同期パ
ターン検出になるが例えばクロック抽出がうまく動いて
いない場合でもある程度同期パターンを検出した場合に
有効となる）には、前記図１の値一致器７0 〜７N を不
等式一致器に変更することで、本発明実施例の同期信号
検出器において余裕度を持たせた同期信号検出を実現す
ることが可能である。
た場合すなわち同期パターンに対して反転間隔の曖昧さ
（余裕）を持たせたい場合（これはより不確かな同期パ
ターン検出になるが例えばクロック抽出がうまく動いて
いない場合でもある程度同期パターンを検出した場合に
有効となる）には、前記図１の値一致器７0 〜７N を不
等式一致器に変更することで、本発明実施例の同期信号
検出器において余裕度を持たせた同期信号検出を実現す
ることが可能である。
【００３７】すなわち、この同期信号検出に余裕度を持
たせた本発明の構成は、図１に対応させると、一定のレ
ベルを基準にＲＦ信号を２値検出する２値検出器２と、
上記２値検出された上記ＲＦ信号のエッジ部分を抜き出
してパルス列とするエッジ検出器３と、上記抜き出され
た各エッジ間のクロックの数をカウントするカウンタ６
と、各エッジ間のカウントされたクロック数値を保持し
て該保持したクロック数値をＲＦ信号の反転が起こる度
に次のラッチに送るＮ個のラッチ回路５1 〜５ N と、同
期パターンの反転間隔の各クロック数値と該反転間隔に
対応する上記ラッチ回路５1 〜５N 及び上記カウンタ６
が保存した各クロック数値とを比較して両クロック数値
の差値が一定の範囲内の場合に上記各エッジ間のクロッ
ク数値が上記同期パターンの反転間隔のクロック数値と
一致したことを表す信号を出力するＮ＋１個の比較手段
としての不等式一致器１０0 〜１０N と、上記Ｎ＋１個
の不等式一致器１０0 〜１０N と上記エッジ検出器３の
出力の論理積（ＡＮＤ）を取り信号の反転パターンが同
期信号の全反転パターンに一致するか否かを判定する判
定手段としてのＡＮＤ回路８とを有してなるものとな
る。
たせた本発明の構成は、図１に対応させると、一定のレ
ベルを基準にＲＦ信号を２値検出する２値検出器２と、
上記２値検出された上記ＲＦ信号のエッジ部分を抜き出
してパルス列とするエッジ検出器３と、上記抜き出され
た各エッジ間のクロックの数をカウントするカウンタ６
と、各エッジ間のカウントされたクロック数値を保持し
て該保持したクロック数値をＲＦ信号の反転が起こる度
に次のラッチに送るＮ個のラッチ回路５1 〜５ N と、同
期パターンの反転間隔の各クロック数値と該反転間隔に
対応する上記ラッチ回路５1 〜５N 及び上記カウンタ６
が保存した各クロック数値とを比較して両クロック数値
の差値が一定の範囲内の場合に上記各エッジ間のクロッ
ク数値が上記同期パターンの反転間隔のクロック数値と
一致したことを表す信号を出力するＮ＋１個の比較手段
としての不等式一致器１０0 〜１０N と、上記Ｎ＋１個
の不等式一致器１０0 〜１０N と上記エッジ検出器３の
出力の論理積（ＡＮＤ）を取り信号の反転パターンが同
期信号の全反転パターンに一致するか否かを判定する判
定手段としてのＡＮＤ回路８とを有してなるものとな
る。
【００３８】ここで、前述した実施例のように余裕度を
持たない場合と違う点は、カウンタ６とラッチ回路５1
〜５N の出力に依存する不等式一致器１０0 〜１０N の
構成である。すなわち、当該不等式一致器１０0 〜１０
N での判定が前述の実施例と異なり完全一致にならず、
ある一定範囲を持たせた一致判定となる。これにより、
例えば図４に示すように、図２の同期信号のパターンに
対して±１の余裕を持たせた同期信号検出を行えること
になる。
持たない場合と違う点は、カウンタ６とラッチ回路５1
〜５N の出力に依存する不等式一致器１０0 〜１０N の
構成である。すなわち、当該不等式一致器１０0 〜１０
N での判定が前述の実施例と異なり完全一致にならず、
ある一定範囲を持たせた一致判定となる。これにより、
例えば図４に示すように、図２の同期信号のパターンに
対して±１の余裕を持たせた同期信号検出を行えること
になる。
【００３９】なお、本実施例において、いわゆる（ｄ，
ｋ；ｍ，ｎ；ｒ）符号として、例えば（４，２２；２，
５；５）変調符号を用いた場合には、同期信号は（２１
Ｔ，２３Ｔ），（２３Ｔ，２１Ｔ）であるため、ラッチ
回路の数は１段となり、値一致器（或いは不等式一致
器）の比較対象数はそれぞれ（カウンタ，ラッチ）＝
（２０，２２）又は（２２，２０）である。また、上記
（ｄ，ｋ；ｍ，ｎ；ｒ）符号は、２種類の同期信号を持
つので、値一致器（或いは不等式一致器）はカウンタ，
ラッチそれぞれに対して２つとなる。
ｋ；ｍ，ｎ；ｒ）符号として、例えば（４，２２；２，
５；５）変調符号を用いた場合には、同期信号は（２１
Ｔ，２３Ｔ），（２３Ｔ，２１Ｔ）であるため、ラッチ
回路の数は１段となり、値一致器（或いは不等式一致
器）の比較対象数はそれぞれ（カウンタ，ラッチ）＝
（２０，２２）又は（２２，２０）である。また、上記
（ｄ，ｋ；ｍ，ｎ；ｒ）符号は、２種類の同期信号を持
つので、値一致器（或いは不等式一致器）はカウンタ，
ラッチそれぞれに対して２つとなる。
【００４０】
【発明の効果】上述のように、本発明の同期信号検出器
及び同期信号検出方法においては、一定のレベルを基準
にＲＦ信号を２値検出し、２値検出されたＲＦ信号のエ
ッジ部分を抜き出しパルス列とし抜き出された各エッジ
間のクロックの数をカウントし、カウントされた各エッ
ジ間のクロック数値を保存しＲＦ信号の反転が起こる度
に次のラッチに保存したクロック数値を送り、同期パタ
ーンの反転間隔の各クロック数値と保存した各クロック
数値とを比較し完全一致した場合（或いは両クロック数
値の差値が一定の範囲内の場合）には各エッジ間のクロ
ック数値が同期パターンの反転間隔のクロック数値と一
致したことを表す信号を出力し、２値検出したＲＦ信号
の反転パターンが同期信号の全反転パターンに一致する
か否かを判定すると共に、これを実現する構成としたこ
とにより、同期信号のパターンが例えば長いものであっ
たとしても、簡単な構成でかつ少ない遅延時間（回路ス
ピードの低減）で効率的に同期信号を検出することが可
能となる。
及び同期信号検出方法においては、一定のレベルを基準
にＲＦ信号を２値検出し、２値検出されたＲＦ信号のエ
ッジ部分を抜き出しパルス列とし抜き出された各エッジ
間のクロックの数をカウントし、カウントされた各エッ
ジ間のクロック数値を保存しＲＦ信号の反転が起こる度
に次のラッチに保存したクロック数値を送り、同期パタ
ーンの反転間隔の各クロック数値と保存した各クロック
数値とを比較し完全一致した場合（或いは両クロック数
値の差値が一定の範囲内の場合）には各エッジ間のクロ
ック数値が同期パターンの反転間隔のクロック数値と一
致したことを表す信号を出力し、２値検出したＲＦ信号
の反転パターンが同期信号の全反転パターンに一致する
か否かを判定すると共に、これを実現する構成としたこ
とにより、同期信号のパターンが例えば長いものであっ
たとしても、簡単な構成でかつ少ない遅延時間（回路ス
ピードの低減）で効率的に同期信号を検出することが可
能となる。
【図１】本発明実施例の同期信号検出器の概略構成を示
すブロック回路図である。
すブロック回路図である。
【図２】同期信号のパターンの一例を示す波形図であ
る。
る。
【図３】本実施例検出器の各部の動作を説明するための
波形及びクロック数値を示す図である。
波形及びクロック数値を示す図である。
【図４】本実施例の同期信号検出における余裕度を説明
するための波形図である。
するための波形図である。
【図５】従来の同期信号検出器の概略構成を示すブロッ
ク回路図である。
ク回路図である。
２・・・・・・２値検出器 ３・・・・・・エッジ検出器 ５0 〜５N ・・ラッチ回路 ６・・・・・・カウンタ ７1 〜７N ・・値一致器 ８・・・・・・ＡＮＤ回路 １０1 〜１０N ・・不等式一致器
Claims (5)
- 【請求項１】 一定のレベルを基準にＲＦ信号を２値検
出する２値検出手段と、 ２値検出された上記ＲＦ信号のエッジ部分を抜き出し、
パルス列とするエッジ検出手段と、 上記抜き出された各エッジ間のクロックの数をカウント
するカウント手段と、 各エッジ間のカウントされたクロック数値を保持し、該
保持したクロック数値をＲＦ信号の反転が起こる度に次
のラッチに送るＮ個のラッチ手段と、 同期パターンの反転間隔の各クロック数値と該反転間隔
に対応する上記ラッチ手段及び上記カウント手段が保存
した各クロック数値とを比較し、完全一致した場合に
は、上記各エッジ間のクロック数値が上記同期パターン
の反転間隔のクロック数値と一致したことを表す信号を
出力するＮ＋１個の比較手段と、 上記Ｎ＋１個の比較手段と上記エッジ検出手段の出力の
論理積を取り、信号の反転パターンが同期信号の全反転
パターンに一致するか否かを判定する判定手段とを有し
てなることを特徴とする同期信号検出器。 - 【請求項２】 一定のレベルを基準にＲＦ信号を２値検
出する２値検出手段と、 ２値検出された上記ＲＦ信号のエッジ部分を抜き出し、
パルス列とするエッジ検出手段と、 上記抜き出された各エッジ間のクロックの数をカウント
するカウント手段と、 各エッジ間のカウントされたクロック数値を保持し、保
持したクロック数値をＲＦ信号の反転が起こる度に次の
ラッチに送るＮ個のラッチ手段と、 同期パターンの反転間隔の各クロック数値と該反転間隔
に対応する上記ラッチ手段及び上記カウント手段が保存
した各クロック数値とを比較し、両クロック数値の差値
が一定の範囲内の場合に、上記各エッジ間のクロック数
値が上記同期パターンの反転間隔のクロック数値と一致
したことを表す信号を出力するＮ＋１個の比較手段と、 上記Ｎ＋１個の比較手段と上記エッジ検出手段の出力の
論理積を取り、信号の反転パターンが同期信号の全反転
パターンに一致するか否かを判定する判定手段とを有し
てなることを特徴とする同期信号検出器。 - 【請求項３】 上記ラッチ手段の数は、上記同期パター
ンの反転数−１であることを特徴とする請求項１及び２
記載の同期信号検出器。 - 【請求項４】 一定のレベルを基準にＲＦ信号を２値検
出し、 ２値検出された上記ＲＦ信号のエッジ部分を抜き出し、
パルス列とし、 上記抜き出された各エッジ間のクロックの数をカウント
し、 カウントされた各エッジ間のクロック数値を保存し、Ｒ
Ｆ信号の反転が起こる度に次のラッチに保存したクロッ
ク数値を送り、 同期パターンの反転間隔の各クロック数値と上記保存し
た各クロック数値とを比較し、完全一致した場合には、
上記各エッジ間のクロック数値が上記同期パターンの反
転間隔のクロック数値と一致したことを表す信号を出力
し、 上記２値検出したＲＦ信号の反転パターンが同期信号の
全反転パターンに一致するか否かを判定することを特徴
とする同期信号検出方法。 - 【請求項５】 一定のレベルを基準にＲＦ信号を２値検
出し、 ２値検出された上記ＲＦ信号のエッジ部分を抜き出し、
パルス列とし、 上記抜き出された各エッジ間のクロック数をカウント
し、 カウントされた各エッジ間のクロック数値を保存し、Ｒ
Ｆ信号の反転が起こる度に次のラッチに保存したクロッ
ク数値を送り、 同期パターンの反転間隔の各クロック数値と上記保存し
た各クロック数値とを比較し、両クロック数値の差値が
一定の範囲内の場合に、上記各エッジ間のクロック数値
が上記同期パターンの反転間隔のクロック数値と一致し
たことを表す信号を出力し、 上記２値検出したＲＦ信号の反転パターンが同期信号の
全反転パターンに一致するか否か判定することを特徴と
する同期信号検出方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19457892A JP3395210B2 (ja) | 1992-06-30 | 1992-06-30 | 同期信号検出器及び同期信号検出方法 |
| TW082103862A TW218942B (ja) | 1992-06-30 | 1993-05-17 | |
| KR1019930011294A KR100271554B1 (ko) | 1992-06-30 | 1993-06-21 | 동기 신호 검출기 및 동기 신호 검출방법 |
| EP93305099A EP0577401B1 (en) | 1992-06-30 | 1993-06-29 | Synchronization signal detection and data demodulation |
| US08/084,860 US5646966A (en) | 1992-06-30 | 1993-06-29 | Method and apparatus for detecting synchronizing signals by latching successived count values that represent time between received sync pulses for comparison to a predetermined sync pattern of count values |
| DE69320720T DE69320720T2 (de) | 1992-06-30 | 1993-06-29 | Detektion eines Synchronisationssignals und Datendemodulation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19457892A JP3395210B2 (ja) | 1992-06-30 | 1992-06-30 | 同期信号検出器及び同期信号検出方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0620391A true JPH0620391A (ja) | 1994-01-28 |
| JP3395210B2 JP3395210B2 (ja) | 2003-04-07 |
Family
ID=16326876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19457892A Expired - Fee Related JP3395210B2 (ja) | 1992-06-30 | 1992-06-30 | 同期信号検出器及び同期信号検出方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5646966A (ja) |
| EP (1) | EP0577401B1 (ja) |
| JP (1) | JP3395210B2 (ja) |
| KR (1) | KR100271554B1 (ja) |
| DE (1) | DE69320720T2 (ja) |
| TW (1) | TW218942B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100486242B1 (ko) * | 2001-10-16 | 2005-05-03 | 삼성전자주식회사 | 다이나믹 기입 전략을 위한 최소의 지연을 가지는 버퍼링방법, 버퍼 장치 및 이를 구비하는ｃｄ-ｒｗ/ｄｖｄ-ｒｗ 시스템 |
| KR100524897B1 (ko) * | 1998-03-17 | 2006-01-12 | 삼성전자주식회사 | 컴팩트 디스크 시스템의 프레임 동기신호 검출장치 및 이를 이용한 프레임 동기 신호 검출방법 |
| KR100585052B1 (ko) * | 1997-11-12 | 2006-11-30 | 삼성전자주식회사 | 컴팩트 디스크 시스템의 프레임 동기 신호 검출 장치 및 방법 |
| WO2012144057A1 (ja) | 2011-04-21 | 2012-10-26 | 富士通株式会社 | データ受信装置、マーカ情報抽出方法、及びマーカ位置検出方法 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3467964B2 (ja) * | 1995-08-10 | 2003-11-17 | ソニー株式会社 | データ記録装置及び方法、データ再生装置及び方法、記録媒体、並びにデータ伝送方法 |
| US5999570A (en) * | 1995-11-21 | 1999-12-07 | Sony Corporation | Transmission apparatus, sending apparatus, and receiving apparatus, and transmission method |
| GB2310980B (en) * | 1996-03-04 | 1998-04-01 | Mitsubishi Electric Corp | Synchronizing signal detecting apparatus |
| US5867533A (en) * | 1996-08-14 | 1999-02-02 | International Business Machines Corporation | Digital delta mode carrier sense for a wireless LAN |
| EP0827310A3 (en) * | 1996-08-30 | 2001-01-24 | Sony Corporation | Infra-red transmission of digital audio signals |
| US6134285A (en) | 1997-05-28 | 2000-10-17 | Integrated Memory Logic, Inc. | Asynchronous data receiving circuit and method |
| FR2793623B1 (fr) * | 1999-05-11 | 2003-01-24 | Canon Kk | Procede et dispositif de controle de la synchronisation entre deux noeuds ni-1, ni d'un reseau |
| JP2001053732A (ja) * | 1999-08-13 | 2001-02-23 | Oki Comtec Ltd | 非線形抽出回路及びクロック抽出回路 |
| JP3785972B2 (ja) * | 2001-09-06 | 2006-06-14 | ティアック株式会社 | 信号処理回路 |
| JP3853637B2 (ja) * | 2001-11-02 | 2006-12-06 | 株式会社ソニー・コンピュータエンタテインメント | 情報処理システム、方法及びコンピュータプログラム |
| FI113113B (fi) * | 2001-11-20 | 2004-02-27 | Nokia Corp | Menetelmä ja laite integroitujen piirien ajan synkronoimiseksi |
| CN101242539B (zh) * | 2007-02-07 | 2010-08-25 | 卓胜微电子（上海）有限公司 | T-dmb系统接收机帧同步装置及方法 |
| KR102595903B1 (ko) * | 2016-08-26 | 2023-10-30 | 삼성전자주식회사 | 모뎀 칩, 이를 포함하는 어플리케이션 프로세서 및 모뎀 칩의 동작방법 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4412301A (en) * | 1981-06-08 | 1983-10-25 | Gte Products Corporation | Digital data correlator |
| JPS61158780U (ja) * | 1985-03-22 | 1986-10-01 | ||
| JPS61225920A (ja) * | 1985-03-30 | 1986-10-07 | Toshiba Corp | 同期信号分離回路 |
| JPH0640419B2 (ja) * | 1985-05-28 | 1994-05-25 | ソニー株式会社 | 同期信号の検出回路 |
| JP2592054B2 (ja) * | 1986-01-31 | 1997-03-19 | シャープ株式会社 | データ記録方法 |
| US4759040A (en) * | 1986-02-01 | 1988-07-19 | Iwatsu Electric Co., Ltd. | Digital synchronizing circuit |
| US4763341A (en) * | 1987-02-25 | 1988-08-09 | The Grass Valley Group, Inc. | Digital timing using a state machine |
| US4813006A (en) * | 1987-06-29 | 1989-03-14 | Hughes Aircraft Company | Analog-digital correlator |
| JP2713574B2 (ja) * | 1988-03-26 | 1998-02-16 | 株式会社日立製作所 | アドレスマーク発生方法および回路 |
| KR910003232B1 (ko) * | 1988-03-29 | 1991-05-24 | 삼성전자 주식회사 | 페이징 수신기의 데이타 수신클럭 발생방법 |
| JP2757690B2 (ja) * | 1992-06-19 | 1998-05-25 | 日本電気株式会社 | 符号一致検出方式 |
| US5487090A (en) * | 1992-10-12 | 1996-01-23 | Nec Corporation | Selectively called radio receiver in which bit rate detection is controlled with a predetermined range |
-
1992
- 1992-06-30 JP JP19457892A patent/JP3395210B2/ja not_active Expired - Fee Related
-
1993
- 1993-05-17 TW TW082103862A patent/TW218942B/zh active
- 1993-06-21 KR KR1019930011294A patent/KR100271554B1/ko not_active IP Right Cessation
- 1993-06-29 US US08/084,860 patent/US5646966A/en not_active Expired - Fee Related
- 1993-06-29 DE DE69320720T patent/DE69320720T2/de not_active Expired - Fee Related
- 1993-06-29 EP EP93305099A patent/EP0577401B1/en not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100585052B1 (ko) * | 1997-11-12 | 2006-11-30 | 삼성전자주식회사 | 컴팩트 디스크 시스템의 프레임 동기 신호 검출 장치 및 방법 |
| KR100524897B1 (ko) * | 1998-03-17 | 2006-01-12 | 삼성전자주식회사 | 컴팩트 디스크 시스템의 프레임 동기신호 검출장치 및 이를 이용한 프레임 동기 신호 검출방법 |
| KR100486242B1 (ko) * | 2001-10-16 | 2005-05-03 | 삼성전자주식회사 | 다이나믹 기입 전략을 위한 최소의 지연을 가지는 버퍼링방법, 버퍼 장치 및 이를 구비하는ｃｄ-ｒｗ/ｄｖｄ-ｒｗ 시스템 |
| WO2012144057A1 (ja) | 2011-04-21 | 2012-10-26 | 富士通株式会社 | データ受信装置、マーカ情報抽出方法、及びマーカ位置検出方法 |
| JP5850047B2 (ja) * | 2011-04-21 | 2016-02-03 | 富士通株式会社 | データ受信装置、マーカ情報抽出方法、及びマーカ位置検出方法 |
| US9647781B2 (en) | 2011-04-21 | 2017-05-09 | Fujitsu Limited | Data reception device, marker information extraction method, and marker position detection method |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0577401A2 (en) | 1994-01-05 |
| TW218942B (ja) | 1994-01-11 |
| JP3395210B2 (ja) | 2003-04-07 |
| KR940006109A (ko) | 1994-03-23 |
| KR100271554B1 (ko) | 2000-12-01 |
| US5646966A (en) | 1997-07-08 |
| EP0577401B1 (en) | 1998-09-02 |
| DE69320720D1 (de) | 1998-10-08 |
| DE69320720T2 (de) | 1999-03-11 |
| EP0577401A3 (en) | 1994-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3395210B2 (ja) | 同期信号検出器及び同期信号検出方法 | |
| JPH02183471A (ja) | 情報再生方法および情報再生装置 | |
| US20030141997A1 (en) | Information playback apparatus with an unusual waveform circuit | |
| US4626933A (en) | Method and apparatus for qualifying data | |
| JPH0620400A (ja) | 同期信号検出器、同期信号検出方法及び復号化装置 | |
| EP0640967B1 (en) | Synchronizing mark detecting apparatus and method | |
| US5946443A (en) | Method and apparatus for restoring sync data in a digital video disc playback system | |
| JPH0775107B2 (ja) | 磁気記録装置の信号再生回路 | |
| US6895174B2 (en) | Frame number detecting device | |
| JP2891592B2 (ja) | サーボ情報抽出装置およびサーボマーク検出装置およびウインドウ生成装置 | |
| US4813059A (en) | Readback recovery of run length limited codes | |
| JP3956525B2 (ja) | 同期信号の検出保護回路 | |
| EP0409649A2 (en) | Information recording and reproducing device | |
| US5583708A (en) | Circuit for detecting unrecorded portion of recording medium | |
| US5436881A (en) | Method and apparatus for detecting pulse signal for generating clock from recording medium | |
| US5936922A (en) | Method and apparatus for sampling a synchronous pattern from data including an error using a random synchronous signal | |
| JP2798718B2 (ja) | ディジタル信号再生装置 | |
| JPH073730B2 (ja) | スキュー補正回路 | |
| KR0186029B1 (ko) | 디지탈 데이타의 동기신호 제어회로 | |
| JP2717577B2 (ja) | セクタマーク検出装置 | |
| JPH0793904A (ja) | 情報記録装置および情報再生装置および光ディスク | |
| KR100239914B1 (ko) | 동기 패턴 추출 방법 및 이를 수행하기 위한 동기 패턴 추출 장치 | |
| JPS5938864A (ja) | 計測デ−タの記録位置コ−ド化信号発生回路およびその検索システム | |
| JPH0528659A (ja) | デイジタル信号再生装置 | |
| KR100524897B1 (ko) | 컴팩트 디스크 시스템의 프레임 동기신호 검출장치 및 이를 이용한 프레임 동기 신호 검출방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030107 |
|
| LAPS | Cancellation because of no payment of annual fees |