KR100263832B1 - 디스플레이 장치 구동용 데이타 전송 방법 및 디스플레이 장치 - Google Patents

디스플레이 장치 구동용 데이타 전송 방법 및 디스플레이 장치 Download PDF

Info

Publication number
KR100263832B1
KR100263832B1 KR1019960013128A KR19960013128A KR100263832B1 KR 100263832 B1 KR100263832 B1 KR 100263832B1 KR 1019960013128 A KR1019960013128 A KR 1019960013128A KR 19960013128 A KR19960013128 A KR 19960013128A KR 100263832 B1 KR100263832 B1 KR 100263832B1
Authority
KR
South Korea
Prior art keywords
information
data
driver
driving
chip address
Prior art date
Application number
KR1019960013128A
Other languages
English (en)
Other versions
KR960038731A (ko
Inventor
히데오 모리
껜조 이나
아쯔시 미즈또메
가즈히꼬 무라야마
Original Assignee
미다라이 후지오
캐논 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미다라이 후지오, 캐논 가부시키가이샤 filed Critical 미다라이 후지오
Publication of KR960038731A publication Critical patent/KR960038731A/ko
Application granted granted Critical
Publication of KR100263832B1 publication Critical patent/KR100263832B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3622—Control of matrices with row and column drivers using a passive matrix
    • G09G3/3629—Control of matrices with row and column drivers using a passive matrix using liquid crystals having memory effects, e.g. ferroelectric liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/22—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of characters or indicia using display control signals derived from coded signals representing the characters or indicia, e.g. with a character-code memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/04—Partial updating of the display screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0693—Calibration of display systems
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

디스플레이 장치를 구동하도록 정보측 구동기에 데이타를 전송하기 위한 데이타 전송 방법이 제공된다. 구동기 회로 각각은 칩 어드레스/비디오 데이타 판별 회로를 포함하며, 단위 구동기는 상기 디스플레이 장치 주위에 실장된다. 고유의 칩 어드레스는 하드웨어 패턴에 의해서 단위 구동기들 각각마다 설정된다. 그리고, 구동기 회로들과의 데이타 교환은 칩 어드레스 정보 및 비디오 데이타 정보가 칩 어드레스/비디오 공통 버스 라인 및 칩 어드레스/비디오 데이타 판별 제어 신호를 사용하여 타겟 단위 구동기에 시분할 전송되도록 수행된다.

Description

디스플레이 장치 구동용 데이타 전송 방법 및 디스플레이 장치
제1도는 종래의 데이타 전송 방법을 나타낸 물리적인 개략도.
제2도는 종래의 데이타 전송 방법을 나타낸 개략도.
제3도는 종래의 데이타 전송 방법을 나타낸 타이밍 차트.
제4도는 종래의 데이타 전송 방법에 있어서의 세그먼트 구동기의 구성을 도 시한 도면.
제5도는 일반적인 화상 디스플레이 장치의 구성을 도시한 물리적인 개략도.
제6도는 제7도에 대응하는 종래의 구동 회로들의 구성을 도시한 블록도.
제7도는 본 발명의 제1 실시예에 따른 데이타 전송 방법을 도시한 물리적인 개략도.
제8도는 본 발명의 제1 실시예에서 하드웨어 방식으로 칩 어드레스들을 할당하는 방법을 도시한 도면.
제9도는 본 발명의 제1 실시예에 따른 데이타 전송 방법을 도시한 차트.
제10도는 본 발명의 제1 실시예에 따른 데이타 전송 방법을 도시한 타이밍 차트.
제11도는 본 발명의 제1 실시예에 따른 세그먼트 구동기의 구성을 도시한 회로도.
제12도는 본 발명의 제1 실시예에 따른 데이타 전송 방법에서 블록 분할 방법을 도시한 테이블.
제13도는 본 발명의 제2 실시예에 따른 데이타 전송 방법을 도시한 타이밍 차트.
제14도는 본 발명의 제2 실시예에 따른 세그먼트 구동기의 구성을 도시한 블록도.
제15도는 본 발명의 제1 실시예에 따른 데이타 전송 방법을 도시한 물리적인 개략도.
제16도는 본 발명의 제1 실시예에서 하드웨어 방식으로 칩 어드레스를 할당하는 방법을 도시한 도면.
제17도는 본 발명의 제1 실시예에 따른 데이타 전송 방법을 도시한 차트.
제18도는 본 발명의 제1 실시예에 따른 데이타 전송 방법을 도시한 타이밍 차트.
제19도는 본 발명의 제2 실시예에 따른 데이타 전송 방법을 도시한 타이밍 차트.
제20도는 본 발명의 제3 실시예에 따른 데이타 전송 방법을 도시한 타이밍 차트.
제21도는 본 발명의 제3 실시예에 따른 데이타 전송 방법에서 어드레싱 방법을 나타낸 테이블.
제22도는 본 발명의 제1 실시예에 따른 데이타 전송 방법을 도시한 물리적인 개략도.
제23도는 본 발명의 제1 실시예에 따라 하드웨어 방식으로 칩 어드레스들을할당하는 방법을 도시한 도면.
제24도는 본 발명의 제1 실시예에 따른 데이타 전송 방법을 도시한 차트.
제25도는 본 발명의 제1 실시예에 따른 공통 구동기에 대한 데이타 전송 방법을 도시한 타이밍 차트.
제26도는 본 발명의 제1 실시예에 따른 세그먼트 구동기에 대한 데이타 전송방법을 도시한 타이밍 차트.
제27도는 본 발명의 제1 실시예에 따른 세그먼트 구동기의 구성을 도시한 회로도.
제28도는 본 발명의 제2 실시예에 따른 데이타 전송 방법을 도시한 물리적인 개략도.
제29도는 본 발명의 제1 실시예에 따른 데이타 전송 방법을 채택한 디스플레이 장치 구동 회로를 도시한 물리적인 개략도.
제30도는 제29도에 도시한 회로에서 하드웨어 방식으로 구동기들의 칩 어드 레스를 고정시키는 방법을 도시한 도면.
제31도는 제29도에 도시한 회로에서 데이타 전송 방법을 도시한 차트.
제32도는 제29도에 도시한 회로에서 주사측 구동기에 대한 데이타 포맷을 도시한 도면.
제33도는 제29도에 도시한 회로에서 정보측 구동기에 대한 데이타 포맷을 도시한 도면.
제34도는 제29도에 도시한 회로에서 데이타 판별 신호의 포맷을 도시한 도면.
제35도는 제29도에 도시한 회로에서 정보측 구동기의 구성을 도시한 블록도.
제36도는 종래의 데이타 전송 방법에서 파형 정보 신호들의 조합과 주사측 구동기의 출력 전압간 관계를 도시한 대응 테이블.
제37도는 종래의 데이타 전송 방법에서 정보측 구동기에서의 테스트 모드 신호들의 조합과 출력 전압간 관계를 도시한 대응 테이블.
제38도는 본 발명의 제1 실시예에 따른 구동 회로들의 구성을 도시한 블록.
제39도는 제38도에 도시한 구동 회로의 구성을 보다 상세히 도시한 블록도.
제40(a)도 내지 제40(e)도는 제38도에 도시한 구동 회로들의 동작을 도시한 타이밍 차트.
제41도는 제39도에 대응하여 본 발명의 제2 실시예에 따른 구동 회로의 구성을 도시한 블록도.
제42도 및 제43도는 본 발명에 따른 데이타 전송 방법을 사용하는 디스플레이 장치를 도시한 도면.
* 도면의 주요부분에 대한 부호의 설명
1,110,201 : 디스플레이 장치 2,111,202 : 세그먼트 구동기
3,204,304 : 공통 버스 4,305 : 칩 선택 단자
5,112 : 세그먼트 버스 보드 6 : 제어 신호(CD) 라인
8,107 : 클럭 버스(CLK) 라인 10,208,308 : 제어기
101 : 버스 102 : 주사측 구동 집적 회로
103 : 고정된 칩 어드레스 입력 핀 104 : 공통 버스 보드
203 : 공통 구동기 205 : 칩 어드레스 단자
207,306,405 : 버스 보드 208,309 : 제어 신호 라인
210,307 : 클럭 신호(CLK) 라인 301 : 디스플레이 장치(패널)
302 : 정보측(세그먼트) 구동기 303 : 주사측 구동기
403 : 구동 회로 413 : CS 신호
414 : 클럭 카운트 수 설정 회로 415 : 클럭 카운터
416 : AND 게이트 417 : 제1 래치 회로
418 : 제2 래치 회로 DR : 구동 회로
본 발명은 평판 디스플레이(flat display) 등과 같은 디스플레이 장치를 구동하는 디스플레이 장치 구동 회로에서 사용되는 데이타 전송 방법에 관한 것으로, 특히 평균 데이타 전송량을 감소시킬 수 있는 구동 집적 회로용의 개선된 데이타 전송 방법에 관한 것이다.
종래, 평판 디스플레이(이하 FPD(Flat Panel Display)라 함)상의 디스플레이 동작은 라인 또는 도트 순차 방식으로 수행되기 때문에 한 라인에 대한 데이타가 평판 디스플레이의 구동 회로로 전송되어야 한다. 특히, 종래의 디스플레이에 있어서, 디스플레이 데이타의 모든 비트는 프레임 주파수에 동기하여 전송되어야 한다. 또한, 구동 집적 회로의 구동 데이타는 디스플레이 데이타가 전송될 때마다 갱신된다.
제1도는 종래의 데이타 전송 방법을 나타낸 물리적인 개략도이다. 제1도에 도시한 시스템은 디스플레이 장치(패널;1), 정보 라인측 구동 집적 회로(세그먼트 구동기;2), 세그먼트 버스 보드(5), 데이타 버스(7), 클럭 신호 라인(8), 직렬 데이타 입력 신호 라인(9), 및 제어기(10)를 포함한다.
제2도는 제1도에 도시한 종래의 데이타 전송 방법에서의 세그먼트 구동기(2)의 개략도이다. 비디오 데이타(IDO 내지 ID7)를 공급하는 비디오 데이타 버스(7) 및 클럭(CLK)를 공급하는 클럭 신호 라인(8)은 세그먼트 구동기(2)(2-1, 2-2, 2-3,...)에 병렬로 접속되며, 직렬 데이타 입력 신호(CSDi) 라인(9)은 이들 구동기(2)에 직렬 접속(cascade-connected)된다. 제1 세그먼트 구동기(2-1)는 제어기(10)로부터 직렬 데이타 입력 신호(CSDi)를 수신한다. 제1 세그먼트 구동기(2-1)로부터 출력된 직렬 데이타 출력 신호(a)는 제2 세그먼트 구동기(2-2)의 직렬 데이타 입력 핀에 접속되며, 제2 세그먼트 구동기(2-2)로부터 출력된 직렬 데이타 출력 신호(b)는 제3 세그먼트 구동기(2-3)의 직렬 데이타 입력 핀에 접속된다.
제3도는 제1도에 도시한 종래의 데이타 전송 방법에 있어서의 타이밍 차트이다. 제4도는 제1도에 도시한 종래의 데이타 전송 방법에 있어서의 구동기 구성을 도시한 블록도이다.
이하, 종래의 데이타 전송 방법에 대해서 제1도 내지 제4도를 참조하여 설명하기로 한다. 제3도에 도시한 바와 같이, 모든 구동기에 대한 세그먼트 화상 데이타(비디오 데이타)는 8비트 폭으로 직렬 전송되며, 이들 화상 데이타의 제1 데이타, 즉 DO 내지 D7가 공급될 때, 직렬 데이타 입력 신호(CSDi)는 동시에 “1”로 변경된다. 이어서, 제2도에 도시한 제1 세그먼트 구동기(2-1)는 입력 화상 데이타를 래치하기 시작하는 동시에 클럭 수를 계수하기 시작한다. 세그먼트 구동기(2-1)가 20개의 클럭(CLK)을 계수하였을 때, 데이타 동작을 완료하며, 직렬 데이타 출력 신호를 “1”로 설정한다. 마찬가지로, 제2 및 제3 세그먼트 구동기는 상기 기술된 바와 같은 동일한 과정으로 화상 데이타를 수신한다. 이러한 동작으로, 데이타(DO 내지 Dl59)는 제1 세그먼트 구동기의 화상 데이타로서 수신되며, 데이타(D160 내지 D3l9)는 제2 세그먼트 구동기의 화상 데이타로서 수신되며, 데이타(D320 내지 D479)는 제3 세그먼트 구동기의 화상 데이타로서 수신되어, 이에 따라 한 수평 주사 기간동안에 화상 데이타의 전송 동작을 완료하게 된다.
그러나, 상기 언급된 종래 기술에서, 각각의 구동 집적 회로는 래치 메모리나 멀티플렉서 회로 어느 것도 갖고 있지 않기 때문에, 순차 전송되는 데이타는 필요한 양(집적 회로의 데이타 유지 성능에 대응하는)만큼만 래치되거나, 또는 부주사 폭에 대응하는 데이타가 시프트 레지스터를 통해 n개의 구동 집적 회로를 사용하여 순차 전송되어 1-라인의 데이타를 형성한다.
그러므로, 종래의 데이타 전송 방법에서, 강유전성 액정 디스플레이(이하, FLCD(Ferroelectric Liquid Crystal display)라 함)와 같은 메모리 특성을 갖는 디스플레이 장치가 구동될 때라도, 한 라인당 데이타가 전송된다.
본 발명의 목적은 2종류의 정보가 시계열(time series)로 공통의 버스를 통해 전송되는 디스플레이 장치를 제공하는 것이다.
본 발명의 또 다른 목적은 동일한 회로 구조의 IC를 사용하는 경우에도 배치 위치를 인식할 수 있는 디스플레이 장치를 제공하는 것이다.
본 발명은 종래의 문제를 감안하여 이루어진 것으로서, 발명의 목적은 제어 기로부터 디스플레이 장치의 구동 회로 내의 구동기들로 보내지는 평균 데이타 전송량을 감소시키는 것이다. 데이타 전송량을 감소시킴으로써, 소비 전력 및 방사잡음이 감소될 것으로 기대된다.
상기 목적을 달성하기 위해서, 본 발명에서는, 디스플레이 장치를 구동하도록 정보측 구동기에 데이타를 전송하기 위한 데이타 전송 방법에 있어서, 각각이 칩 어드레스/비디오 데이타 판별 회로 및 단위 구동기를 포함하는 구동기 회로들이 디스플레이 장치 주변에 실장되며, 각각의 단위 구동기는 하드웨어 패턴에 의해서 자신의 칩 어드레스로 설정되며, 칩 어드레스/비디오 데이타 공통 버스 라인 및 칩 어드레스/비디오 데이타 판별 제어 신호를 이용함에 의해 칩 어드레스 정보 및 비디오 데이타 정보가 타겟(target) 단위 구동기에 시분할 전송되도록 구동기 회로들과의 데이타 교환이 수행된다.
본 발명의 바람직한 실시예에 따르면, 디스플레이 장치는 평판 디스플레이를 포함한다. 각각의 구동기 회로는 칩 어드레스/비디오 데이타 판별 회로 및 하나의 단위 구동기를 갖는 집적 회로를 포함한다. 단위 구동기는 복수의 핀들로 구성된 칩 어드레스 단자를 포함하며, 이것은 자신의 어드레스를 설정하는 데 수용된다. 각각의 단위 구동기는 새로운 데이타를 수신할 때까지 이전와 데이타를 유지하여, 이 유지된 데이타에 따라 데이타를 출력하기 위한 래치 수단을 포함하며, 비디오 데이타가 변경된 단위 구동기의 데이타만을 전송한다. 이 경우에, 각각의 단위 구동기의 출력 핀들은 복수의 블록으로 분할되고, 비디오 데이타가 변경된 블록들의 데이타만이 전송된다. 또 다르게는, 각각의 단위 구동기의 출력 핀들의 개시 블록 신호 및 종료 블록 신호들에 의해 지정된 출력 핀 블록들 사이의 데이타만이 전송된다.
본 발명에 따르면, 예를 들면 세그먼트측 구동 집적 회로가 래치 회로, 멀티플렉서 회로, 및 칩 어드레스 판별 회로를 포함하여 제어 데이터를 이용한 데이타 전송 방법을 실현할 때, 단지 변경된 데이타만이 구동 집적 회로로 전송되므로, 이에 따라 평균 데이타 전송량을 감축한다. 특히, 평판 디스플레이용 구동 집적 회로들은 패널 주위에 실장되며, 제어기가 어드레스 정보 및 제어 정보[구동기 출력 블록 정보/개시 블록 정보/종료(end) 블록 정보]을 갖는 데이타를 타겟 구동 집적 회로로 출력하도록 집적 회로들과의 데이타 교환이 수행된다. 이러한 방식으로, 접적 회로는 어드레스 정보 및 제어 정보에 기초하여 타겟 데이타를 수신할 수 있다. 그러므로, 제어기는 데이타가 변경된 위치만을 지정하여 데이타를 출력함으로써, 상기 언급된 개념을 실현한다.
종래의 기술에서, 칩 선택 신호들은 칩들마다 필요하기 때문에, 미래에 개발될 것으로 기대되는 대형 스크린, 고 분해능 디스플레이는 주사선 수가 증가되고, 그에 따라 구동기 수가 증가되어, 신호 라인들의 수가 증가되는 결과를 낳는다.
본 발명의 실시예에 따르면, 제어기와 디스플레이 장치 구동 회로 내의 구동기들간 신호 라인 수를 감소시킬 수 있고, 디스플레이 장치의 분해능에 관계없이 소정의 신호 라인 수를 갖는 데이타 전송 방법이 제공된다.
본 발명의 또 다른 실시예에 따르면, 디스플레이 장치를 구동하는 주사측 구동기로서, 각각이 칩 어드레스/핀 어드레스 판별 회로를 포함하는 단위 구동기는 디스플레이 장치 주위에 실장되며, 각각의 단위 구동기의 칩 어드레스는 하드웨어 패턴에 의해서 설정되고, 칩 어드레스/핀 어드레스 공통 버스 라인 및 칩 어드레스/핀 어드레스 판별 제어 신호를 이용하여 타겟 집적 회로에 칩 어드레스 정보 및 핀 어드레스 정보가 시분할 전송하도록 단위 구동기들과의 데이타 교환이 수행된다.
본 발명의 바람직한 실시예에서, 디스플레이 장치는 평판 디스플레이를 포함한다. 각각의 단위 구동기는 원-칩 IC를 포함하며, 이 IC는 복수의 핀들로 구성된 칩 어드레스 단자를 갖는다. 칩 어드레스 정보는 하나 또는 2개의 클럭에 의해서 각 구동기에 공급된다.
본 발명의 실시예에 따르면, 각각이 예를 들면 칩 어드레스/핀 어드레스 판별 회로를 포함하는 집적 회로는 평판 디스플레이 패널 주위에 실장되며, 각각의 집적 회로는 하드웨어 패턴에 의해서 자신의 칩 어드레스가 설정되고, 패널 주위에 배치된 버스 라인을 이용하여 타겟 구동 집적 회로에 칩 어드레스 정보 및 핀 어드레스 정보가 시분할 전송되도록 집적 회로들과의 데이타 교환이 수행된다. 이 방식에서는, 제어기와 구동기들간 신호 라인 수가 감소될 수 있고, 본 발명은 제어기와 구동기들간 신호 라인 수를 증가시키지 않고 높은 분해능(대량의 주사선)을 갖는 패널에 적용될 수 있다.
종래의 기술에서, 공통측(주사측)의 경우에, 공통 데이타 라인을 사용하지 않고 세그먼트측의 경우와는 다른 방법으로 데이타가 전송되고, 제어기가 세그먼트 데이타 및 공통 데이타를 개별적으로 출력해야 하므로, 많은 수의 신호 라인이 필요하였다.
본 발명의 실시예에 따르면, 제어기와 디스플레이 장치 구동 회로 내의 구동기들간의 신호 라인 수가 감소될 수 있고, 신호 라인 수는 디스플레이 장치의 분해능에 의존하지 않으며, 제어기로부터 구동기들로의 평균 데이타 전송량이 감소될 수 있다.
이 목적을 위해서, 본 발명에 따르면, 디스플레이 장치를 구동하도록 구동기들에 데이타를 전송하기 위한 데이타 전송 방법에서, 주사측 구동기 및 정보측 구동기들은 디스플레이 장치 주위에 실장되며, 주사측 및 정보측 구동기로의 데이타 전송은 주사측 및 정보측 구동기에 정보를 전송하는 공통 버스 라인을 사용하여 수행된다.
본 발명의 바람직한 실시예에 따르면, 디스플레이 장치는 평판 디스플레이를 포함한다. 주사측 및 정보측 구동기 각각은 하나 또는 복수개의 원-칩 집적 회로를 포함하며, 각각의 집적 회로는 하드웨어 패턴에 의해서 자신의 칩 어드레스가 설정된다. 예를 들면, 각각의 집적 회로는 복수의 핀들로 구성된 칩 어드레스 단자를 포함하며, 이의 칩 어드레스는 접지(GND) 또는 VCC에 각각의 핀들을 고정시킴으로써 설정된다. 각각의 주사측 구동기로의 정보는 칩 어드레스 정보 및 핀 어드레스 정보로 구성되며, 각각의 정보측 구동기로의 정보는 칩 어드레스 정보 및 비디오 데이타 정보로 구성된다. 각각의 정보측 구동기는 새로운 데이타를 수신할 때까지 이전의 데이타를 래치하여, 이 유지된 데이타에 따라 데이타를 출력하는 래치 수단을 갖는다. 제어기는 비디오 데이타가 변경된 구동기들의 데이타만을 전송한다. 구동기들은 디스플레이 장치의 4개의 모서리에 배치되며, 공통 버스는 링 패턴으로 형성된다.
본 발명의 실시예에 따르면, 예를 들어 세그먼트측 구동 집적 회로 각각은 래치 회로, 멀티플렉서 회로, 및 칩 어드레스 판별 회로를 포함하며, 공통 버스는 세그먼트/공통 라인으로서 사용되며, 제어기로부터 출력된 데이타는 제어 데이타를 갖는 데이타 전송 방법을 실현하기 위한 공통의 포맷을 가지므로, 제어기와 구동 집적 회로간의 신호 라인들의 수를 감소시킨다. 동시에, 제어기는 단지 변경된 데이타만을 구동 집적 회로(특히, 세그먼트측 IC들)에 전송함으로써, 평균 데이타 전송양을 감소시킨다. 이 방법은 고분해능 디스플레이에 특히 효과적이다. 즉,평판 디스플레이용 구동 집적 회로들은 패널 주위에 실장되고, 패널 주위에 배치된 버스 라인을 이용하여 제어기가 어드레스 정보 및 제어 정보를 갖는 데이타를 타겟 구동 집적 회로에 출력하도록 집적 회로들과의 데이타 교환이 수행되기 때문에, 집적 회로는 어드레스 정보 및 제어 정보에 기초하여 목표 데이타를 수신할 수 있다. 그러므로, 제어기는 데이타가 변경된 위치(임의의 세그먼트 및 공통 핀 어드레스들)만을 지정하여 이에 데이타를 출력할 수 있으므로, 상기 언급된 개념을 실현할 수 있다.
각각의 종래의 주사측 구동기에서, 핀 어드레스 신호, 칩 선택 신호, 파형 정보 신호, 모드 설정 신호 등은 독립된 신호 라인들을 사용하여 전송된다. 각각의 정보측 구동기에서, 비디오 데이타 신호, 파형 정보 신호, 테스트 모드 신호 등은 독립된 신호 라인들을 사용하여 전송된다. 이러한 이유로, 신호 라인 수가 증가하게 되어, 결국 불필요한 방사 잡음의 증가 및 비용이 증가하게 된다.
출력 제어 정보용의 래치 메모리가 전혀 배치되어 있지 않고, 출력 제어 정보 신호 라인이 복수의 구동기와 병렬로 접속되어 있기 때문에, 모든 구동기들에 동일한 파형 정보가 설정될 수 있을 뿐이다.
더욱이, 주사측 신호 및 정보측 신호는 별개의 신호 포맷을 갖기 때문에, 신호 라인의 수는 더욱 증가한다.
본 발명의 실시예는 종래의 문제를 감안하여 이루어 졌으며, 그 목적은 제어기와 주사측 또는 정보측 구동기를 접속하는 신호 라인 수를 감소시켜 비용 절감 및 불필요한 방사 잡음의 감축을 달성하며, 파형 정보 등을 복수의 구동기들마다에 전송하는 것이다.
이 실시예에서, 제어기로부터 각각의 주사측/정보측 구동기로 출력될 데이타는 공통의 데이타 포맷을 가지며, 주사측 구동기를 위한 칩 어드레스 정보, 핀 어드레스 정보, 파형 정보, 및 모드 설정 정보, 정보측 구동기를 위한 칩 어드레스 정보, 비디오 데이타 정보, 파형 정보, 및 테스트 모드 정보와 이러한 정보를 판별하기 위한 제어 데이타가 공통 버스를 사용하여 시분할 전송한다.
상기 언급한 데이타 전송 방법으로, 제어기와 구동기들간 신호 라인수가 감소될 수 있으며, 동시에 파형 정보 및 모드 설정 정보는 구동기들마다 개별적으로 전송될 수 있다.
제5도는 상기 예가 적용된 종래의 매트릭스형 디스플레이 장치의 구성을 도시한 것이다. 제5도에서 디스플레이 장치는, 화상을 디스플레이하기 위한 디스플레이 유닛(401), 이 디스플레이 유닛(401)의 주사선 구동 회로(402), 디스플레이 유닛(401)의 정보 라인 구동 회로(403), 전원 신호 및 제어 신호를 주사선 구동 회로(402)에 공급하기 위한 버스 보드(404), 전원 신호 및 제어 신호를 정보 라인 구동 회로(403)에 공급하기 위한 버스 보드(405), 구동 회로(402 및 403)에 공급될 전원 신호들 및 제어 신호들을 발생하기 위한 제어 수단(이하 제어기라 함)(406), 제어기(406)에 의해서 발생된 전원 신호 및 제어 신호를 버스 보드(404)에 공급하기 위한 케이블(407), 및 제어기에 의해서 발생된 전원 신호 및 제어기(406)를 버스 보드(405)에 공급하기 위한 케이블(408)을 포함한다.
제어기(406)는 컴퓨터 등으로부터 전송된 화상 정보에 기초하여 의도된 화상을 이끌어 내는 데 필요한 구동 회로(402 및 403)의 동작을 판정하여, 데이타를 버스 보드(404 및 405)로 전송한다. 즉, 제어기(406)는 화상을 디스플레이하는 데 필요한 제어 신호 및 전원 신호들을 케이블(407 및 408)을 통해 버스 보드(404 및 405)로 공급한다. 구동 회로(402 및 403)은 버스 보드(404 및 405)로부터 동작에 관련된 제어 신호 및 전원 신호를 수신하여 소정의 동작을 수행한다.
제6도는 일반적인 구동 회로의 구성을 도시한 것이다. 동일 참조 부호는 제5도에서 동일한 부호를 나타내며, 이에 대한 상세한 설명은 생략한다. 제6도에서, 데이타 버스(409)는 제어기(406)로부터 전송된 화상 데이타를 전송한다. 클럭 신호 라인(410)은 화상 데이타 버스(409)로부터 구동 회로(403)로 화상 데이타의 수신 타이밍의 동기화를 획득하기 위한 클럭 신호 및 구동 회로에서 동작 타이밍의 동기화를 획득하기 위한, 즉 클럭 카운터 및 래치 회로(이하 설명됨)의 동작 타이밍의 동기화를 획득하기 위한 클럭 신호를 공급한다. 칩 선택(이하 CS라 함) 신호 라인(411)은 화상 데이타를 수신할 구동 회로를 지정하기 위한 CS 신호를 공급한다. 구동 신호 라인(412)은 한 라인의 화상 데이타가 모든 구동 회로(403)에 의해서 수신된 후에, 화상 데이타를 동시에 출력하는데 사용된 구동 신호를 디스플레이부에 공급한다.
상기 언급된 구동 회로 구성에서, 화상 데이타를 수신할 구동 회로를 지정하기 위한 CS 신호 라인 수는 대형 스크린 또는 고 분해능 디스플레이의 실현 시 구동 회로의 수가 증가하여, 결국, 제어기로부터 전송될 제어 신호의 수가 증가한다. 제어 신호 수의 증가는 불필요한 방사 잡음을 증가시키기 때문에 가능한 한 피해야 한다.
이 실시예는 상기 언급된 문제를 해결하기 위해 이뤄진 것으로서, 구동 회로의 수가 증가할 때 문제가 발생하는 제어기로부터 출력되는 제어 신호 수를 증가시키지 않고 각각의 구동 회로에 화상 데이타를 전송하기 위한 수단을 제공한다.
상기 언급된 문제를 해결하기 위해서, 이 실시예의 화상 디스플레이 장치는 화상을 디스플레이하기 위한 디스플레이부, 디스플레이부를 구동하는 구동 회로, 전원 신호 및 제어 신호를 구동 회로에 공급하기 위한 버스 보드, 구동 회로에 공급될 전원 신호 및 제어 신호를 발생하기 위한 제어 수단, 및 제어 수단에 의해서 발생된 전원 신호 및 제어 신호를 버스 보드에 공급하기 위한 전송 수단을 포함한다. 전송 개시를 표시하는 신호를 제어 수단으로부터 전송된 화상 데이타의 선두에 부가시켜 얻어진 데이타는 구동 회로로 전송되며, 각각의 구동 회로는 버스 보드 상의 하드웨어 패턴에 기초하여 그 실장 위치를 인식하는 회로를 포함한다.
본 실시예에 따르면, 구동 회로의 수가 증가하여도, 화상 데이타는 제어 신호 라인 수를 증가시키지 않고 구동 회로마다 순차적으로 수신할 수 있으며, 제어기는 임의의 칩 선택(CS) 신호를 공급할 필요가 없으므로, 불필요한 방사 잡음 등을 억제하는 효과를 얻는다.
본 발명의 한 바람직한 실시예는 공통 버스를 통해 구동 회로들에 구동 회로 선택 신호를 공급하는 데이타 전송 방법을 채택한 디스플레이 장치이다.
공통 버스를 통해 공급된 구동 회로 선택 신호(칩 어드레스)와 더불어, 주사라인 선택 신호(핀 어드레스) 및 디스플레이 데이타(비디오 데이타)는 동일 버스를 통해 시계열로 공급된다. 더욱이, 내부-칩 블록 선택 정보, 주사 모드 정보, 파형 데이타 정보, 테스트 모드 정보 등과 같은 부가적인 정보가 동일 버스를 통해 공급될 수 있다.
본 발명의 또 다른 바람직한 실시예는 공통 버스를 통해 구동 회로들에 핀 어드레스 및 비디오 데이타를 전송하는 데이타 전송 방법을 채택한다.
물론, 칩 어드레스 및 부가적인 정보가 동일한 버스를 통해 전송될 수 있다.
한편, 여러 종류의 정보를 식별하기 위한 제어 신호는 상기 언급된 버스와는 다른 라인을 통해서 구동 회로들에 공급된다.
제42도는 상기 언급된 실시예에 따른 디스플레이 장치에 대한 블록도이다.
각각의 구동 회로(DR)은 공통 버스를 통해 제어기로부터 출력된 여러 종류의 정보를 시계열로 수신한다. 전송될 정보에 동기된 제어 신호가 제어 라인(도시 없음)을 통해 공급될 때, 공통 버스를 통해 전송될 정보의 종류가 판별될 수 있다.
본 발명의 또 다른 실시예에서, 제43도에 도시한 바와 같이, 각각의 구동 회로는 구동 회로들의 위치 정보를 명시하는 수단(CAD)를 포함한다.
수단(CAD)는 구동 회로(DR)의 IC 칩들에 대한 외부 회로에 의해서 구성되는 것이 바람직하고, 이에 따라 구동 회로(DR)은 동일 회로 구성을 갖는 IC 칩들을 사용할 수 있게 된다. 이러한 외부 회로는 예를 들면, 공통 버스 보드 상에 형성된 배선 패턴에 의해서 쉽게 제작될 수 있다.
구동 회로는 테이프-캐리어-패키지 방식의 IC를 사용하는 것이 바람직하며, 버스를 나타내는 공통 배선 보드는 다층 인쇄 배선 보드를 사용하는 것이 바람직하다.
본 발명에서 사용된 디스플레이부로서, 액티브 매트릭스형 액정 소자, 플라즈마 디스플레이, 전자 방출 소자, 강유전성 액정 소자, 및 디지탈 마이크로-미러 소자가 사용될 수 있다.
본 발명의 데이타 전송 방법을 채택하는 디스플레이 장치에 대한 바람직한 실시예에 대해 이하 상세히 설명한다.
제7도는 본 발명의 제1 실시예(공통-측 데이타 전송은 도시 없음)에 따른 디스플레이 장치 구동 회로용 데이타 전송 방법을 나타낸 물리적인 개략도이다. 제8도는 제7도에서 세그먼트 구동기(2)의 칩 어드레스들을 하드웨어 방식으로 고정시키는 방법을 나타낸 개략도이다. 제7도 및 제8도에서, 구동 회로는 디스플레이 장치(FDP)(1), 정보 라인측 구동 집적 회로(세그먼트 구동기)(2), 공통 버스(3), 칩 선택 단자(4), 세그먼트 버스 보드(5), 제어 신호(CD) 라인(6), 클럭 버스(CLK) 라인(8), 및 제어기(10)를 포함한다. 제9도는 제7도에 도시한 회로에서 데이타 전송 방법을 나타낸 차트이다. 제10도는 제7도 및 제8도에 도시한 회로에서 세그먼트 구동기(2)(2-1, 2-2, 2-3,...)에 의해서 수신될 정보를 상세히 설명하기 위한 타이밍 차트로서, 즉 16비트 버스의 데이타 포맷 및 제어 신호의 타이밍을 도시한 것이다. 제11도는 제7도에 도시한 회로에서 세그먼트 구동기의 구성을 도시한 블록도이다.
이 실시예에서, 제7도에 도시한 바와 같이, 디스플레이 장치(1)를 구동하는 복수의 구동기(2)는 공통 버스(3)를 통해 접속되며, 고유의 칩 어드레스는 제8도에 도시한 바와 같이 칩 어드레스 단자(4)의 복수의 핀들을 접지(GND, 즉, “0”) 또는 VCC(기준 상위 전위, 즉, “1”)로 고정시킴으로써 각각의 구동기에 할당된다. 제어기(10)는 칩 어드레스(CA1 내지 CA7), 블록 선택 신호(BS0 내지 BS3) 및 (AS), 및 제9도 및 제10도에 도시한 데이타 포맷을 갖는 비디오 데이타를 공통 버스(3)로 시분할 출력한다. 제어 신호가 “1”일 때, 각각의 구동기(2)는 입력 칩 어드레스 신호를 하드웨어 방식으로 미리 지정된 자신의 칩 어드레스와 비교한다. 2개의 어드레스들이 동일할 때, 구동기는 제어 신호 다음의 데이타가 구동기에 어드레스된 정보임을 인식한다. 예를 들면, 제8도에 도시한 제1 구동기(2-1)에는 고정된 칩 어드레스 “0, 0, 0, 0, 0, 0, 1, 0”이 할당된다. 제어 신호(CS)가 “1”이고, 버스 상의 정보의 칩 어드레스(CA1 내지 CA7)가 “0, 0, 0, 0, 0, 0, 1, 0”일 때, 제1 구동기(2-1)는 제어 신호 다음의 정보가 자신에 의해서 수신될 비디오 데이타임을 인식한다. 버스 상의 정보의 블록 선택 신호(AS)가 “0”일 때, 신호(BS0 내지 BS3)의 조합에 따른 데이타가 제어기(10)로부터 전송된다. 예를 들면, 신호(BS0 내지 BS3)가 “0, 1, 0, 0”일때, 256개의 출력들을 8개의 블록으로 분할함으로서 얻어진 블록 중 제2의 한 블록에 대응하는 64번째 내지 95번째 출력핀에 대한 비디오 데이타가 전송된다. 한편, 신호(AS)가 “1”일 때, 모든 출력 핀에 대한 데이타는 값(BS)과는 관계 없이 전송된다. 제12도는 이러한 블록 분할 방법을 도시한 테이블이다.
각각의 구동기(2)는 새로운 데이타를 수신할 때까지는 이전의 데이타를 유지하며, 이 유지된 데이타에 따라 디스플레이 장치(1)를 구동한다. 그러므로, 본 실시예에의 데이타 전송 방법에 따르면, 제어기는 비디오 데이타에서의 변화를 검출하여, 단지 변경된 부분에 대응하는 데이타(구동기들마다)만을 전송함으로써 평균 데이타 전송양을 감소시키도록 하며, 이에 따라서 소비 전력 및 방사 잡음의 감소에 기여하도록 한다. 더욱이, 구동 전압은 데이타가 갱신되는 블록들만에 대응하여 디스플레이 장치(1)에 인가될 수 있다. 이 실시예의 데이타 전송 방법은 강유전성 액정 디바이스와 같은 메모리 특성을 지닌 디바이스에서 수행되는 부분 재기입 구동 방법, 즉 비디오 데이타의 변경점만에 대응하여 디스플레이 데이타를 갱신하는 방법에 있어 특히 유효하다.
제13도는 본 발명의 제2 실시예에 따른 데이타 전송 방법을 도시한 타이밍 차트이다. 제14도는 제2 실시예의 데이타 전송 방법이 적용된 세그먼트 구동기의 구성을 도시한 블록도이다. 이 실시예에서, 각각의 세그먼트 구동기들에는 제8도에 도시한 바와 같이 칩 어드레스들이 설정된다. 또한, 각 세그먼트 구동기의 출력 핀은 출력 핀 어드레스를 갖도록 설정된다. 제어기(10)는 상기 언급된 칩 어드레스외에도, 개시 블록 정보 신호(SB0 내지 SB3) 및 각각의 블록 정보 신호(EB0 내지 EB3)을 사용하여 데이타를 전송하는 출력 핀 어드레스를 지정한다. 예를 들면, 제어 신호가 “1”이고, 버스 상의 정보의 칩 어드레스(CA0 내지 CA7)가 “0, 0, 0, 0, 0, 0, 1, 0”일 때, 제1 구동기(2-1)(제8도 참조)는 제어 신호에 이어지는 정보가 자신에 의해서 수신될 정보임을 인식한다. 이 때, 신호(SB0 내지 SB3)가 “0, 0, 0, 0”이고, 신호(EB0 내지 EB3)이 “1, 1, 1, 0”일 때, 0번째 블록, 즉 0번째 출력핀 내지 14번째 블록, 즉, 239번째 출력핀의 비디오 데이타가 제어기로부터 전송된다. 그러므로, 제2 실시예의 데이타 전송 방법에 따르면, 구동기에서 복수의 연속한 블록들을 선택함으로써 데이타가 전송될 수 있다.
상기 기술한 바와 같이, 본 발명에 따르면, 각각의 세그먼트측 구동 집적 회로(2)는 래치 회로, 멀티플렉서 회로, 및 칩 어드레스 판별 회로를 포함하여 제어 데이타로 데이타 전송 방법을 실현하고, 단지 변경된 데이타만이 각각의 구동 집적 회로로 전송될 수 있고, 이에 따라 평균 데이타 전송량을 감소시키게 된다.
더욱이, 각각의 구동기는 복수의 블록으로 분할되기 때문에, 출력 핀 블록들에는 어드레스가 설정되고, 데이타는 개시 블록 정보 및 단(end) 블록 정보에 의해서 지정된 핀들만으로 전송되므로, 평균 데이타 전송량이 더욱 감소될 수 있다.
상기 기술된 바와 같이, 평균 데이타 전송량이 감소될 수 있기 때문에, 소비전력 및 방사 잡음의 감소가 얻어질 수 있고, 구동 전압은 데이타가 갱신되는 블록들만에 대응하여 디스플레이 장치(1)에 인가될 수 있다. 이 방법은 강유전성 액정 디바이스와 같은 메모리 특성을 지닌 디바이스에서 수행되는 부분 재기입 구동 방법, 즉 비디오 데이타의 변경점만에 대응하여 디스플레이 데이타를 개신하는 방법에 있어 특히 효과적이다.
제15도는 본 발명의 제3 실시예에 따른 디스플레이 장치 구동 회로에 대한 데이타 전송 방법을 도시한 물리적인 개략도이다(세그먼트측 데이타 전송은 도시 없음). 제16도는 제15도에 도시한 회로에서 각각의 단위 구동기들의 칩 어드레스들을 하드웨어 방식으로 설정하는 방법을 도시한 개략도이다. 제15도 및 제16도에서, 회로는 버스(101), 주사측 구동 집적 회로(공통 구동기)(102), 고정된 칩 어드레스 입력 핀(103), 공통 버스 보드(104), 클럭 신호(CLK) 라인(107), 디스플레이 장치(패널)(110), 정보측 구동 집적 회로(세그먼트 구동기)(111), 및 세그먼트 버스 보드(112)를 포함한다. 제17도는 제15도에 도시한 회로에서 데이타 전송 방법을 도시한 차트이다.
제15도에 도시한 바와 같이, 본 실시예에서, 제어기(108) 및 디스플레이 장치(110)를 구동하는 구동기(102)(단위 구동기(12-1, 12-2, 12-3,...)는 공통 버스(101)를 통해 접속된다. 제16도에 도시한 바와 같이, 각각의 구동기(102)는 복수의 칩 어드레스 입력 핀들을 인쇄 기판(104) 상의 접지(GND: 즉, “0”에 대응) 또는 VCC(기준 상위 전위: 즉, “1”에 대응)로 고정시킴으로써 고유의 칩 어드레스가 할당된다. 제어기는 제17도에 도시한 데이타 포맷으로 칩 및 핀 어드레스들을 시분할 전송한다.
제18도는 제15도 및 제16도에 도시한 회로에서 공통 구동기(102)에 의해 수신될 상세 정보를 설명하며, 4비트 데이타 버스(101) 상의 데이타 포맷 및 제어 신호의 타이밍들을 도시한 타이밍 차트이다.
각각의 구동기(102)의 동작에 대해서 제15도 내지 제18도를 참조하여 이하 설명한다. 제어 신호가 “1”일 때, 각각의 구동기(102)는 버스(1) 상의 데이타를 하드 웨어 방식으로 미리 지정된 자신의 어드레스와 비교한다. 2개의 어드레스들이 동일할 때, 구동기(102)는 제어 신호 뒤의 데이타가 자신의 구동기에 어드레스됨을 인식한다. 예를 들면, 제16도에 도시한 구동기(12-1)에는 고정된 칩 어드레스 “0, 0, 1, 0”이 할당된다. 제어 신호가 “H”이고, 버스 상의 정보(CA0 내지 CA3)가 “0, 0, 1, 0”일 때, 구동기(12-1)는 이 정보에 이어지는 정보가 자신의 핀 어드레스를 표시함을 인식하고, 핀 어드레스(PA0 내지 PA7)를 독출하기 시작한다. 상기 설명한 바와 같이, 본 실시예에 따르면, 4비트 버스 및 단일 제어 신호 라인을 사용하여, 최대 4,096(= 16 × 256) 주사선에 대한 정보가 전송될 수 있다. 주사선 수가 증가하더라도, 데이타는 본 실시예의 데이타 전송 방법으로 신호 라인의 수를 증가시키지 않고도 전송될 수 있고, 이 방법은 미래의 대형 스크린의 고 분해능 디스플레이에 특히 효과적이다.
공통 구동측 상의 어드레스는 한 수평 주사 기간 이내에서 단지 지정될 필요가 있기 때문에, 예를 들면 2,048개의 주사선들이 60Hz의 속도로 주사될 때라도, 그때에 클럭 신호(CLK)의 속도는 약 수백 Hz만큼 낮게 될 수 있어, 데이타는 신호 라인 수가 작더라도 비교적 낮은 전송 속도로 전송될 수 있다.
제19도는 본 발명의 제4 실시예에 따른 데이타 전송 방법을 도시한 타이밍 차트이다. 이 실시예에서, 칩 어드레스는 4비트 버스를 사용하여 2개의 클럭 동안 직렬로 전송된다. 이 구성으로, 구동기 개수를 보다 쉽게 증가시킬 수 있다. 예를 들면, 이 실시예에서, 구동기의 개수는 신호 라인의 개수를 증가시킴이 없이 256개까지 증가될 수 있다. 즉, 이 실시예는 최대 65,536( = 256 × 256) 주사선들을 갖는 대형 스크린의 고분해능 디스플레이에 대처할 수 있다.
제20도는 본 발명의 제5 실시예에 따른 데이타 전송 방법을 도시한 타이밍 차트이다. 제21도는 제5 실시예에서 모드 신호에 따른 출력 핀들을 어드레싱하는 방법을 도시한 테이블이다. 이 방법은 디스플레이의 분해능보다 낮은 분해능(즉, 480라인)을 갖는 그래픽 모드에서 예를 들면 2,048개의 물리 주사선을 갖는 디스플레이 상에 데이타가 디스플레이될 때 사용된다. 모드 설정 신호가 “0”일 때, 제15도에 도시한 구동기(102)는 제21도에 도시한 테이블에 따라 한개씩 선택 핀들을 선택한다. 모드 설정 신호가 “1”일 때, 제어기(105)는 핀 어드레스 신호의 최하위 비트(PA7)를 무시하여 칩 어드레스를 송신하고, 구동기는 제21도에 도시한 테이블에 따라 2개의 핀의 단위로 출력 핀들을 동시에 선택한다. 물론, 이 방법은 4 또는 8핀 동시 선택에 적용될 수 있다.
상기 설명한 바와 같이, 제어기로부터의 데이타 출력의 포맷은 제어 데이타에 의한 데이타 전송 방법에 의해 실현되기 때문에, 제어기와 구동 집적 회로간 신호 라인들의 개수는 감소될 수 있다.
본 발명은 주사선 수가 큰 경우, 예를 들면 구동 집적 회로(특히, 공통측 IC들)의 수가 큰 경우에 쉽게 대처할 수 있으며, 특히 고 분해능 디스플레이에 유효하다.
제22도는 본 발명의 제6 실시예에 따른 디스플레이 장치 구동 회로에 대한 데이타 전송 방법을 도시한 물리적인 개략도이다. 제23도는 제22도에 도시한 칩 어드레스들을 하드웨어 방식으로 고정하는 방법을 도시한 개략도이다. 제22도 및 제23도에서, 회로는 디스플레이 장치(FPD;201), 세그먼트 구동기(202), 공통 구동기(203), 공통 버스(204), 칩 어드레스 단자(205), 버스 보드(206), 제어 신호 라인(207), 제어기(208), 및 클럭 신호(CLK) 라인(210)을 포함한다. 제24도는 제22도에 도시한 회로에서 세그먼트 구동기(202)로 데이타를 전송하기 위한 데이타 전송 방법을 도시한 차트이다.
이 실시예에서, 제22도에 도시한 바와 같이, 제어기(208) 및 디스플레이 장치(201)를 구동하는 구동기(202 및 203)은 공통 버스(204)를 통해 접속되며, 칩 어드레스 신호, 핀 어드레스 신호, 비디오 데이타, 및 데이타 판별 신호는 제24도에 도시한 데이타 포맷으로 시분할 전송된다. 공통 구동기(203)의 출력 핀들의 지정 및 모든 세그먼트 구동기(202)(변경점에 대응하는 구동기들)에 대응하는 비디오 정보의 전송은 하나의 수평 주사 기간 이내에서 완료되며, 이에 따라 디스플레이 장치(201)를 구동하게 된다.
제25도는 제22도 및 제23도에 도시한 회로에서 공통 구동기(203)(203-1, 203-2, 203-3,...)에 의해서 수신될 정보를 상세히 설명하는 것으로서, 즉 16비트 버스(204) 상의 데이타 포맷 및 제어 신호의 타이밍들을 도시한 타이밍 차트이다.
각각의 공통 구동기(203)의 동작에 대해서 제22도 내지 제25도를 참조하여 이하 설명한다. 이하 설명될 각각의 공통 구동기(203)의 출력 핀 어드레스는 인터레이스된 주사 동작의 다양한 용도로 지정되어야 함에 유의한다. 제어 신호가 “1”일 때, 각각의 공통 구동기(203)는 버스 상의 데이타가 칩 어드레스 정보임을 인식한다. 제23도에 도시한 바와 같이, 각각의 공통 구동기(203)는 칩 어드레스 단자(205)의 복수의 핀들을 인쇄 보드(204) 상의 접지(GND: 즉, “0”에 대응) 또는 VCC (기준 상위 전위: 즉, “1”에 대응)에 고정시킴으로써 고유의 칩 어드레스가 할당된다. 버스(204) 상의 칩 어드레스 데이타가 자신의 칩 어드레스와 일치할 때, 공통 구동기(203)는 다음 데이타가 자신의 핀 어드레스 정보임을 인식하여, 정보를 페치(fetch)한다. 각각의 핀 어드레스 정보를 전송하는 본 실시예의 데이타 전송 방법에 따르면, 주사선들의 수가 증가한 때라도, 데이타는 신호 라인의 수를 증가시키지 않고도 전송될 수 있고, 이 방법은 미래의 대형 스크린의 고 분해능 디스플레이에 특히 효과적이다.
제26도는 제22도 및 제23도에 도시한 회로에서 세그먼트 구동기(202)(22-122-2, 22-3,...)에 의해서 수신될 정보를 상세히 설명하는 것으로서, 즉 16비트 버스(204) 상의 데이타 포맷 및 제어 신호의 타이밍들을 도시한 타이밍 차트이다. 제27도는 제22도에 도시한 회로에서 세그먼트 구동기의 구성을 도시한 블록도이다.
각각의 세그먼트 구동기(202)의 동작에 대해서 제22도 내지 제24도 및 제26도와 제27도를 참조하여 이하 설명한다. 제어 신호가 “1”일 때, 각각의 세그먼트 구동기(202)는 버스(204) 상의 데이타가 칩 어드레스 정보임을 인식한다. 제23도에 도시한 바와 같이, 각각의 세그먼트 구동기(202)는 칩 어드레스 단자(205)의 복수의 핀들을 인쇄 보드(204) 상의 접지(GND: 즉, “0”에 대응) 또는 VCC(기준 상위 전위: 즉, “1”에 대응)에 고정시킴으로써 고유의 칩 어드레스가 할당된다. 버스(204) 상의 칩 어드레스 데이타가 자신의 칩 어드레스와 일치할 때, 세그먼트 구동기(203)는 다음 데이타가 자신에게 어드레스된 비디오 데이타 정보임을 인식한다. 10클럭 동안 데이타가 16비트 버스를 통해 전송될 때, 160비트에 대한 비디오 데이타의 전송이 완료된다. 각각의 세그먼트 구동기(202)는 이것이 새로운 데이타를 수신할 때까지 이전의 데이타를 유지하며, 이 유지된 데이타에 따라 디스플레이 장치를 구동한다. 그러므로, 본 실시예의 데이타 전송 방법에 따르면, 제어기는 비디오 데이타에서의 변경을 검출하고, 변경된 부분만의 데이타를 (구동기 단위로)전송함으로써 평균 데이타 전송양을 감소시키고, 이에 따라 소비 전력 및 방사 잡음의 감축에 기여하게 된다.
제28도는 본 발명의 제7 실시예에 따른 데이타 전송 방법을 도시한 물리적인 개략도이다. 즉, 제7 실시예의 구동 회로에서, 공통 구동기(203)는 디스플레이 장치(201)의 우측 및 좌측에 배치되며, 세그먼트 구동기(202)는 디스플레이 장치(201)의 상부측 및 하부측 상에 배치되고, 이들 구동기들은 공통 버스 라인(204)를 통해 접속되어 디스플레이 장치(201)의 4개 측(side)를 에워싸게 된다. 제2 실시예에 따르면, 주사선 수가 디스플레이 장치(201)의 4측 상에서 필요한 버스 보드(인쇄 보드)(206)만큼 클 때라도, 제어기(208)로부터 신호선 수를 증가시킴이 없이도 공간 감축 배선 레이아웃을 실현할 수 있다. 버스 보드(206)는 링 패턴으로 디스플레이 장치(201)의 4개 측 상에 배치되고, 구동기(202 및 203) 및 제어기(208)가 공통의 버스 라인(204)를 통해 접속되기 때문에, 제어기(208)에 대한 접속점들은 버스 라인(4)의 임의의 위치들에서 설정될 수 있어, 이에 따라 외부 디바이스와의 용이한 접속이 될 수 있다.
상기 기술한 바와 같이, 본 발명에 따르면, 공통 버스는 세그먼트 및 공통 신호 라인들를 포함하며 제어기로부터 출력된 데이타는 공통 데이타 포맷을 가져 제어 데이타를 사용하여 데이타 전송 방법을 실현하기 때문에, 제어기와 구동 집적 회로간 신호 라인 수가 감소될 수 있다.
단지 변경된 데이타만을 구동 집적 회로(특히, 세그먼트측 IC들)에 전송함으로서, 평균 데이타 전송량이 감소될 수 있다.
더욱이, 본 발명은 구동 집적 회로들의 수(특히, 공통측 IC들)가 큰 경우에 쉽게 대처할 수 있고, 고분해능 디스플레이에 있어서 특히 유효하다.
더욱이, 버스 라인은 링 형상 레이아웃을 취하고 있어, 제어기와의 접속점들은 버스 라인 상의 임의의 위치에서 될 수 있으므로, 외부 디바이스와 용이하게 접속될 수 있다.
제29도는 본 발명의 제8 실시예에 따른 디스플레이 장치 구동 회로를 도시한 물리적인 개략도이며, 제30도는 제29도에 도시한 회로에서 정보측 및 주사측 구동기(302 및 303)을 하드웨어 방식으로 고정시키는 방법을 도시한 도면이다. 제29도 및 제30도에서, 회로는 디스플레이 장치(패널)(301), 정보측(세그먼트) 구동기(302), 주사측(공통) 구동기(303), 공통 버스(304), 칩 선택 단자(305), 버스 보드(인쇄 보드)(306), 클럭 신호 라인(307), 제어기(308), 및 제어 신호 라인(379)를 포함한다.
제31도는 제29도에 도시한 회로에서 데이타 전송 방법을 도시한 차트이다. 제32도는 제29도에 도시한 회로에서 주사측 구동기(303)의 데이타 포맷을 도시한 것이다. 제33도는 제29도에 도시한 회로에서 정보측 구동기(302)의 데이타 포맷을 도시한 것이다. 제34도는 제29도에 도시한 회로에서 데이타 판별 신호의 포맷을 도시한 것이다. 제35도는 제29도에 도시한 회로에서 정보측 구동기(302)의 구성을 도시한 블록도이다.
제29도에 도시한 바와 같이, 디스플레이 장치(301)를 구동하는 구동기(302 및 303)는 공통 버스(304)를 통해 접속되며, 칩 어드레스 정보, 핀 어드레스 정보, 비디오 데이타 정보, 데이타 판별 신호, 파형 정보, 모드 설정 정보, 및 테스트 모드 정보는 제31도 및 제32도에 도시한 데이타 포맷으로 버스(304)를 통해 시분할 전송된다.
제어 신호가 “1”일 때, 각각의 주사측 구동기(303)는 버스(304) 상의 데이타가 칩 어드레스 정보 및 데이타 판별 신호임을 인식한다. 각각의 주사측 구동기(303)는 고유의 칩 어드레스가 제30도에 도시한 바와 같이 칩 어드레스 단자(305)의 복수의 핀들을 인쇄 회로 보드(306) 상의 접지(GND) 또는 VCC(기준 상위 전위)에 고정시킴으로써 할당된다. 버스(304) 상의 칩 어드레스 데이타가 자신의 칩 어드레스와 동일할 때, 주사측 구동기(303)는 다음 정보가 상기 구동기에 어드레스된 것임을 인식한다. 구동기는 다음 정보가 핀 어드레스 정보, 주사 모드 정보, 또는 파형 정보일 경우, 칩 어드레스 데이타, 즉 제34도에 도시한 테이블과 동시에 보내진 데이타 판별 신호들의 조합에 따라 판별하여, 이 판별된 정보를 페치한다. 이 때에, 수신된 데이타가 핀 어드레스 정보일 경우, 주사측 구동기(303)는 핀 어드레스 정보에 의해 지정된 출력 핀으로부터 주사 모드 정보 및 파형 정보에 따른 전압, 즉 제37도에 도시한 대응 테이블들을 디스플레이 장치(301)에 인가한다. 이 경우, 구동기(303)는 새로운 정보를 수신할 때까지 이전의 주사 모드 정보 및 파형 정보를 유지하고, 이 유지된 정보에 따라 데이타를 출력한다.
제어 신호가 “1”일 때, 각각의 정보측 구동기(302)는 버스 상의 데이타가 칩 어드레스 정보 및 데이타 판별 신호임을 인식한다. 각각의 정보측 구동기(302)에는 고유의 칩 어드레스가 제30도에 도시한 바와 같이 칩 어드레스 단자(305)의 복수의 핀들을 접지(GND) 또는 VCC(기준 상위 전위)로 인쇄 회로 보드(306) 상에 고정시킴으로써 할당된다. 버스(304) 상의 칩 어드레스 데이타가 자신의 칩 어드레스와 동일할 때, 정보측 구동기(302)는 다음 정보가 상기 구동기에 어드레스된 것임을 인식한다. 또한, 구동기(302)는 다음 정보가 비디오 데이타 정보, 파형 정보, 또는 테스트 모드 정보일 경우, 칩 어드레스 데이타, 즉 제34도에 도시한 테이블과 동시에 보내진 데이타 판별 신호들의 조합에 따라 판별한다. 수신된 데이타가 비디오 데이타 정보일 경우, 정보측 구동기(303)는 자신의 출력 핀들에 대응하는 비디오 데이타를 수신하고, 이어서 파형 정보 및 테스트 모드 정보에 따른 전압, 즉 제38도에 도시한 대응 테이블에 따른 전압을 디스플레이 장치(301)에 출력 파형 제어 클럭 신호와 동기하여 인가한다. 이 때에, 구동기(302)는 새로운 정보를 수신할 때까지 이전의 파형 정보를 유지하고, 이 유지된 정보에 따라 데이타를 출력한다.
모든 정보측 및 주사측 구동기(302 및 303)에 대한 상기 언급된 데이타 전송을 한 수평 주사 기간 내에서 수행함으로서, 한 수평 주사 기간 이내에서의 데이타 전송이 완료된다. 한편, 모드 설정 신호 및 파형 정보 신호는 어떠한 주사도 수행되지 않는 휴지 기간을 사용하여 전송된다. 예를 들면, 1,024 주사선을 갖는 디스플레이 장치에서, 모드 설정 신호 및 파형 정보 신호가 한 프레임의 리프레시 시간 동안 한번 갱신된 때라도, 단지 수평 주사 기간의 1/1024이 인터럽트 기간만이 필요하므로 디스플레이 질에 영향을 미치지 않는다.
상기 기술된 바와 같이, 본 발명의 데이타 전송 방법에 따르면, 제어기로부터 주사측/정보측 구동기들에 출력될 데이타는 공통의 데이타 포맷을 가지며, 칩 어드레스 정보, 핀 어드레스 정보, 파형 정보, 및 정보측 구동기들에 대한 모드 설정 정보, 및 이와같은 정보를 판별하기 위한 제어 데이타가 공통의 버스를 통해서 시분할 전송된다. 이와 같이 하여, 제어기와 구동기들간 신호 라인들의 수가 감소될 수 있으며, 하우징 내에서 케이블 및 인쇄 보드들의 점유 비율이 감소될 수 있으므로, 하우징의 크기 감축 및 비용 감소를 달성할 수 있다. 신호 라인 수의 감소는 방사 잡음의 감소에 기여할 수 있다. 더욱이, 파형 정보 및 모드 설정 정보는 구동기들의 단위로 개별적으로 전송할 수 있기 때문에, 각각의 구동기는 임의의 파형을 출력할 수 있다.
제38도는 본 발명의 제9 실시예에 따른 구동 회로의 구성을 도시한 것이다. 제38도에서 동일 참조 부호는 제5도 및 제6도에 도시한 종래 기술의 동일 또는 대응 부분을 나타내며, 이에 대한 상세한 설명은 생략한다. 제39도에서, CS 신호(413)(413a, 413b, 413c)는 버스 보드(405) 상의 하드웨어 패턴에 의해서 정해져, 이들 스스로 구동 회로(403)(403a, 473b, 403c)의 장착 위치를 인식하는 데 사용된다.
제39도는 구동 회로(403)를 상세히 한 구성을 도시한 것이다. 제39도에서, 구동 회로는 제어기로부터 전송된 개시 비트(SB) 신호 및 버스 보드로부터 얻어진 실장 위치 정보에 기초하여 구동 회로(403a, 403b 또는 403c)의 화상 데이타를 페치하기 시작하기 전까지 클럭 카운트 수를 계산하여, 계산된 클럭 카운트를 카운터 내에 설정하기 위한 클럭 카운트 수 설정 회로(414), 상기 클럭 카운트 수 설정 회로(414)에 의해서 설정된 카운트 수를 계수하고, 제1 래치 회로(417)(이하 설명됨)를 인에이블시켜 카운트 동작의 완료시 데이타를 구동 회로로 페치시키도록 하기 위한 클럭 카운터(415), 클럭들과 클럭 카운터(415)로부터 출력된 인에이블 신호를 AND하여, 이 AND를 제1 래치 회로(이하 설명됨)로 출력하기 위한 AND 게이트(416), 상기 AND 게이트(416)으로부터 공급된 신호와 동기되어 데이타 버스로부터 화상 데이타를 순서대로 페치하여, 이 페치된 화상 데이타를 페치 동작 완료시 다음 래치 회로(418)로 공급하기 위한 제1 래치 회로(147), 및 상기 제1 래치 회로(147)로부터 화상 데이타 수신시 한 라인에 대한 데이타를 구동 회로로 페치하고, 이후 동시에 화상 데이타를 출력하기 위한 제2 래치 회로(418)를 포함한다.
제40도는 제39도에 도시한 구동 회로에 대한 타이밍 차트이다. 제40(a)도는 데이타 버스(409)로 공급된 화상 데이타를 도시한 것이며, 제40(b)도는 구동 회로 (403a 내지 403c)에서 클럭 카운터(415a 내지 415c)로부터 출력된 인에이블 신호들을 도시한 것이며, 제40(c)도는 AND 게이트(416)로부터 출력되며, 제1 래치 회로(417a 내지 417c)로 이미지 데이타를 페치하는 데 사용되는 동기 신호를 도시한 것이며, 제40(d)도 및 제40(e)도는 제1 및 제2 래치 회로(417a 내지 417c) 및 (418a 내지 418c)의 화상 데이타 페치하는 동작을 도시한 것이다.
제38도 및 제39도에 도시한 구동 회로에 있어서 제5도에 도시한 화상 디스플레이 장치로의 응용시 동작 원리에 대해 이하 설명한다. 화상 데이타 버스(409)의 버스 폭이 8비트이며, 한 구동 회로가 160클럭 동안에 화상 데이타를 페치한다고 가정한다.
제어기(406)로부터 전송된 개시 비트(SB) 신호는 각각의 구동 회로의 클럭카운트 수 설정 회로(414)에 입력된다. 한편, 버스 보드(405) 상의 하드웨어 패턴에 의해서 정해진 각각의 구동 회로의 부하 위치(칩 어드레스) 정보(413)는 클럭 카운트 수 설정 회로(414)로 입력된다. 클럭 카운트 수 설정 회로(414)는 각각의 구동 회로가 두개의 상이한 입력 신호에 기초하여 데이타를 페치하기 시작하는 타이밍을 계산한다. 예를 들어 제39도에 도시한 구동 회로(403a 내지 403c)의 경우에 대해서 이하 설명한다. 개시 비트 신호 수신시, 구동 회로(403a)의 클럭 카운트 수 설정 회로(414)는 개시 비트 신호 이후의 화상 데이타가 자신의 구동 회로에 의해서 페치될 데이타인 버스 보드 상의 실장 위치 정보(413a)에 기초하여 인식하여, 클럭 카운터(415a)는 즉시 인에이블 신호를 출력한다. 인에이블 신호 수신시, AND 게이트(416a)는 클럭 신호(410)에 동기하여 제1 래치 회로(417a)에 대한 데이타 페칭 신호를 발생한다. AND 게이트(416a)로부터 신호 출력 수신시, 제1 래치 회로(417a)는 데이타 버스(409)로부터 데이타를 순차적으로 페치한다. 이 동작은 클럭 카운터(415a)가 160개의 클럭들을 계수한 후 인에이블 신호를 리세트한 때 완료된다. 160회의 카운트 동안 화상 데이타의 저장을 완료한 때, 제1 래치 회로(417a)는 제2 래치 회로(418a)를 향하여 데이타를 전송하고, 화상 데이타는 구동 회로가 제어기로부터 구동 신호를 수신할 때까지 유지된다. 개시 비트(SB) 신호가 클럭 카운트 수 설정 회로(414b)에 입력될 때, 구동 회로(403b)는 자신의 실장 위치 정보(413b)를 인식하여, 개시 비트(SB) 신호가 입력된 후에 161번째 카운트부터 시작하는 데이타가 구동 회로에 의해서 페치될 화상 데이타라는 것을 판정한다. 이어서, 설정 회로(414b)는 클럭 카운터(415b)에서 페칭 동작이 시작할 때까지 카운트 클럭 수 “160”을 설정한다. 클럭 카운터(415b)는 설정된 클럭 카운트 수를 계수하여, 카운트 동작 완료시, 화상 데이타는 구동 회로(403a)와 동일한 과정으로 데이타 버스(409)로부터 순차적으로 페치된다. 이후, 유사한 동작들이 구동 회로들마다 수행된다. 화상 데이타가 모든 구동 회로들에 의해서 페치된 후, 제어기는 구동 신호를 모든 제2 래치 회로(418a 내지 418c)로 입력하여, 이에 의해서 디스플레이 장치(401)를 향해 데이타를 동시에 출력한다.
상기 기술한 바와 같이, 개시 비트는 제어기(406)로부터 전송될 화상 데이타의 선두에 할당되며, 각각의 구동 회로의 실장 위치를 스스로 인식하는 데 사용된 하드웨어 패턴은 버스 보드(405) 상에 배치되며, 구동 회로 그 자신은 이 정보에 기초하여 화상 데이타 페칭 타이밍을 판정함으로서, 제어기로부터 CS 신호들에 대한 필요성을 제거한다. 이와 같이 하여, 각각의 구동 회로들은 CS 신호들과 같은 제어 신호들의 수를 증가시킴이 없이 화상 데이타를 페치할 수 있다.
제41도는 본 발명의 제10 실시예에 따른 구동 회로의 구성을 도시한 것이다. 제10 실시예는 제41도에 도시한 실시예에 더하여, 화상 데이타의 페칭 동작을 개시하는 구동 회로를 지정하기 위한 신호는 개시 비트 신호에 설정되며, 어느 구동 회로가 페칭 동작을 개시할 것인가를 판별하거나 자신의 구동 회로가 화상 데이타 페칭 동작을 개시하는 클럭 카운터를 판정하기 위한 화상 데이타 페칭 개시 판별 회로(419)는 각 구동 회로 내의 클럭 카운터 수 설정 회로(414) 전에 배치되는 것을 특징으로 한다.
개시 비트(SB) 신호를 수신한 때, 모든 구동 회로(403)의 패칭 개시 판별 회로(419)는 어느 구동 회로가 전송된 화상 데이타의 페칭 동작을 개시할 것인가를 판별하여, 다음 클럭 카운터 수 설정 회로(414) 내에 상기 판별된 정보를 설정한다. 각각의 클럭 카운터 수 설정 회로(414)는 화상 데이타 페칭 동작을 개시할 구동 회로 및 버스 보드(405) 상의 하드웨어 패턴에 의해서 정해진 자신의 실장 위치 정보(413)를 표시하는 구동 회로 정보에 기초하여, 데이타 버스(409)로부터 화상 데이타의 페칭 동작이 시작될 때까지 클럭 카운터(415) 내에 클럭 수를 설정한다. 그 다음의 동작은 제1 실시예의 것들과 동일한 것이다.
상기 기술한 바와 같이, 제9 실시예에 기술된 효과외에도, 제어기로부터 화상 데이타 전송 동작은 재기입되어야 하는 부분으로부터 개시되기 때문에 데이타 버스로의 화상 데이타 전송 능률이 개선될 수 있다.
상기 기술된 바와 같이, 본 발명에 따르면, 개시 비트는 제어기(406)로부터 전송될 화상 데이타의 선두에 할당되며, 각각의 구동 회로의 실장 위치를 스스로 인식하는 데 사용된 하드웨어 패턴은 버스 보드(405) 상에 배치되며, 이 정보에 기초하여 자신의 구동 회로의 화상 데이타 페칭 타이밍을 판정하기 위한 회로가 배치된다. 따라서, 제어기로부터 CS 신호를 송신할 필요가 없게 된다. 이와 같이 하여, 구동 회로의 수가 증가된 때라도, 각각의 구동 회로들로 화상 데이타를 페치하기 위한 시스템은 CS 신호들과 같은 제어 신호들의 수를 증가시키지 않고도 형성될 수 있다. 더욱이, 제어 신호 라인 수의 증가가 억제되므로, 본 발명은 방사 잡음의 억제 등과 같은 면에서도 효과적이다.
더욱이, 화상 데이타의 페칭 동작을 개시할 구동 회로를 지정하기 위한 신호는 개시 비트 신호 내에 설정되고, 각각의 구동 회로는 클럭 카운트 수 설정 회로전에, 화상 데이타의 페칭 동작을 개시할 구동 회로를 판별하기 위한 회로를 포함한다. 이와 같이 하여, 제어기가 재기입되어야 하는 부분으로부터 화상 데이타 전송 동작을 개시하므로, 데이타 버스로의 화상 전송 능률이 개선될 수 있다.

Claims (48)

  1. 디스플레이 장치를 구동하도록 정보측 구동기에 데이타를 전송하기 위한 데이타 전송 방법에 있어서, 각각이 칩 어드레스/비디오 데이타 판별 회로 및 단위 구동기를 포함하는 구동기 회로들이 상기 디스플레이 장치 주위에 실장되며, 하드웨어 패턴에 의해서 상기 단위 구동기 각각에 대해 고유 칩 어드레스가 설정되며, 칩 어드레스 정보 및 비디오 데이타 정보가 칩 어드레스/비디오 데이타 공통 버스 라인 및 칩 어드레스/비디오 데이타 판별 제어 신호를 사용하여 타겟(target) 단위 구동기에 시분할 전송되도록 상기 구동기 회로들과의 데이타 교환이 수행되며, 상기 비디오 데이타 정보가 상기 고유 칩 어드레스 및 상기 칩 어드레스/비디오 데이타 판별 제어 신호에 따라 상기 각각의 구동기 회로에 선택적으로 입력되는 것을 특징으로 하는 정보측 구동기에 데이타를 전송하기 위한 데이타 전송 방법.
  2. 제1항에 있어서, 상기 구동기 회로 각각은 상기 칩 어드레스/비디오 데이타 판별 회로 및 하나의 단위 구동기를 갖는 집적 회로를 포함하며, 상기 단위 구동기는 복수의 핀들에 의해서 정해진 칩 어드레스 단자를 포함하는 것을 특징으로 하는 정보측 구동기에 데이타를 전송하기 위한 데이타 전송 방법.
  3. 제1항에 있어서, 상기 단위 구동기 각각은 상기 단위 구동기가 새로운 데이타를 수신할 때까지 이전의 데이타를 유지하고, 이 유지된 데이타에 따라 데이타를 출력하는 데이타 래치 수단을 포함하는 것을 특징으로 하는 정보측 구동기에 데이타를 전송하기 위한 데이타 전송 방법.
  4. 제1항에 있어서, 비디오 데이타가 변경된 상기 단위 구동기들의 데이타만이 전송되는 것을 특징으로 하는 정보측 구동기에 데이타를 전송하기 위한 데이타 전송 방법.
  5. 제4항에 있어서, 상기 단위 구동기 각각의 출력 핀들은 복수의 블록으로 분할되고, 비디오 데이타가 변경된 블록들의 데이타만이 전송되는 것을 특징으로 하는 정보측 구동기에 데이타를 전송하기 위한 데이타 전송 방법.
  6. 제4항에 있어서, 상기 단위 구동기 각각의 출력 핀 중 개시 및 종료 블록 신호에 의해 지정된 출력 핀 블록 사이의 데이타만이 출력되는 것을 특징으로 하는 정보측 구동기에 데이타를 전송하기 위한 데이타 전송 방법.
  7. 디스플레이 장치를 구동하도록 주사측 구동기에 데이타를 전송하기 위한 데이타 전송 방법에 있어서, 각각이 칩 어드레스/핀 어드레스 판별 회로를 포함하는 단위 구동기들이 상기 디스플레이 장치 주위에 실장되며, 하드웨어 패턴에 의해서 상기 단위 구동기 각각마다 고유 칩 어드레스가 설정되며, 칩 어드레스 정보 및 핀 어드레스 정보가 칩 어드레스/핀 어드레스 공통 버스 라인 및 칩 어드레스/핀 어드레스 판별 제어 신호를 사용하여 타겟(target) 단위 구동기에 시분할 전송되도록 상기 단위 구동기들과의 데이타 교환이 수행되며, 상기 핀 어드레스 정보가 상기 고유 칩 어드레스 및 상기 칩 어드레스/핀 어드레스 판별 제어 신호에 따라 상기 각각의 구동기 회로에 선택적으로 입력되는 것을 특징으로 하는 주사측 구동기에 데이타를 전송하기 위한 데이타 전송 방법.
  8. 제7항에 있어서, 상기 단위 구동기 각각은 복수의 핀들에 의해 정해진 칩 어드레스 단자를 포함하는, 것을 특징으로 하는 것을 특징으로 하는 주사측 구동기에 데이타를 전송하기 위한 데이타 전송 방법.
  9. 제7항에 있어서, 상기 칩 어드레스 정보는 한 클럭에 의해서 전송되는 것을 특징으로 하는 주사측 구동기에 데이타를 전송하기 위한 데이타 전송 방법.
  10. 제7항에 있어서, 상기 칩 어드레스 정보는 2개의 클럭에 의해서 전송되는 것을 특징으로 하는 주사측 구동기에 데이타를 전송하기 위한 데이타 전송 방법.
  11. 디스플레이 장치를 구동하는 구동기에 데이타를 전송하기 위한 데이타 전송 방법에 있어서, 주사측 및 정보측 구동기들이 상기 디스플레이 장치 주위에 실장되고, 상기 주사측 및 정보측 구동기들로의 데이타 전송은 상기 주사측 구동기로의 정보 및 상기 정보측 구동기로의 정보가 전송되는 공통 버스 라인을 사용하여 수행되며, 상기 주사측 및 정보측 구동기들의 고유 칩 어드레스들은 하드웨어 패턴들에 의해서 설정되며, 상기 주사측 구동기로의 상기 정보는 칩 어드레스 정보 및 핀 어드레스 정보로 구성되고, 상기 정보측 구동기로의 상기 정보는 칩 어드레스 정보 및 비디오 데이타 정보로 구성되며, 상기 비디오 데이타 정보 또는 상기 핀 어드레스 정보가 상기 고유 칩 어드레스 및 상기 칩 어드레스 정보에 따라 상기 각각의 구동기에 선택적으로 입력되는 것을 특징으로 하는 디스플레이 장치를 구동하는 구동기에 데이타를 전송하기 위한 전송 방법.
  12. 제11항에 있어서, 상기 주사측 및 정보측 구동기 각각은 복수의 핀들에 의해서 정해진 칩 어드레스 단자를 포함하는 것을 특징으로 하는 디스플레이 장치를 구동하는 구동기에 데이타를 전송하기 위한 전송 방법.
  13. 제11항에 있어서, 상기 정보측 구동기는 상기 정보측 구동기가 새로운 데이타를 수신할 때까지 이전 데이타를 유지하고, 상기 유지된 데이타에 따라 데이타를 출력하는 래치 수단을 포함하는 것을 특징으로 하는 디스플레이 장치를 구동하는 구동기에 데이타를 전송하기 위한 전송 방법.
  14. 제11항에 있어서, 비디오 데이타가 변경된 상기 구동기의 데이타만이 전송되는 것을 특징으로 하는 디스플레이 장치를 구동하는 구동기에 데이타를 전송하기 위한 전송 방법.
  15. 제11항에 있어서, 상기 주사측 및 정보측 구동기에 상당하는 구동기들은 각각 상기 디스플레이 장치의 4개 측(side)에 배치되며, 상기 공통 버스 라인은 링 형상으로 형성되는 것을 특징으로 하는 디스플레이 장치를 구동하는 구동기에 데이타를 전송하기 위한 전송 방법.
  16. 디스플레이 장치 구동 정보를 형성하기 위한 제어기, 및 상기 제어기로부터 상기 구동 정보를 수신하여 상기 디스플레이 장치를 구동하는 주사측 구동기를 포함하는 디스플레이 장치 구동을 위한 데이타 전송 방법에 있어서, 상기 주사측 구동기의 칩 어드레스 정보 및 출력 핀 정보, 및 제어 정보는 상기 제어기로부터 상기 주사측 구동기로 상기 구동 정보로서 시분할 전송되고, 상기 주사측 구동기의 고유 칩 어드레스는 하드웨어 패턴에 의해서 설정되며, 상기 출력 핀 어드레스 정보가 상기 고유 칩 어드레스 및 상기 칩 어드레스 정보에 따라 주사측 구동기로 선택적으로 입력되는 것을 특징으로 하는 디스플레이 장치 구동을 위한 데이타 전송 방법.
  17. 제16항에 있어서, 상기 제어 정보는 출력 파형 정보를 포함하는 것을 특징으로 하는 디스플레이 장치 구동을 위한 데이타 전송 방법.
  18. 제16항에 있어서, 상기 제어 정보는 주사 모드 정보를 포함하는 것을 특징으로 하는 디스플레이 장치 구동을 위한 데이타 전송 방법.
  19. 제16항에 있어서, 상기 주사측 구동기는 상기 주사측 구동기가 새로운 출력 제어 정보를 수신할 때까지 이전 출력 제어 정보를 유지하여, 이 유지된 정보에 따라 데이타를 출력하는 래치 수단을 포함하는 것을 특징으로 하는 디스플레이 장치 구동을 위한 데이타 전송 방법.
  20. 디스플레이 장치 구동 정보를 형성하기 위한 제어기, 및 상기 제어기로부터 상기 구동 정보를 수신하여 상기 디스플레이 장치를 구동하는 정보측 구동기를 포함하는 디스플레이 장치 구동을 위한 데이타 전송 방법에 있어서, 상기 정보측 구동기의 칩 어드레스 정보, 비디오 데이타 정보, 및 제어 정보는 상기 제어기로부터 상기 정보측 구동기로 상기 구동 정보로서 버스 라인을 사용하여 시분할 전송되고, 상기 정보측 구동기의 고유 칩 어드레스는 하드웨어 패턴에 의해서 설정되며, 상기 비디오 데이타 정보 또는 상기 핀 어드레스 정보가 상기 고유 칩 어드레스 및 상기 칩 어드레스 정보에 따라 각각의 구동기에 선택적으로 입력되는 것는 것을 특징으로 하는 디스플레이 장치 구동을 위한 데이타 전송 방법.
  21. 제20항에 있어서, 상기 제어 정보는 출력 파형 정보를 포함하는 것을 특징으로 하는 디스플레이 장치 구동을 위한 데이타 전송 방법.
  22. 제20항에 있어서, 상기 제어 정보는 테스트 모드 정보를 포함하는 것을 특징으로 하는 디스플레이 장치 구동을 위한 데이타 전송 방법.
  23. 제20항에 있어서, 상기 정보측 구동기는 상기 정보측 구동기가 새로운 출력 제어 정보를 수시할 때까지 이전 출력 제어 정보를 유지하여, 이 유지된 정보에 따라 데이타를 출력하는 래치 수단을 포함하는 것을 특징으로 하는 디스플레이 장치 구동을 위한 데이타 전송 방법.
  24. 제16항의 주사측 구동기 및 제24항의 정보측 구동기를 포함하는 디스플레이 장치 구동을 위한 데이타 전송 방법.
  25. 화상 표시 유닛, 상기 화상 표시 유닛을 동작시키기 위한 구동 회로들, 상기 구동 회로들에 공급될 전원 신호 및 제어 신호를 생성하는 제어 수단, 상기 제어 수단에서 생성된 상기 전원 신호 및 상기 제어 신호를 상기 구동 회로들에 공급하기 위한 버스 보드, 및 상기 제어 수단에서 생성한 상기 전원 신호 및 상기 제어 신호를 상기 버스 보드에 전달하는 전달 수단을 포함하는 화상 디스플레이 장치의 데이타 전송 방법에 있어서, 상기 화상 디스플레이 장치는 상기 제어 수단으로부터 전송된 화상 데이타에 전송 개시를 표시하는 개시 비트가 부가된 데이타 포맷을 가지며, 상기 버스 보드는 상기 구동 회로들의 실장 위치들을 인식하는 데 사용되는 하드웨어 패턴을 가져, 각각의 상기 구동 회로 자신이 화상 데이타를 패치하는 타이밍을 결정하는 것을 특징으로 하는 화상 디스플레이 장치의 데이타 전송 방법.
  26. 제25항에 있어서, 화상 데이타를 페치하는 동작을 개시하는 상기 구동 회로를 지정하는 정보가 상기 개시 비트에 할당되는 것을 특징으로 하는 화상 디스플레이 장치의 데이타 전송 방법.
  27. 제1항, 7항, 11항, 16항 또는 20항에 있어서, 상기 디스플레이 장치는 강유전성 액정 소자를 포함하는 것을 특징으로 하는 데이타 전송 방법.
  28. 디스플레이 소자, 상기 디스플레이 소자를 구동하기 위한 복수의 구동 회로, 제어 수단 및 상기 복수의 구동 회로 및 상기 제어 수단에 접속된 공통 배선 보드를 포함하는 디스플레이 장치에 있어서, 상기 공통 배선 보드 상에 배치되어, 상기 복수의 구동 회로들 각각의 위치 정보를 명시하기 위한 수단을 포함하되, 상기 수단은 배선 패턴을 포함하며, 상기 복수의 구동 회로 각각은 구동 회로 선택 신호를 검출하기 위한 회로를 포함하며, 상기 복수의 구동 회로 각각은 상기 구동 회로 선택 신호 및 상기 위치 정보를 기초로 구동 정보 신호를 처리하는 것을 특징으로 하는 디스플레이 장치.
  29. 제28항에 있어서, 상기 복수의 구동 회로들을 정보측 구동기들을 포함하는 것을 특징으로 하는 디스플레이 장치.
  30. 제28항에 있어서, 상기 구동 정보 신호는 비디오 데이타인 것을 특징으로 하는 디스플레이 장치.
  31. 제28항에 있어서, 상기 복수의 구동 회로들 각각은 디코더 및 래치 회로를 포함하는 것을 특징으로 하는 디스플레이 장치.
  32. 제28항에 있어서, 상기 구동 회로 선택 신호 및 상기 구동 정보 신호를 서로 판별하기 위한 제어 신호는 상기 공통 배선 보드 상의 1비트 라인을 통해 공급되는 것을 특징으로 하는 디스플레이 장치.
  33. 제28항에 있어서, 상기 구동 회로 선택 신호와 상기 구동 회로의 상기 위치 정보를 비교하기 위한 회로를 더 포함하는 것을 특성으로 하는 디스플레이 장치.
  34. 제28항에 있어서, 상기 복수의 구동 회로들 각각의 상기 위치 정보를 명시하기 위한 전기 회로가 상기 공통 배선 보드 상에 배치되는 것을 특징으로 하는 디스플레이 장치.
  35. 제28항에 있어서, 상기 복수의 구동 회로들은 주사측 구동기들을 포함하는 것을 특징으로 하는 디스플레이 장치.
  36. 제28항에 있어서, 상기 복수의 구동 회로들은 주사측 구동기 및 정보측 구동기를 포함하는 것을 특징으로 하는 디스플레이 장치.
  37. 제28항에 있어서, 상기 구동 회로 선택 신호 및 주사선 정보 신호를 서로 판별하기 위한 제어 신호는 상기 공통 배선 보드 상의 1 비트 라인을 통해 상기 복수의 구동 회로들에 공급되는 것을 특징으로 하는 디스플레이 장치.
  38. 제28항에 있어서, 상기 복수의 구동 회로들 각각에서 정보 라인 블록을 선택하기 위한 블록 선택 정보가 상기 구동 회로 선택 신호와 병렬로 공급되는 것을 특징으로 하는 디스플레이 장치.
  39. 제28항에 있어서, 상기 공통 배선 보드는 다층 배선 보드를 포함하는 것을 특징으로 하는 디스플레이 장치,
  40. 제28항에 있어서, 상기 복수의 구동 회로들 각각은 1-칩 IC를 포함하는 것을 특징으로 하는 디스플레이 장치.
  41. 제28항에 있어서, 상기 복수의 구동 회로 각각은 테이프-캐리어-패키지된(tape-carrier-packaged) 1-칩 IC를 포함하는 것을 특징으로 하는 디스플레이 장치.
  42. 제28항에 있어서, 상기 복수의 구동 회로들은 직사각형의 상기 디스플레이 소자의 적어도 2개의 이웃하는 측 상에 배치되는 것을 특징으로 하는 디스플레이 장치.
  43. 제28항에 있어서, 상기 복수의 구동 회로들은 직사각형의 상기 디스플레이 소자의 3개의 측 상에 배치되는 것을 특징으로 하는 디스플레이 장치.
  44. 제28항에 있어서, 상기 디스플레이 소자는 액정 패널, 플라즈마 디스플레이 패널, 전자 방출 소자, 및 디지탈 마이크로-미러 디바이스 중 하나를 포함하는 것을 특징으로 하는 디스플레이 장치.
  45. 제28항에 있어서, 상기 디스플레이 소자는 액티브 매트릭스형 액정 소자 및 강유전성 액정 소자 중 하나를 포함하는 것을 특징으로 하는 디스플레이 장치.
  46. 제28항에 있어서, 상기 복수의 구동 회로 각각의 레이아웃 위치 정보를 명시하기 위한 배선 패턴을 더 포함하는 것을 특징으로 하는 디스플레이 장치.
  47. 제28항에 있어서, 상기 배선 패턴에는 제1 기준 전위 및 상기 제1 기준전위와는 다른 제2 기준 전위 중 하나가 인가되는 것을 특징으로 하는 디스플레이 장치.
  48. 제1항, 7항, 11항, 16항 또는 20항에 있어서, 상기 디스플레이 장치는 메모리 특성을 갖는 것을 특징으로 하는 데이타 전송 방법.
KR1019960013128A 1995-04-27 1996-04-26 디스플레이 장치 구동용 데이타 전송 방법 및 디스플레이 장치 KR100263832B1 (ko)

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
JP12563295 1995-04-27
JP95-125632 1995-04-27
JP95-125633 1995-04-27
JP12563395 1995-04-27
JP12877195 1995-05-01
JP95-128771 1995-05-01
JP95-131183 1995-05-02
JP13118395 1995-05-02
JP13264395 1995-05-08
JP95-132643 1995-08-08

Publications (2)

Publication Number Publication Date
KR960038731A KR960038731A (ko) 1996-11-21
KR100263832B1 true KR100263832B1 (ko) 2000-08-16

Family

ID=27527078

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960013128A KR100263832B1 (ko) 1995-04-27 1996-04-26 디스플레이 장치 구동용 데이타 전송 방법 및 디스플레이 장치

Country Status (7)

Country Link
US (2) US6078318A (ko)
EP (1) EP0740285B1 (ko)
KR (1) KR100263832B1 (ko)
CN (1) CN1101040C (ko)
AU (1) AU717386B2 (ko)
CA (1) CA2174903C (ko)
DE (1) DE69628879T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101032947B1 (ko) * 2004-03-18 2011-05-09 삼성전자주식회사 표시 장치 및 그 구동 장치

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3548405B2 (ja) * 1996-12-19 2004-07-28 キヤノン株式会社 画像データの転送制御装置及び表示装置
US6819303B1 (en) * 1998-08-17 2004-11-16 Daktronics, Inc. Control system for an electronic sign (video display system)
JPH11184440A (ja) * 1997-12-25 1999-07-09 Sony Corp 液晶表示装置の駆動回路
US6356260B1 (en) * 1998-04-10 2002-03-12 National Semiconductor Corporation Method for reducing power and electromagnetic interference in conveying video data
US6940496B1 (en) * 1998-06-04 2005-09-06 Silicon, Image, Inc. Display module driving system and digital to analog converter for driving display
JP3777884B2 (ja) 1999-07-23 2006-05-24 セイコーエプソン株式会社 表示用ドライバｉｃ及びそれを用いた電子機器
JP3508837B2 (ja) * 1999-12-10 2004-03-22 インターナショナル・ビジネス・マシーンズ・コーポレーション 液晶表示装置、液晶コントローラ、ビデオ信号伝送方法
US6856373B2 (en) * 2000-08-29 2005-02-15 Fujitsu Display Technologies Corporation Liquid crystal display apparatus and reduction of electromagnetic interference
KR100652224B1 (ko) * 2000-12-26 2006-11-30 엘지노텔 주식회사 보드간 상태정보 교환 장치
JP3883904B2 (ja) * 2001-06-15 2007-02-21 シャープ株式会社 表示装置及び表示システム
JP3736622B2 (ja) * 2001-06-15 2006-01-18 セイコーエプソン株式会社 ライン駆動回路、電気光学装置及び表示装置
KR100815898B1 (ko) * 2001-10-13 2008-03-21 엘지.필립스 엘시디 주식회사 액정표시장치의 데이터 구동 장치 및 방법
KR100815897B1 (ko) * 2001-10-13 2008-03-21 엘지.필립스 엘시디 주식회사 액정표시장치의 데이터 구동 장치 및 방법
KR100864917B1 (ko) * 2001-11-03 2008-10-22 엘지디스플레이 주식회사 액정표시장치의 데이터 구동 장치 및 방법
JP3895186B2 (ja) 2002-01-25 2007-03-22 シャープ株式会社 表示装置用駆動装置および表示装置の駆動方法
US7812812B2 (en) * 2003-03-25 2010-10-12 Canon Kabushiki Kaisha Driving method of display apparatus
TW594662B (en) * 2003-06-03 2004-06-21 Chunghwa Picture Tubes Ltd Method for restraining noise when flat display turn on/off
US7755589B2 (en) * 2003-06-03 2010-07-13 Chunghwa Picture Tubes, Ltd. Noise suppressing method for flat panel display
KR100517363B1 (ko) * 2003-11-26 2005-09-28 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치
US8416174B2 (en) * 2003-12-08 2013-04-09 Canon Kabushiki Kaisha Display apparatus
US7492343B2 (en) * 2003-12-11 2009-02-17 Lg Display Co., Ltd. Liquid crystal display device
JP4093196B2 (ja) * 2004-03-23 2008-06-04 セイコーエプソン株式会社 表示ドライバ及び電子機器
EP1585102A1 (en) * 2004-03-30 2005-10-12 Dialog Semiconductor GmbH Interlaced multiple line addressing (MLA) LCD STN driver
TWI306236B (en) 2005-03-11 2009-02-11 Himax Tech Inc Method for transmitting control signals from timing controller of lcd
TWI271694B (en) * 2005-03-11 2007-01-21 Himax Tech Ltd Identification apparatus of source driver in chip-on-glass LCD and identification method thereof
TWI304563B (en) * 2005-03-11 2008-12-21 Himax Tech Inc Apparatus and method for generating gate control signals of lcd
CN100426367C (zh) * 2005-03-30 2008-10-15 奇景光电股份有限公司 液晶显示器的控制信号传输方法
CN100433118C (zh) 2005-03-31 2008-11-12 奇景光电股份有限公司 玻璃覆晶封装液晶显示器的源极驱动器的识别装置及方法
CN100514409C (zh) * 2005-08-04 2009-07-15 日立等离子显示器股份有限公司 等离子体显示装置
JP4449953B2 (ja) * 2006-07-27 2010-04-14 エプソンイメージングデバイス株式会社 液晶表示装置
KR100817095B1 (ko) 2007-01-17 2008-03-27 삼성전자주식회사 비동기 인터페이스 방식에서 계조 보정 처리를 수행할 수있는 디스플레이 드라이버 및 디스플레이 드라이빙 방법
US20080238895A1 (en) * 2007-03-29 2008-10-02 Jin-Ho Lin Driving Device of Display Device and Related Method
JP5495510B2 (ja) 2007-06-19 2014-05-21 キヤノン株式会社 表示装置及びそれを用いた電子機器
JP2009014836A (ja) * 2007-07-02 2009-01-22 Canon Inc アクティブマトリクス型表示装置及びその駆動方法
WO2009025387A1 (en) * 2007-08-21 2009-02-26 Canon Kabushiki Kaisha Display apparatus and drive method thereof
JP2009080272A (ja) * 2007-09-26 2009-04-16 Canon Inc アクティブマトリクス型表示装置
JP2009109641A (ja) * 2007-10-29 2009-05-21 Canon Inc 駆動回路、及びアクティブマトリクス型表示装置
CN101727801B (zh) * 2008-10-31 2012-04-11 扬智科技股份有限公司 用共享接脚控制显示模块及第一电路模块运作的集成电路
DE102008062725A1 (de) * 2008-12-18 2010-07-01 Eads Deutschland Gmbh Verfahren zur Datenübertragung auf einer Datenübertragungsverbindung sowie Datenübertragungseinheit
JP5284198B2 (ja) * 2009-06-30 2013-09-11 キヤノン株式会社 表示装置およびその駆動方法
JP2011013415A (ja) * 2009-07-01 2011-01-20 Canon Inc アクティブマトリックス型表示装置
JP2011028135A (ja) * 2009-07-29 2011-02-10 Canon Inc 表示装置及びその駆動方法
JP5250525B2 (ja) * 2009-10-16 2013-07-31 株式会社ジャパンディスプレイセントラル 表示装置
KR20110124039A (ko) * 2010-05-10 2011-11-16 삼성전자주식회사 표시 패널을 구동하기 위한 데이터 드라이버 및 이를 구비하는 디스플레이 장치
TWI453716B (zh) * 2011-08-19 2014-09-21 Novatek Microelectronics Corp 資料傳輸方法及其顯示驅動系統
CN102955679A (zh) * 2011-08-24 2013-03-06 联咏科技股份有限公司 数据传输方法及其显示驱动系统
JP6124573B2 (ja) 2011-12-20 2017-05-10 キヤノン株式会社 表示装置
KR102154814B1 (ko) 2014-02-24 2020-09-11 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
CN104933983A (zh) * 2015-07-17 2015-09-23 京东方科技集团股份有限公司 一种降低移动终端功耗的方法和系统
EP3353771B1 (en) * 2015-09-25 2023-06-14 Apple Inc. Redundancy configuration of row driver
KR102576159B1 (ko) * 2016-10-25 2023-09-08 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
JP7431951B2 (ja) * 2020-04-24 2024-02-15 京セラ株式会社 ドットマトリクス型表示装置および計時装置
JP2022184573A (ja) 2021-06-01 2022-12-13 キヤノン株式会社 発光装置及びその制御方法、表示装置、光電変換装置、電子機器

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2515402B1 (ko) * 1981-10-23 1987-12-24 Thomson Csf
JPS5960786A (ja) * 1982-09-30 1984-04-06 Fujitsu Ltd 半導体集積回路
FR2573899B1 (fr) * 1984-11-28 1986-12-26 France Etat Circuit electronique forme de transistors en couches minces pour commander un dispositif matriciel
DE3508321A1 (de) * 1985-03-06 1986-09-11 CREATEC Gesellschaft für Elektrotechnik mbH, 1000 Berlin Programmierbare schaltung zur steuerung einer fluessigkristallanzeige
US4918598A (en) * 1985-08-14 1990-04-17 Apple Computer, Inc. Method for selectively activating and deactivating devices having same first address and different extended addresses
EP0289144B1 (en) * 1987-03-31 1994-07-06 Canon Kabushiki Kaisha Display device
CA1319767C (en) * 1987-11-26 1993-06-29 Canon Kabushiki Kaisha Display apparatus
US5172107A (en) * 1987-11-26 1992-12-15 Canon Kabushiki Kaisha Display system including an electrode matrix panel for scanning only scanning lines on which a moving display is written
US5029984A (en) * 1988-03-15 1991-07-09 Mitsubishi Denki Kabushiki Kaisha Liquid crystal display device
AU617006B2 (en) * 1988-09-29 1991-11-14 Canon Kabushiki Kaisha Data processing system and apparatus
JPH0396997A (ja) * 1989-09-08 1991-04-22 Oki Electric Ind Co Ltd スクロール表示装置
EP0446002B1 (en) * 1990-03-05 1997-08-06 Fujitsu Limited Wafer scale memory having improved multi-bit accessing and system having the wafer scale memory
JPH0455890A (ja) 1990-06-25 1992-02-24 Canon Inc 画像データ制御装置及び表示システム
JP2554785B2 (ja) * 1991-03-30 1996-11-13 株式会社東芝 表示駆動制御用集積回路及び表示システム
US5796376A (en) * 1991-12-18 1998-08-18 Cie Research, Inc. Electronic display sign
JP3310011B2 (ja) * 1992-03-30 2002-07-29 株式会社東芝 半導体メモリおよびこれを使用した半導体メモリボード
EP0579359B1 (en) 1992-05-19 1997-09-24 Canon Kabushiki Kaisha Display control method and apparatus
US5444458A (en) * 1993-02-22 1995-08-22 Casio Computer Co., Ltd. Display data write control device
US5481651A (en) * 1993-04-26 1996-01-02 Motorola, Inc. Method and apparatus for minimizing mean calculation rate for an active addressed display
CN1044292C (zh) * 1993-05-13 1999-07-21 卡西欧计算机公司 显示器驱动设备
JPH06324644A (ja) * 1993-05-13 1994-11-25 Casio Comput Co Ltd 表示装置
JPH07146671A (ja) * 1993-06-16 1995-06-06 Mitsubishi Electric Corp 大型映像表示装置
US5828367A (en) * 1993-10-21 1998-10-27 Rohm Co., Ltd. Display arrangement
JPH07129122A (ja) * 1993-10-28 1995-05-19 Sharp Corp 表示駆動装置およびそのデータ伝送方法
JP2914870B2 (ja) * 1994-05-25 1999-07-05 株式会社東芝 半導体集積回路
JP3548405B2 (ja) * 1996-12-19 2004-07-28 キヤノン株式会社 画像データの転送制御装置及び表示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101032947B1 (ko) * 2004-03-18 2011-05-09 삼성전자주식회사 표시 장치 및 그 구동 장치
US8659531B2 (en) 2004-03-18 2014-02-25 Samsung Display Co., Ltd. Display device and driving apparatus thereof

Also Published As

Publication number Publication date
EP0740285B1 (en) 2003-07-02
CN1101040C (zh) 2003-02-05
CA2174903A1 (en) 1996-10-28
CA2174903C (en) 2002-09-10
DE69628879D1 (de) 2003-08-07
DE69628879T2 (de) 2004-05-13
AU717386B2 (en) 2000-03-23
EP0740285A2 (en) 1996-10-30
KR960038731A (ko) 1996-11-21
CN1147123A (zh) 1997-04-09
EP0740285A3 (en) 1997-12-03
US6335720B1 (en) 2002-01-01
US6078318A (en) 2000-06-20
AU5086296A (en) 1996-11-07

Similar Documents

Publication Publication Date Title
KR100263832B1 (ko) 디스플레이 장치 구동용 데이타 전송 방법 및 디스플레이 장치
US6356260B1 (en) Method for reducing power and electromagnetic interference in conveying video data
US7724269B2 (en) Device for driving a display apparatus
US5742265A (en) AC plasma gas discharge gray scale graphic, including color and video display drive system
US6340970B1 (en) Liquid crystal display control device, liquid crystal display device using the same, and information processor
US5790136A (en) Interleaving pixel data for a memory display interface
US6407730B1 (en) Liquid crystal display device and method for transferring image data
US7724225B2 (en) Display panel for liquid crystal display
EP0464555B1 (en) Image data control apparatus and display system
US5959619A (en) Display for performing gray-scale display according to subfield method, display unit and display signal generator
KR100220704B1 (ko) 피디피의 입/출력 데이터 인터페이스 장치 및 방법
JP3243178B2 (ja) データ転送方式並びに同方式を使用した表示装置
US7158128B2 (en) Drive unit and display module including same
US20020135604A1 (en) Display drive circuit, semiconductor integrated circuit, display panel, and display drive method
US6657640B2 (en) Image display apparatus
KR100318384B1 (ko) 액정표시장치 및 그 구동 방법
JP3027371B1 (ja) 表示装置
JPH11133931A (ja) 液晶階調表示回路
JPH10161604A (ja) 表示装置の駆動回路
US8054246B2 (en) Plasma display apparatus comprising data driver having data arranging unit
US20020122349A1 (en) Semiconductor integrated circuit for successively scanning lines of electrodes of an image display apparatus
JPH08181956A (ja) 映像情報伝送方法および装置ならびに映像表示装置
KR100848112B1 (ko) 인쇄 회로 기판 및 이 기판을 이용한 액정 표시 장치
JPS61289389A (ja) 液晶パネルの駆動方式
JP2004045985A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030509

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee