KR100258359B1 - 반도체 소자의 제조방법 - Google Patents
반도체 소자의 제조방법 Download PDFInfo
- Publication number
- KR100258359B1 KR100258359B1 KR1019970075696A KR19970075696A KR100258359B1 KR 100258359 B1 KR100258359 B1 KR 100258359B1 KR 1019970075696 A KR1019970075696 A KR 1019970075696A KR 19970075696 A KR19970075696 A KR 19970075696A KR 100258359 B1 KR100258359 B1 KR 100258359B1
- Authority
- KR
- South Korea
- Prior art keywords
- impurity
- region
- semiconductor device
- drain
- semiconductor substrate
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000012535 impurity Substances 0.000 claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 12
- 150000004767 nitrides Chemical class 0.000 claims abstract description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 8
- 238000001312 dry etching Methods 0.000 claims abstract description 4
- 238000009792 diffusion process Methods 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 238000002955 isolation Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 abstract 1
- 238000007792 addition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체 소자의 제조방법에 관한 것으로, 반도체 소자가 고집적화될수록 트랜지스터의 폭이 줄어들게 되므로 전류가 흐르는 드레인 에지부분이 더욱 줄어들게 되어 소자의 신뢰성이 떨어지는 문제점이 발생된다.
이를 위해 본 발명은 ESD 구조의 필드산화막 제조공정에 있어서 다수의 불순물을 도핑하여 드레인/소오스영역에 불순물 영역을 형성하는데 드레인영역과 소오스영역의 윗부분에는 거리를 멀리하고 아래 부분으로 갈수록 거리를 가깝게 하여 즉, 역계단 형태의 불순물영역을 형성함으로써 열확산이 드레인영역 에지부분의 전반에 걸쳐 확산되도록 하여 소자의 ESD 내성을 향상시키는 기술에 관한 것이다.
Description
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 정전기 방전(Electrostatic Discharge, 이하 ESD) 구조의 필드산화막 제조공정에 있어서 다수의 불순물 농도를 조절하여 드레인/소오스 영역에 깊게 형성되는 불순물 영역을 역계단 형태로 형성함으로서 소자의 ESD 내성을 향상시키는 기술에 관한 것이다.
일반적으로, 반도체 소자가 정전기 방전에 노출되었을때 내부회로가 손상을 받게되어 소자가 오동작하거나 신뢰성에 문제가 발생하게 된다.
이러한 내부회로 손상은 정전기 방전때 입력단자를 통해 주입된 전하가 내부회로를 거쳐 최종적으로 다른 단자로 빠져나가면서 일으키는 주울(joule) 열로 인해 취약한 곳에서 접합 스파이킹(Junction Spiking), 산화막 파열(Rupture) 현상등을 일으키기 때문이다.
이를 해결하기 위해서는 정전기 방전때 주입된 전하가 내부회로를 통해 빠져나가기 전에 입력단에 주입된 전하를 곧바로 전원공급 단자쪽으로 방전시킬수 있는 정전기 방지용 회로를 삽입하여야만 정전기 방전으로 인한 반도체 소자의 손상을 방지할 수 있게 된다.
그러나, 정전기 방지용 트랜지스터의 구조는 전류가 흐르는 드레인 에지(edge)부분이 작아서 열확산 밀도가 높아져서 ESD의 내성이 감소하였다.
또한, 반도체 소자가 고집적화될수록 트랜지스터의 폭이 줄어들게 되므로 전류가 흐르는 드레인 에지부분이 더욱 줄어들게 되어 소자의 신뢰성이 떨어지는 문제점이 있다.
이에, 본 발명은 상기한 문제점을 해결하기 위한 것으로 다수의 불순물을 도핑하여 드레인/소오스영역에 불순물 영역을 깊게 형성하는데 드레인영역과 소오스영역의 윗부분에는 거리를 멀리하고 아래 부분으로 갈수록 거리를 가깝게 하여 즉, 역계단 형태의 불순물영역을 형성함으로써 열확산이 드레인영역 에지부분의 전반에 걸쳐 확산되도록 하여 ESD 내성을 향상시키는 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1d 는 본 발명에 따른 반도체 소자의 제조공정도
<도면의 주요부분에 대한 부호의 설명>
1 : 반도체 기판 3 : 패드산화막
5 : 다결정실리콘막 7 : 질화막
9 : 감광막패턴 11 : 제 1불순물영역
13 : 제 2불순물영역 15 : 제 3불순물영역
17 : 필드산화막 19 : 드레인영역
21 : 소오스영역
상기 목적을 달성하기 위해 본 발명에 따른 반도체 소자의 제조방법은
반도체 기판 상부에 패드산화막과, 다결정실리콘막, 질화막 및 감광막 패턴을 순차적으로 형성하는 공정과,
상기 감광막 패턴을 마스크로 건식식각하여 질화막 패턴과, 다결정실리콘막 패턴 및 패드산화막 패턴을 형성하는 공정과,
상기 패턴들에 의해 노출된 반도체 기판에 제 1불순물과 제 2불순물 및 제 3불순물을 순차적으로 도핑하여 불순물영역을 형성하는 공정과,
상기 반도체 기판에 소자분리를 위한 필드산화막을 형성하고, 상기 패턴들을 제거하여 드레인/소오스영역을 형성하는 공정과,
상기 구조의 전표면에 열처리공정을 실시하여 상기 드레인/소오스영역에 불순물영역을 형성하는 공정을 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자의 제조방법에 대하여 상세히 설명을 하기로 한다.
도 1a 내지 도 1d 는 본 발명에 따른 반도체 소자의 제조 공정 단면도이다.
먼저, 반도체 기판(1) 상부에 일정 두께의 패드산화막(3)과 다결정실리콘막(5), 질화막(7) 및 감광막 패턴(9)을 순차적으로 형성한다.(도 1b 참조)
다음, 상기 감광막 패턴(9)을 마스크로 건식식각하여 질화막(7)패턴과, 다결정실리콘막(5)패턴 및 패드산화막(3)패턴을 형성한다.
이 때, 상기 감광막 패턴(9)을 마스크로 건식식각시 노출되는 반도체 기판(1)에는 일정 깊이의 홈이 형성된다.
그 다음, 상기 패턴(7,5,3)들에 의해 노출된 반도체 기판(1)에 제 1불순물과 제 2불순물 및 제 3불순물을 순차적으로 도핑하여 제 1,2,3불순물영역(11,13,15)을 형성한다.
여기서, 상기 제 1, 2, 3불순물영역(11,13,15)에 N형 불순물 또는 P형 불순물로 순차적으로 도핑하는데 제 1불순물을 도핑한 다음, 상기 제 1불순물 농도 보다 높은 제 2불순물을 도핑하며, 상기 제 2불순물 보다 농도가 높은 제 3불순물이 도핑되도록 형성한다.
이 때, 상기 불순물영역의 단계를 감소하거나 상기 제 3불순물(15)상에 다수의 불순물을 추가로 도핑하여도 무방하다.(도 1b 참조)
다음, 상기 반도체 기판(1)에 소자분리를 위한 필드산화막(17)을 형성한 다음, 상기 패턴(7,5,3)들을 제거하여 드레인/소오스영역(19,21)을 형성한다.
여기서, 상기 필드산화막(17) 대신에 에프.피.디(Field Plated Diode)에 적용하여도 무방하다.(도 1c 참조)
그 다음, 상기 구조의 전표면에 열처리 공정을 실시하여 열확산에 의해 상기 드레인/소오스영역(19,21)에서의 제 3,2,1불순물영역(15,13,11) 형태를 드레인영역(19)과 소오스영역(21)의 윗부분에는 거리를 멀리하고, 아래 부분으로 갈수록 거리를 가깝게 하여 즉, 역계단 형태의 불순물영역을 형성한다.
여기서, 상기 제 3,2,1불순물영역(15,13,11)에서의 불순물 농도를 조절하거나 전표면에 열처리 온도를 조절함으로서 ESD 재핑(zapping)시 드레인 에지(edge) 부분의 표면에서는 먼곳에서 부터 전류를 흐르게 하여 표면에서 우선적으로 전류가 흐르는 것 보다 열확산이 잘되도록 조절하여 전류가 한 곳에 집중되는 것을 방지할 수 있다.
즉, 상기 열확산은 드레인 에지부분의 전반에 걸쳐 확산되므로서 정전기 방전의 내성을 증가시키게 된다.(도 1d 참조)
아울러, 본 발명의 바람직한 실시예들은 당업자라면 본 발명의 사상과 범위안에서 다양한 수정, 변경, 부가 등이 가능할 것이다.
상기한 바와같이 본 발명에 따르면, ESD 구조의 필드산화막 제조공정에 있어서 다수의 불순물을 도핑하여 드레인/소오스영역에 불순물 영역을 깊게 형성하는데 역계단 형태의 불순물영역을 형성함으로써 ESD 재핑(zapping)시 드레인의 에지(edge)부분에 열확산이 잘되도록 조절하여 전류가 한 곳에 집중되는 것을 막아 ESD에 대한 내성을 증가시켜 소자의 신뢰성을 향상시키는 이점이 있다.
Claims (5)
- 반도체 기판 상부에 패드산화막과, 다결정실리콘막, 질화막 및 감광막 패턴을 순차적으로 형성하는 공정과,상기 감광막 패턴을 마스크로 건식식각하여 질화막 패턴과, 다결정실리콘막 패턴 및 패드산화막 패턴을 형성하는 공정과,상기 패턴들에 의해 노출된 반도체 기판에 제 1불순물과 제 2불순물 및 제 3불순물을 순차적으로 도핑하여 불순물영역을 형성하는 공정과,상기 반도체 기판에 소자분리를 위한 필드산화막을 형성하고, 상기 패턴들을 제거하여 드레인/소오스영역을 형성하는 공정과,상기 구조의 전표면에 열처리공정을 실시하여 상기 소오스/드레인영역에 불순물영역을 형성하는 공정을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서, 상기 제 1, 2, 3불순물영역에 N형 불순물 또는 P형 불순물로 도핑하되 제 1불순물 보다 농도가 높은 제 2불순물을 도핑하고, 제 2불순물 보다 농도가 높은 제 3불순물이 도핑되어 형성된 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서, 상기 필드산화막 대신에 에프.피.디를 이용하여 형성되는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서, 상기 불순물영역의 단계를 감소하거나 상기 제 3불순물영역 상에 다수의 불순물을 추가로 도핑하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서, 상기 소오스/드레인영역에 불순물영역을 역계단 형태로 형성하되 불순물 농도를 조절하거나 전표면에 열처리 온도를 조절하여 ESD 재핑(zapping)시 드레인의 에지(edge)부분에 열확산이 잘되도록 조절하여 전류가 한 곳에 집중되는 것을 막아 ESD에 대한 내성을 증가시키는 것을 특징으로 하는 반도체 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970075696A KR100258359B1 (ko) | 1997-12-27 | 1997-12-27 | 반도체 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970075696A KR100258359B1 (ko) | 1997-12-27 | 1997-12-27 | 반도체 소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990055741A KR19990055741A (ko) | 1999-07-15 |
| KR100258359B1 true KR100258359B1 (ko) | 2000-06-01 |
Family
ID=19529040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970075696A KR100258359B1 (ko) | 1997-12-27 | 1997-12-27 | 반도체 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100258359B1 (ko) |
-
1997
- 1997-12-27 KR KR1019970075696A patent/KR100258359B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990055741A (ko) | 1999-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6503801B1 (en) | Non-uniform channel profile via enhanced diffusion | |
| KR100223999B1 (ko) | 반도체 장치 및 그의 제조방법 | |
| KR940004457B1 (ko) | 자기 정합된 실리사이드 cmos 처리에서의 esd 보호용 n-채널 클램프 | |
| US6967363B1 (en) | Lateral diode with multiple spacers | |
| US7161198B2 (en) | Semiconductor integrated circuit device having MOS transistor | |
| KR100258359B1 (ko) | 반도체 소자의 제조방법 | |
| JP4026934B2 (ja) | 静電気放電保護用半導体装置用フィールドトランジスタの製造方法 | |
| KR100369863B1 (ko) | 이에스디 보호 회로의 트랜지스터 및 그의 제조 방법 | |
| KR100249166B1 (ko) | 이에스디(esd) 보호회로 및 그 제조방법 | |
| KR100282987B1 (ko) | 반도체 소자의 얕은 접합 형성 방법 | |
| US5406112A (en) | Semiconductor device having a buried well and a crystal layer with similar impurity concentration | |
| KR100424172B1 (ko) | 정전기 보호장치가 구비된 반도체 장치의 제조방법 | |
| KR100336559B1 (ko) | 반도체장치 및 그 제조방법 | |
| KR100505036B1 (ko) | 반도체 장치에서 듀얼 게이트 전극 형성 방법 | |
| KR100238376B1 (ko) | 정전기 방지용 트랜지스터 및 그 제조방법 | |
| KR960010070B1 (ko) | 박막트랜지스터 스태틱 램(tft sram) 제조방법 | |
| KR930007757B1 (ko) | Mos 트랜지스터의 제조방법 | |
| KR930010671B1 (ko) | 반도체 장치의 제조방법 | |
| KR100369864B1 (ko) | 이에스디 보호 회로의 트랜지스터 및 그의 제조 방법 | |
| KR0172294B1 (ko) | 고집적 소자의 콘택 방법 | |
| KR20060078398A (ko) | 반도체 소자 및 그의 형성 방법 | |
| KR19980054477A (ko) | 반도체 장치 제조 방법 | |
| KR20000019081A (ko) | 모스 트랜지스터 제조방법 | |
| JPH01125976A (ja) | 半導体装置 | |
| KR19990070615A (ko) | 반도체장치의 트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080222 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |