KR100282987B1 - 반도체 소자의 얕은 접합 형성 방법 - Google Patents
반도체 소자의 얕은 접합 형성 방법 Download PDFInfo
- Publication number
- KR100282987B1 KR100282987B1 KR1019990002270A KR19990002270A KR100282987B1 KR 100282987 B1 KR100282987 B1 KR 100282987B1 KR 1019990002270 A KR1019990002270 A KR 1019990002270A KR 19990002270 A KR19990002270 A KR 19990002270A KR 100282987 B1 KR100282987 B1 KR 100282987B1
- Authority
- KR
- South Korea
- Prior art keywords
- heat treatment
- silicon wafer
- shallow junction
- mos transistor
- semiconductor device
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 50
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000010438 heat treatment Methods 0.000 claims abstract description 31
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 28
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 28
- 239000010703 silicon Substances 0.000 claims abstract description 28
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 25
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 23
- 229910052796 boron Inorganic materials 0.000 claims abstract description 22
- 238000005468 ion implantation Methods 0.000 claims abstract description 10
- 230000004913 activation Effects 0.000 claims abstract description 5
- 239000007789 gas Substances 0.000 claims description 8
- 238000002955 isolation Methods 0.000 claims description 4
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 abstract description 18
- 239000002019 doping agent Substances 0.000 abstract description 14
- 229910052757 nitrogen Inorganic materials 0.000 abstract description 10
- 230000007547 defect Effects 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- High Energy & Nuclear Physics (AREA)
- Ceramic Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
별도의 공정을 추가하지 않고, 간단한 방법에 의해 P 모스 트랜지스터에서의 열처리 공정에 의한 보론의 측면 확산을 근본적으로 해결하기 위한 것으로, 모스 트랜지스터의 소스/드레인 형성을 위한 도펀트의 이온 주입 후, 이온 주입된 도펀트의 활성화 및 이온 주입에 의해 손상된 실리콘웨이퍼 표면 결함을 회복하기 위한 스파이크 열처리 공정중 실리콘웨이퍼 표면에 질소를 확산하여 이온 주입된 도펀트의 확산을 억제하며, 스파이크 열처리 공정에 의해 도펀트의 측면 확산을 방지하여 모스 트랜지스터의 TED를 억제함으로써, 별도의 공정 추가 없이 간단한 방법에 의해 신뢰성 있는 반도체 소자의 얕은 접합을 형성할 수 있다.
Description
본 발명은 반도체 소자의 얕은 접합을 형성하는 방법에 관한 것으로, 더욱 상세하게는 반도체 소자의 얕은 접합을 형성함과 동시에 얕은 접합에 따른 보론의 확산을 방지하는 방법에 관한 것이다.
현재 반도체 집적회로에서는 반도체 소자가 미세화되어 게이트 산화막의 두께가 얇아짐에 따라 핫 캐리어(hot carrier) 특성이 저하되고, 특히 P 모스 트랜지스터에 있어서는 보론의 게이트 산화막을 통한 페네트레이션(penetration)으로 인해 드레인 및 포화(saturation) 전류, 게이트 산화막의 내압 특성 저하 등의 문제점을 유발시키게 되므로, P 모스 트랜지스터 자체의 동작에 악 영향을 주게 된다.
그리고, 채널 사이즈의 감소에 따라 반도체 소자의 N 및 P 모스 트랜지스터의 접합층도 점점 얇아져서 얕은 접합으로 형성하고 있다. 그런데, 모스 트랜지스터의 얕은 접합에 의해 도펀트(dopant)의 TED(transient enhanced diffusion)에 기인하여 채널 길이의 변화와 접합의 열화 등이 유발된다.
따라서, 현재 서브 미크론(sub-micron) 단위의 반도체 소자에서는 신뢰성을 향상시키기 위하여 얕은 접합에서 보론의 확산 문제가 해결되어야만 한다.
그러면, 이러한 보론의 확산을 방지하기 위한 얕은 접합을 제조하는 종래의 방법을 도 1a 내지 도 1d를 참조하여 설명한다.
먼저, 도 1a에 도시한 바와 같이, 소자 분리 영역(2)이 정의된 실리콘웨이퍼(1)의 모스 트랜지스터 영역에 게이트 산화막(3)과 폴리실리콘(4), 측벽 스페이서(5)로 게이트 전극을 형성한 다음, 실리콘웨이퍼(1) 상부에 감광막을 도포하고 패터닝(patterning)하여 P 모스 트랜지스터 영역만 드러나도록 감광막 패턴(6)을 형성한다. 그리고, P 모스 트랜지스터의 소스/드레인을 형성하기 위하여 감광막 패턴(6)을 마스크로 P형 도펀트, 바람직하게는 보론을 이온 주입(I1)한다. 이후, 감광막 패턴(6)을 제거하여 도 1b에 도시한 바와 같이 P 모스 트랜지스터의 접합(I1)을 형성한다.
그 다음 도 1c에 도시한 바와 같이, 급속 열처리(RTP ; rapid thermal processing) 장비에서 실리콘웨이퍼(1)를가스 분위기에서 850℃ 내지 900℃ 정도의 고온 공정으로 열처리(A1)한다. 그러면, 고온에서가스로부터 해리된 질소(N)가 모스 트랜지스터 영역의 실리콘웨이퍼 표면으로 확산(N1)된다.
그 다음 도 1d에 도시한 바와 같이, 실리콘웨이퍼(1)를 도 2와 같은 일반적인 급속 열처리 공정으로 열처리(A2)하여 이온 주입된 보론(I1)을 활성화시키며, 이온 주입에 따른 실리콘웨이퍼 표면 결함을 회복시킨다. 이때, 급속 열처리 공정(A2)을 수행하면 이온 주입된 보론(I1)의 확산이 일어나지만, 이미 실리콘웨이퍼 표면에 확산된 질소(N1)로 인하여 보론의 확산이 억제되므로, 보론의 확산에 따른 게이트 산화막의 페네트레이션 현상을 방지하는 반도체 소자의 얕은 접합을 형성할 수 있다.
그러나, 이와 같은 종래의 방법에서는 보론의 확산을 방지하기 위하여 질소를 실리콘웨이퍼 표면에 확산시키는 공정이 하나 더 추가되며, 실리콘웨이퍼 표면에 확산된 질소와 상관없이 채널 사이즈가 작아짐에 따라 열처리 공정중 발생되는 보론의 측면 확산(lateral diffusion)에 의한 P 모스 트랜지스터에서의 TED(도 1d의 7)를 근본적으로 해결하기 어려운 문제점이 있다.
본 발명은 이와 같은 문제점을 해결하기 위하여 안출한 것으로, 그 목적은 별도의 공정을 추가하지 않고, 간단한 방법에 의해 P 모스 트랜지스터에서의 열처리 공정에 의한 보론의 측면 확산을 근본적으로 해결하는 방법을 제공한다.
도 1a 내지 도 1d는 종래 방법에 의해 반도체 소자의 얕은 접합을 형성하는 방법을 도시한 공정도이고,
도 2는 종래 반도체 소자의 얕은 접합 형성 방법에서 급속 열처리 과정을 도시한 그래프이고,
도 3a 내지 도 3c는 본 발명에 따라 반도체 소자의 얕은 접합을 형성하는 방법을 도시한 공정도이고,
도 4는 본 발명에 따른 반도체 소자의 얕은 접합 형성 방법에서 급속 열처리 과정을 도시한 그래프이다.
상기와 같은 목적을 달성하기 위하여, 본 발명은 소자 분리 영역이 정의된 실리콘웨이퍼의 모스 트랜지스터 영역에 게이트 전극을 형성하고, 실리콘웨이퍼에 보론을 이온 주입한 다음, 질소 가스 분위기에서 급속 열처리 공정에 의한 스파이크 열처리를 실시하며, 스파이크 열처리시가스를 공급하여 실리콘웨이퍼 표면에 질소를 확산시키는 것을 특징으로 한다.
일반적인 급속 열처리 공정 기술은 도 2에서와 같이 실리콘웨이퍼를 보통 900℃ 내지 1100℃의 온도에서 수십초 이하의 짧은 시간 동안 머무르게 함으로써 도펀트 활성화와 이온 주입 손상 회복을 수행하는 데 반해, 본 발명에서의 스파이크 열처리는 도 4에서와 같이 원하는 공정 온도에 다다르자 마자 시간지체 없이 온도를 하강시키는 것으로서 도펀트 활성화를 주 목적으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일 실시예를 설명한다.
도 3a 내지 도 3c는 본 발명에 따라 반도체 소자의 얕은 접합을 형성하는 방법을 도시한 공정도이다.
먼저, 도 3a에 도시한 바와 같이, 소자 분리 영역(12)이 정의된 실리콘웨이퍼(11)의 모스 트랜지스터 영역에 게이트 산화막(13)과 폴리실리콘(14), 측벽 스페이서(15)로 게이트 전극을 형성한 다음, 실리콘웨이퍼(11) 상부에 감광막을 도포하고 패터닝하여 P 모스 트랜지스터 영역만 드러나도록 감광막 패턴(16)을 형성한다.
그리고, P 모스 트랜지스터의 소스/드레인을 형성하기 위하여 감광막 패턴(16)을 마스크로 P형 도펀트, 바람직하게는 보론을 이온 주입(I11)한다. 이후, 감광막 패턴(16)을 제거하여 도 3b에 도시한 바와 같이 P 모스 트랜지스터의 접합(I11)을 형성한다.
그 다음 도 3c에 도시한 바와 같이, 질소 가스() 분위기의 급속 열처리 장비에서 실리콘웨이퍼(11)를 급속 열처리하여 이온 주입된 보론(I11)을 활성화시키고, 이온 주입에 의한 실리콘웨이퍼 표면의 결함을 회복시킴으로써, 반도체 소자의 얕은 접합을 형성한다. 그리고, 급속 열처리는 도 2와 같은 종래의 일반적인 방법이 아닌, 도 4에서와 같이 원하는 공정 온도에 다다르자 마자 시간지체 없이 온도를 내려오게 하는 스파이크 열처리(A11)로 실시한다.
이때, 스파이크 열처리에 의해 온도가 상승된 후, 온도 상승 기울기가 빠르며, 그 온도가 900℃ 내지 950℃ 정도가 되면,가스를 상압에서 3.5slm 내지 5slm의 유량으로 10초 내지 15초 동안 공급한다. 그러면, 고온 공정에서가스로부터 해리된 질소(N)가 모스 트랜지스터 영역의 실리콘웨이퍼 표면으로 확산(N11)된다. 이후, 스파이크 열처리(A11) 공정에서 온도가 상승되어 1100℃ 내지 1180℃ 정도가 되면, 도 4에서와 같이 시간 지체없이 온도를 하강시킨다.
따라서, 스파이크 열처리(A11)에 의해 이온 주입된 보론(I11)을 활성화 및 이온 주입에 따른 실리콘웨이퍼 표면의 결합을 회복할 때, 이온 주입된 보론(I11)은 실리콘웨이퍼 표면에 확산된 질소(N11)에 의해 확산이 억제되며, 스파이크 열처리(A11)에 의해 보론의 측면 확산이 방지되어 도펀트(보론)의 TED를 억제할 수 있다(도 3c의 17).
이와 같이 본 발명은 모스 트랜지스터의 소스/드레인 형성을 위한 도펀트의 이온 주입 후, 이온 주입된 도펀트의 활성화 및 이온 주입에 의해 손상된 실리콘웨이퍼 표면 결함을 회복하기 위한 스파이크 열처리 공정중 실리콘웨이퍼 표면에 질소를 확산하여 이온 주입된 도펀트의 확산을 억제하며, 스파이크 열처리 공정에 의해 도펀트의 측면 확산을 방지하여 모스 트랜지스터의 TED를 억제함으로써, 별도의 공정 추가 없이 간단한 방법에 의해 신뢰성 있는 반도체 소자의 얕은 접합을 형성할 수 있다.
Claims (4)
- 소자 분리 영역이 정의된 실리콘웨이퍼의 모스 트랜지스터 영역에 게이트 전극을 형성한 다음, 실리콘웨이퍼에 보론을 이온 주입하고, 질소 가스 분위기의 급속 열처리 공정에 의해 실리콘웨이퍼를 급속 열처리하여 이온 주입된 보론을 활성화시킴과 동시에 이온 주입에 따른 실리콘웨이퍼의 표면 손상을 회복시키는 반도체 소자의 얕은 접합 형성 방법에 있어서,상기 급속 열처리 공정은 스파이크 열처리로 실시하며, 스파이크 열처리중가스를 공급하는 것을 특징으로 하는 반도체 소자의 얕은 접합 형성 방법.
- 제 1 항에 있어서, 상기 스파이크 열처리는 1100℃ 내지 1180℃의 온도로 실시하는 것을 특징으로 하는 반도체 소자의 얕은 접합 형성 방법.
- 제 1 항 또는 제 2 항에 있어서, 상기 스파이크 열처리중가스를 상압으로 3.5slm 내지 5slm의 유량으로 공급하는 것을 특징으로 하는 반도체 소자의 얕은 접합 형성 방법.
- 제 3 항에 있어서, 상기가스의 공급은 스파이크 열처리에 의해 온도가 상승된 후, 그 기울기가 빠르며, 온도가 900℃ 내지 950℃가 될 때, 10초 내지 15초 동안 실시하는 것을 특징으로 하는 반도체 소자의 얕은 접합 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990002270A KR100282987B1 (ko) | 1999-01-25 | 1999-01-25 | 반도체 소자의 얕은 접합 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990002270A KR100282987B1 (ko) | 1999-01-25 | 1999-01-25 | 반도체 소자의 얕은 접합 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000051695A KR20000051695A (ko) | 2000-08-16 |
| KR100282987B1 true KR100282987B1 (ko) | 2001-02-15 |
Family
ID=19572314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990002270A KR100282987B1 (ko) | 1999-01-25 | 1999-01-25 | 반도체 소자의 얕은 접합 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100282987B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100694971B1 (ko) * | 2002-07-16 | 2007-03-14 | 주식회사 하이닉스반도체 | 반도체 소자의 접합영역 형성 방법 |
| KR100835519B1 (ko) * | 2006-07-04 | 2008-06-04 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 |
-
1999
- 1999-01-25 KR KR1019990002270A patent/KR100282987B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000051695A (ko) | 2000-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3260660B2 (ja) | 半導体装置およびその製造方法 | |
| US6258646B1 (en) | CMOS integrated circuit and method for implanting NMOS transistor areas prior to implanting PMOS transistor areas to optimize the thermal diffusivity thereof | |
| US20030082922A1 (en) | Method of fabricating integrated circuit having shallow junction | |
| JP3481223B2 (ja) | 半導体装置の製造方法 | |
| KR100574172B1 (ko) | 반도체 소자의 제조방법 | |
| KR100282987B1 (ko) | 반도체 소자의 얕은 접합 형성 방법 | |
| KR100580796B1 (ko) | 반도체 소자의 제조 방법 | |
| US6767808B2 (en) | Method for fabricating semiconductor device | |
| US20040115889A1 (en) | Ultra shallow junction formation | |
| KR100475538B1 (ko) | 반도체 소자의 제조방법 | |
| KR100908387B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100799020B1 (ko) | 반도체 메모리 소자의 제조방법 | |
| KR101180500B1 (ko) | 트랜지스터 제조 방법 | |
| US20220157814A1 (en) | Semiconductor device and method for forming the same | |
| KR101024639B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100288686B1 (ko) | 반도체 소자 제조 방법 | |
| JPH10233457A (ja) | 半導体装置の製造方法 | |
| KR100407807B1 (ko) | 반도체 소자의 얇은 접합 형성 방법 | |
| KR100596925B1 (ko) | 반도체 소자의 샐리사이드 형성 방법 | |
| KR100588783B1 (ko) | 반도체 소자 제조 방법 | |
| KR100940438B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100622812B1 (ko) | 반도체 소자의 게이트 제조 방법 | |
| KR100228334B1 (ko) | 반도체 장치의 전계효과트랜지스터 제조방법 | |
| KR101004811B1 (ko) | 트랜지스터 제조 방법 | |
| KR100567031B1 (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111121 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |