KR100238376B1 - 정전기 방지용 트랜지스터 및 그 제조방법 - Google Patents
정전기 방지용 트랜지스터 및 그 제조방법 Download PDFInfo
- Publication number
- KR100238376B1 KR100238376B1 KR1019960072818A KR19960072818A KR100238376B1 KR 100238376 B1 KR100238376 B1 KR 100238376B1 KR 1019960072818 A KR1019960072818 A KR 1019960072818A KR 19960072818 A KR19960072818 A KR 19960072818A KR 100238376 B1 KR100238376 B1 KR 100238376B1
- Authority
- KR
- South Korea
- Prior art keywords
- source
- oxide film
- conductivity type
- semiconductor substrate
- region
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
Abstract
본 발명은 적은 면적을 차지하면서도, 효과적으로 정전기를 방전시킬 수 있는 정전기 방지용 트랜지스터 및 그 제조방법을 제공하는 것을 목적으로 한다.
본 발명은, 제 1 전도 타입의 반도체 기판, 반도체 기판의 소정 부분에 형성된 필드 산화막, 필드 산화막 양측 기판 영역 및 필드 산화막의 양측단 하부에 형성된 제 2 전도 타입의 소오스, 드레인 영역, 소오스, 드레인 영역의 표면에 형성된 제 2 전도 타입의 오믹 콘택층, 반도체 기판상에 형성된 층간 절연막, 소오스, 드레인 영역과 콘택되도록 층간 절연막 상에 형성된 금속 배선층을 포함하며, 상기 소오스, 드레인 영역은 웰 영역의 깊이 정도를 갖는 것을 특징으로 한다.
Description
본 발명은 정전기 방지용 트랜지스터 및 그 제조방법에 관한 것으로, 보다 구체적으로는, 정전기를 효과적으로 제거할 수 있는 정전기 방지용 트랜지스터 및 그 제조방법에 관한 것이다.
일반적으로, 정전기 방전(ElectroStatic Discharge)은 반도체 칩의 신뢰성을 좌우하는 요소 중의 하나로서, 반도체 칩의 취급 시 또는 시스템에 장착하는 경우 발생되어, 칩을 손상시킨다. 따라서, 반도체 소자의 주변 영역에는 정전기로 부터 반도체 소자를 보호하기 위하여, 정전기 방지 회로가 구비된다.
반도체 칩 내에 내장된 일반적인 정전기 방지 회로가 도 1에 도시되어 있다.
도 1을 참조하여, 일반적인 정전기 방지 회로는, 입력 패드(P)와 드레인 및 게이트가 접속되어, 1차적으로 정전기를 방전하는 필드 트랜지스터(A)와, 필드 트랜지스터(A)의 드레인단에 접속되며 필드 트랜지스터(A)를 거친 전압을 강하시키는 저항(R)과, 저항과 접속되고, 2차적으로 정전기를 방전시키는 트랜지스터(C)가 구비된다.
이와같은 정전기 방지 회로에서 입력 패드로 부터 정전기의 유입시, 필드 산화막 및 층간 절연막이 게이트 절연막으로 이용되는 필드 트랜지스터(A)에 의하여 대부분 방전되고, 잔존하는 정전기는 저항(R) 및 트랜지스터(C)에 의하여 제거된다.
여기서, 상기의 정전기 방지 회로에서, 대부분의 정전기를 방전시키는 필드 트랜지스터의 제조방법을 첨부 도면 도 2에 의거하여 설명하도록 한다.
도 2를 참조하여, 반도체 기판(1) 예를들어, P형의 불순물을 포함하는 실리콘 기판이거나, P웰(도시되지 않음)이 형성된 실리콘 기판의 소정부위에 공지된 국부 산화 방식에 의하여 필드 산화막(2)이 소정 높이를 갖도록 형성된다. 이어서, 필드 산화막 양측의 소정 부분에 N타입의 불순물을 저농도로 이온주입하여, N웰(3)영역이 형성된다음, N웰(3) 영역 상부에 N 타입의 고농도 불순물을 이온 주입하여, 소오스, 드레인 영역(4A, 4B)이 형성된다.
이어서, 반도체 기판 상부에는 층간 절연막(5)이 소정 두께로 증착된다음, 소오스, 드레인 영역(4A, 4B)이 노출되도록 층간 절연막(5)이 소정 부분 식각된다. 그후, 소오스, 드레인 영역(4A, 4B)과 콘택되도록 금속막을 형성하고, 소정 부분 패터닝하여, 금속 배선(6A, 6B)을 형성한다.
이때, 드레인 영역(4B)과 콘택되는 금속 배선(6B)은 드레인 영역(4B)과 콘택됨과 아울러, 필드 산화막 상부에 존재하도록 패터닝되어, 필드 트랜지스터의 게이트 전극의 역할을 하도록 한다.
상기와 같이 정전기를 방전시키는 필드 트랜지스터는 효과적으로 정전기를 방전시키기 위하여는 필드 트랜지스터의 면적을 크게 설계하여야 한다.
즉, 부가하여 설명하자면, 상기의 필드 트랜지스터는 턴온 되기 이전에는, 바이폴라 모드로 동작하게 되고, 턴온되면, 펀치 스루 모드로 동작된다. 따라서, 효과적인 정전기를 방전시키기 위하여는, 턴온되기 이전 바이폴라의 이득이 증대되어야 한다. 이때, 필드 트랜지스터의 바이폴라 이득을 증대시키기 위하여는, 드레인과 소오스 간의 거리가 짧아야 하고, 드레인과 소오스 영역의 단면적이 증대되어야 한다.
그러나, 현재의 반도체 디바이스가 고집적화되어 감에 따라, 집적 밀도가 증대됨에 의하여, 넓은 면적을 차지하는 필드 트랜지스터를 형성하는데 어려움이 존재한다.
따라서, 본 발명의 목적은, 상기한 종래의 문제점을 해결하기 위한 것으로, 적은 면적을 차지하면서도, 효과적으로 정전기를 방전시킬 수 있는 정전기 방지용 트랜지스터를 제공하는 것이다.
또한, 본 발명의 다른 목적은, 상기와 같은 정전기 방지용 트랜지스터의 제조방법을 제공하는 것이다.
제 1도는 일반적인 반도체 디바이스의 정전기 방지회로를 개략적으로 나타낸 회로도.
제2도는 제1도의 반도체 디바이스의 정전기 방지 회로가 형성된 반도체 기판의 단면도.
제3도는 본 발명에 따라 제조된 정전기 방지용 트랜지스터의 단면도.
* 도면의 주요 부분에 대한 부호의 설명
11 : 반도체 기판 12 : 필드 산화막
13A : 소오스 영역 13B : 드레인 영역
14A : 소오스 영역의 오믹 콘택 영역
14B : 드레인 영역의 오믹 콘택 영역
15 : 층간 절연막 16A : 드레인과 접속되는 금속 배선
16B : 소오스와 접속되는 금속 배선
상기한 본 발명의 목적을 달성하기 위하여, 본 발명은, 제 1 전도 타입의 반도체 기판; 상기 반도체 기판의 소정 부분에 형성된 필드 산화막; 상기 필드 산화막 양측 기판 영역 및 필드 산화막의 양측단 하부에 형성된 제 2 전도 타입의 소오스, 드레인 영역; 상기 소오스, 드레인 영역의 표면에 형성된 제 2 전도 타입의 오믹 콘택층;상기 반도체 기판상에 형성된 층간 절연막; 상기 소오스, 드레인 영역과 콘택되도록 층간 절연막 상에 형성된 금속 배선층을 포함하며, 상기 소오스, 드레인 영역은 5000Å내지 2㎛의 깊이를 갖는 것을 특징으로 한다.
또한, 본 발명에 따른 정전기 방지용 트랜지스터의 제조방법은, 제 1 전도 타입의 반도체 기판의 소정부분에 필드 산화막을 형성하는 단계; 상기 필드 산화막의 양측에 소정의 불순물 농도와 소정의 이온 주입 에너지를 가지고 이온 주입하여, 제 2 전도 타입의 소오스, 드레인 영역을 형성하는 단계; 상기 소오스 드레인 영역 상에 오믹 콘택영역을 형성하는 단계; 반도체 기판의 결과물 상부에 층간 절연막을 형성하는 단계; 상기 소오스, 드레인 영역의 오믹 콘택 영역이 노출되도록 층간 절연막을 식각하는 단계; 상기 노출된 접합 영역과 콘택되도록 금속 배선을 형성하는 단계를 포함하며, 상기 소오스, 드레인 영역은 웰정도의 깊이 수준으로 형성되는 것을 특징으로 한다.
본 발명에 의하면, 정전기를 방지하는 필드 트랜지스터에서, 필드 트랜지스터의 소오스 드레인 영역을 웰 수준으로 깊게 형성하므로써, 단면적이 증대됨과 아울러, 종래 비하여 소오스, 드레인 영역(14A, 14B) 간의 거리 또한 좁아지게 된다. 이에따라, 정전기 방전효율을 크게 개선시킬 수 있다. 따라서, 반도체 디바이스의 신뢰성이 개선된다.
[실시예]
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.
첨부한 도면 도 3은 본 발명에 따라 제조된 정전기 방지용 트랜지스터의 단면도를 나타낸 것으로, 참조 부호 11은 반도체 기판을 나타내고, 12는 필드 산화막을 나타낸다. 또한 13A는 소오스 영역을 나타내고, 13B는 드레인 영역을 나타내며, 14A는 소오스 영역의 오믹 콘택 영역을 나타내고, 14B는 드레인 영역의 오믹 콘택 영역을 나타낸다. 또한, 15는 층간 절연막을 나타내고, 16A는 소오스 영역(13A)와 접속되는 금속 배선이고, 16B는 드레인 영역(13B)과 접속되는 금속 배선을 나타낸다.
도 3을 참조하여, 반도체 기판(11) 예를들어, P형의 불순물을 포함하는 실리콘 기판이거나, P웰(도시되지 않음)이 형성된 실리콘 기판의 소정 부위에 공지된 국부 산화 방식에 의하여 필드 산화막(12)이 형성된다. 이때, 필드 산화막(13)은 비교적 후막을 가지며, 기판면에 대하여 소정 높이를 갖는다.
이어서, 필드 산화막(13) 양측의 소정 부분에는 N 타입의 불순물이 소정의 농도와 비교적 높은 에너지 예를들어, 웰을 형성하기 위한 이온 주입 에너지로서 이온 주입되어, 소오스, 드레인 영역(13A, 13B)이 형성된다. 이때, 소오스, 드레인 영역(13A, 13B)을 웰을 형성하는 조건으로 형성하여, 종전의 접합 영역보다 깊게 형성하는 것은, 소오스 드레인 영역의 단면적을 증대시키어, 필드 트랜지스터가 턴온되기 이전 바이폴라 모드로 동작시, 바이폴라 게인을 증대시키므로써, 정전기를 효과적으로 방전시키기 위함이다.
그후, 소오스, 드레인 영역(13A, 13B)의 표면에 비교적 낮은 에너지를 가지고, 상기 소오스, 드레인 영역(13A, 13B)의 농도보다 높은 농도를 갖는 불순물을 이온 주입하여, 오믹 콘택 영역(14A, 14B)이 형성된다. 이때, 오믹 콘택 영역(14A, 14B)는 도면에서와 같이 소오스, 드레인 영역(13A, 13B)에 형성되되, 필드 산화막(12)으로부터 소정거리 이격된다.
이어서, 반도체 기판(11)상부에는 층간 절연막(15)이 소정두께로 증착된다음, 소오스, 드레인 영역(13A, 13B)의 오믹 콘택 영역(14A, 14B)이 노출되도록 층간 절연막(5)이 소정 부분 식각되어 콘택홀이 형성된다. 그리고 나서, 소오스, 드레인 영역(13A, 13B)의 오믹 콘택 영역(14A, 14B)과 콘택되도록 금속 배선(16a, 16B)이 형성된다.
이때, 드레인 영역(13B)의 오믹 콘택 영역(14B)과 콘택되는 금속 배선(6B)은 드레인 영역(13B)과 콘택됨과 아울러, 필드 산화막 상부에 존재하도록 패터닝되어, 필드 트랜지스터의 게이트 전극의 역할을 하도록 한다.
또한, 정전기 주입시, 주입된 전하가 방전될 때, 주울열로 인하여, 간혹 발생되는 금속 접촉 스파이킹이 발생되더라도, N웰의 깊이 만큼 접합 영역의 깊이를 증대시키면, P웰과의 직접적인 쇼트를 방지하게 된다.
이로써, 반도체 디바이스의 정전기 방지회로의 필드 트랜지스터가 완성된다.
이상에서 자세히 설명된 바와 같이, 본 발명에 의하면, 정전기를 방지하는 필드 트랜지스터에서, 필드 트랜지스터의 소오스 드레인 영역을 웰 수준으로 깊게 형성하므로써, 단면적이 증대됨과 아울러, 종래 비하여 소오스, 드레인 영역(14A, 14B) 간의 거리 또한 좁아지게 된다. 이에따라, 정전기 방전효율을 크게 개선 시킬 수 있다. 따라서, 반도체 디바이스의 신뢰성이 개선된다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.
Claims (7)
- 제 1 전도 타입의 반도체 기판;상기 반도체 기판의 소정 부분에 형성된 필드 산화막;상기 필드 산화막 양측 기판 영역 및 필드 산화막의 양측단 하부에 형성된 제 2 전도 타입의 소오스, 드레인 영역;상기 소오스, 드레인 영역의 표면에 형성된 제 2 전도 타입의 오믹 콘택층;상기 반도체 기판상에 형성된 층간 절연막;상기 소오스, 드레인 영역과 콘택되도록 층간 절연막 상에 형성된 금속 배선층을 포함하며, 상기 소오스, 드레인 영역은 웰 영역의 깊이 정도를 갖는 것을 특징으로 하는 정전기 방지용 트랜지스터.
- 제 1 항에 있어서, 상기 제 1 전도 타입은 P형이고, 제 2 전도 타입은 N형인 것을 특징으로 하는 정전기 방지 트랜지스터.
- 제 1 항에 있어서, 상기 오믹 콘택층의 농도는 소오스, 드레인 영역에 비하여 고농도인 것을 특징으로 하는 정전기 방지 트랜지스터.
- 제 1 항에 있어서, 오믹 콘택층은 상기 필드 산화막과 소정 거리만큼 이격된 위치에 형성되는 것을 특징으로 하는 정전기 방지용 트랜지스터.
- 제 1 전도 타입의 반도체 기판의 소정부분에 필드 산화막을 형성하는 단계;상기 필드 산화막의 양측의 반도체 기판에 소정의 불순물 농도와 소정의 이온 주입 에너지를 가지고 이온 주입하여, 제 2 전도 타입의 소오스, 드레인 영역을 형성하는 단계;상기 소오스 드레인 영역 상에 오믹 콘택영역을 형성하는 단계;반도체 기판의 결과물 상부에 층간 절연막을 형성하는 단계;상기 소오스, 드레인 영역의 오믹 콘택 영역이 노출되도록 층간 절연막을 식각하는 단계;상기 노출된 접합 영역과 콘택되도록 금속 배선을 형성하는 단계를 포함하며,상기 소오스, 드레인 영역은 웰정도의 깊이 수준으로 형성되는 것을 특징으로 하는 반도체 소자의 정전기 방지 트랜지스터의 제조방법.
- 제 5 항에 있어서, 상기 제 1 전도 타입은 P형이고, 제 2 전도 타입은 N형인 것을 특징으로 하는 반도체 소자의 정전기 방지 트랜지스터의 제조방법.
- 제 5 항에 있어서, 상기 금속 배선을 형성하는 단계는, 결과물 상부에 상기 소오스 영역 및 드레인 영역상의 오믹 콘택 영역과 콘택되도록 금속막을 증착하는 단계; 상기 금속막을 패터닝하여, 금속 배선을 형성하는 단계를 포함하는 것을 특징으로 하는 정전기 방지용 트랜지스터의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960072818A KR100238376B1 (ko) | 1996-12-27 | 1996-12-27 | 정전기 방지용 트랜지스터 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960072818A KR100238376B1 (ko) | 1996-12-27 | 1996-12-27 | 정전기 방지용 트랜지스터 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980053690A KR19980053690A (ko) | 1998-09-25 |
| KR100238376B1 true KR100238376B1 (ko) | 2000-01-15 |
Family
ID=19491200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960072818A KR100238376B1 (ko) | 1996-12-27 | 1996-12-27 | 정전기 방지용 트랜지스터 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100238376B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100880287B1 (ko) | 2007-12-27 | 2009-01-23 | 주식회사 동부하이텍 | 이미지 센서 및 그 제조방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0410472A (ja) * | 1990-04-26 | 1992-01-14 | Sanyo Electric Co Ltd | 保護回路 |
-
1996
- 1996-12-27 KR KR1019960072818A patent/KR100238376B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0410472A (ja) * | 1990-04-26 | 1992-01-14 | Sanyo Electric Co Ltd | 保護回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980053690A (ko) | 1998-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0057024B1 (en) | Semiconductor device having a safety device | |
| EP1191600A2 (en) | Insulated gate semiconductor device | |
| KR900003257B1 (ko) | 보호회로를 갖는 반도체장치 | |
| KR930004117B1 (ko) | 반도체장치의 제조방법 | |
| KR20000040172A (ko) | 제너 다이오드를 내장한 수평형 모스 게이트형 반도체 소자 및그 제조 방법 | |
| JP2680788B2 (ja) | 集積化構造の能動クランプ装置 | |
| KR920004175B1 (ko) | 반도체장치의 제조방법 | |
| KR0182030B1 (ko) | 바이시모스 트랜지스터 및 그 제조 방법 | |
| EP0078571A1 (en) | Semiconductor device and method of manufacturing the same | |
| US4520382A (en) | Semiconductor integrated circuit with inversion preventing electrode | |
| KR100238376B1 (ko) | 정전기 방지용 트랜지스터 및 그 제조방법 | |
| US5646062A (en) | Method for ESD protection circuit with deep source diffusion | |
| KR920010962A (ko) | 반도체 디바이스 및 그 형성 방법 | |
| KR100401499B1 (ko) | 정전기 보호장치가 구비된 반도체 장치 및 그의 제조방법 | |
| EP0333447B1 (en) | Method of manufacturing a MOS type semiconductor device | |
| KR100230736B1 (ko) | 반도체 소자의 정전기 방지 구조 및 그의 제조방법(Structure of protecting electrostatic discharge for semiconductor device and method for manufacturing the same) | |
| KR100209930B1 (ko) | 정전기 방지 장치 | |
| KR100393200B1 (ko) | 정전기적 방전으로부터의 보호를 위한 필드 트랜지스터 및그 제조방법 | |
| KR100247629B1 (ko) | 반도체 소자의 제조방법 | |
| KR100258363B1 (ko) | 반도체 소자의 정전기 방지용 트랜지스터 제조방법 | |
| KR100192327B1 (ko) | 이에스디 보호회로의 구조 및 제조방법 | |
| KR100249016B1 (ko) | 반도체장치의 이에스디 보호회로 제조방법 | |
| KR100236761B1 (ko) | 반도체 장치의 정전방지소자 및 그 제조방법 | |
| KR100336559B1 (ko) | 반도체장치 및 그 제조방법 | |
| KR0148699B1 (ko) | 반도체소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100920 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |