JPH01125976A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01125976A JPH01125976A JP28580287A JP28580287A JPH01125976A JP H01125976 A JPH01125976 A JP H01125976A JP 28580287 A JP28580287 A JP 28580287A JP 28580287 A JP28580287 A JP 28580287A JP H01125976 A JPH01125976 A JP H01125976A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate electrode
- gate
- oxide film
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 229910052751 metal Inorganic materials 0.000 claims abstract description 22
- 239000002184 metal Substances 0.000 claims abstract description 22
- 239000011229 interlayer Substances 0.000 claims abstract description 12
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- 238000002844 melting Methods 0.000 claims description 2
- 230000008018 melting Effects 0.000 claims description 2
- 229910052750 molybdenum Inorganic materials 0.000 claims description 2
- 239000011733 molybdenum Substances 0.000 claims description 2
- 229910021332 silicide Inorganic materials 0.000 claims description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 31
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 10
- 150000004767 nitrides Chemical class 0.000 abstract description 10
- 229910052710 silicon Inorganic materials 0.000 abstract description 10
- 239000010703 silicon Substances 0.000 abstract description 10
- 239000000758 substrate Substances 0.000 abstract description 10
- 238000000206 photolithography Methods 0.000 abstract description 5
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 4
- 238000005530 etching Methods 0.000 abstract description 3
- 238000009792 diffusion process Methods 0.000 description 18
- 229920005591 polysilicon Polymers 0.000 description 16
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- -1 phosphorus ions Chemical class 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
〔産業上の利用分野〕
この発明は半導体装置の構造に関するものである。
〔従来の技術〕
第１０図は従来のＬＤＤ構造を含むＮチャネルＭＯ５型
トランジスター（以下ＮＭＯ８ＬＤＤＴｒと略す〕の構
造を示す断面図である。第１０図において、（１）はＰ
型シリコン基板＊ （２ａ）はゲート酸化膜、 （３ａ
）はポリシリコンのゲート電極、（６ａ）はＮ−拡散層
、 （８ａ）はＮ＋拡散層、（９）は熱酸化膜、ａＯは
高温酸化膜、０は層間絶縁用のＢＰＳＧ膜（あるいはＰ
ＳＧ膜〕％＠は熱酸化膜である。 次に、このＮ ＭＯＳ ＬＤＤ Ｔｒの形成方法をｇｉ
ｌ１図〜第１８図で説明する。第１１図において、まず
Ｐ型シリコン基板（１）上に、ゲート酸化膜（２）を形
成し、さらにその上にゲート電極用のポリシリコン膜（
３）を形成する。そして、その上にポリシリコン膜（３
）を選択除去するためのフォトレジストパターン（５）
を形成する。第１２図において、ポリシリコン膜（３）
を異方性エツチングにて選択除去し、ゲート電極（３ａ
〕を形成する。第１３図において、フォトレジストパタ
ーン（５）を除去後、Ｐ型シリコン基板
トランジスター（以下ＮＭＯ８ＬＤＤＴｒと略す〕の構
造を示す断面図である。第１０図において、（１）はＰ
型シリコン基板＊ （２ａ）はゲート酸化膜、 （３ａ
）はポリシリコンのゲート電極、（６ａ）はＮ−拡散層
、 （８ａ）はＮ＋拡散層、（９）は熱酸化膜、ａＯは
高温酸化膜、０は層間絶縁用のＢＰＳＧ膜（あるいはＰ
ＳＧ膜〕％＠は熱酸化膜である。 次に、このＮ ＭＯＳ ＬＤＤ Ｔｒの形成方法をｇｉ
ｌ１図〜第１８図で説明する。第１１図において、まず
Ｐ型シリコン基板（１）上に、ゲート酸化膜（２）を形
成し、さらにその上にゲート電極用のポリシリコン膜（
３）を形成する。そして、その上にポリシリコン膜（３
）を選択除去するためのフォトレジストパターン（５）
を形成する。第１２図において、ポリシリコン膜（３）
を異方性エツチングにて選択除去し、ゲート電極（３ａ
〕を形成する。第１３図において、フォトレジストパタ
ーン（５）を除去後、Ｐ型シリコン基板
【１】の表面全
体にリンイオンを注入し、Ｎ−拡散層用の注入＠ （６
）を形成する。第１４図において、Ｐ型シリコン基板（
１）およびゲート電極（３ａ〕上に高温酸化膜（７）を
形成する。第１５図において、高温酸化膜（７）を異方
性エツチングし、ゲート電極（３ａ〕に対してサイドウ
オール（７ａ〕を形成する。第１６図において、Ｐ型シ
リコン基板（１）の表面全体にヒ素イオンを注入しＮ＋
拡散層用の注入層（８）を形成する。第１７図において
、注入層（６） 、 （８）を活性化するため高温下に
保持し、Ｎ−拡散層（６ａ）、 Ｎ＋＋散層（８ａ〕を
形成し、さらにトランジスターのゲートとソース間ある
いはゲートとドレイン間の短絡を防止するために熱酸化
膜（９）を形成する。このとき、ポリシリコンゲート上
にも熱酸化層側が形成される。第１８図において。 熱酸化膜（９）および口上に高温酸化腰回を形成する。 そして第１０図において、その上に層間絶縁腰回を形成
する。なお、高温酸化膜αＱは、ＢＰＳＧ膜（あるいは
ＰＳＧ膜〕中のボロンやリンがゲート電極や拡散層へ拡
散することを防止するためのものである。 〔発明が解決しようとした問題点〕 従来の半導体装置は以上のように構成されていたので、
第１Ｏ図の層間絶縁膜（ロ）について、Ｎ＋拡拡散領土
上ゲート電極ととの段差Ｂが大きく、このことが以後の
工程の１間絶縁膜上への金属配線の写真製版工程時に、
ハレーションやデフォーカスなどの障害をもたらす原因
となり、結果的に金属配線の線巾が不均一になるという
問題点があった。 この発明は上記のような問題点を解消するためになされ
たもので、／ｉＩ間絶縁膜上の金属配線の線巾が均一と
なる半導体装置を得ることを目的とした。 〔問題点を解決するための手段〕 この発明に係る半導体装置は層間絶縁膜の凹凸を軽減し
て、金属配線の写真製版時でのハレーションやデフォー
カスなどの障害を防止し、均一な線巾の金属配線をもつ
ようにしたものである。 〔作用〕 この発明における半導体装置はゲート電極上の熱酸化膜
の成長を抑制することにより１層間絶縁膜のＮ＋＋散領
域とゲート電極との段差を軽減して。 表面の凹凸を低減し、金属配線の写真製版時にハレーシ
ョンなどの悪影響をおよぼすことを防止し。 最終的に均一な線巾の、金属配線をもつようにする。 〔実施例〕 以下、この発明の一実施例を図について説明する。第１
図は本発明によるＮ ＭＯＳ ＬＤＤ Ｔｒの構造を示
す半導体装置の断面図で１図において、（１）はＰ型シ
リコン基板、 （２ａ）はゲート酸化膜、 （３ａ）は
ポリシリコンのゲート電極％（６ａ〕はＮ−拡散層＊
（８ａ）はＮ＋＋散層、（９）は熱酸化膜、 （１（Ｉ
は高温酸化膜１回は層間絶線用のＢＰＳＧ膜（あるいは
ＰＳＧ膜〕である。なお、酸化膜（９）とＣＡＱは従来
例の場合と同じ目的でもうけである。 次に、この発明のＮ ＭＯＳ ＬＤＤ Ｔｒの形成方法
を第２図から第９図で説明する。第２図において、Ｐ型
シリコン基板（υ上にゲート酸化膜（２）を形成し。 さらにその上にゲート電極用のポリシリコン膜（３）を
形成する。そしてさらにその上に、ポリシリコン膜（３
）上の熱酸化膜の成長を抑制するための窒化膜（４）を
形成し、その上に窒化膜（４）、ポリシリコン膜（３）
を選択除去するためのフォトレジストパターン（５）を
形成する。第３図において、フォトレジストパターン（
５］をマスクにして、窒化膜（４）、ポリシリコン膜（
３）を異方性エツチングにて選択除去し。 ゲート！極上窒化膜パターン（４ａ）およびゲート電極
（３ａ］を形成する。第４図において、フォトレジスト
パターン（５）を除去後、シリコン基板（１）の表面全
体にリンイオンを注入し、Ｎ−拡散層用の注入層（６）
を形成する。第５図において、シリコン基板（υおよび
ゲート電極上窒化膜パターン（４ａ〕上に高温酸化膜（
７）を形成する。第６図において高温酸化膜（））を異
方性エツチングし、ゲート電極（３ａ〕に対してサイド
ウオール（７ａ）を形成する。第７図において、シリコ
ン基板（１〕の表面全体にヒ素イオンを注入しＮ＋拡散
用の注入層（８）を形成する。第８図において、注入層
＋６１ 、 （８）を活性化するため高温下に保持し、
Ｎ−拡散層（６ａ）、Ｎ＋拡散層（８ａ〕を形成し、ト
ランジスターのゲートとソース間あるいはゲートとドレ
イン間の短絡を防止するために熱酸化膜（９）を形成す
る。第９図において、第８図のゲートポリシリコン上の
窒化膜（４ａ〕を除去後、Ｎ−拡散層（６ａ）、Ｎ＋拡
散層（８ａ）、ゲートポリシリコン（３ａ〕上に高温酸
化膜αＱを形成する。そして第１図において、その上に
層間絶縁腰囲を形成する。なお、高温酸化膜αＯの目的
は、従来の場合と同様である。 本発明では、ゲートポリシリコン（３ａ〕上をあらかじ
め窒化膜でおおっであるため、Ｎ−拡散層上（６ａ）、
Ｎ＋拡散層上（８ａ〕上に熱酸化膜が形成されても、ゲ
ートポリシリコン上には形成されない。よって１層間絶
縁膜（ロ）について第１図のＮ＋拡散層（８ａ）とゲー
トポリシリコン（３ａ〕との段差Ａは、第１０図の段差
Ｂよりも小さくなる。ゆえに層間絶縁膜の凹凸は少なく
なり層間絶縁膜東上に形成する金属配線について、その
写真製版時にハレーションやデフォーカスという障害が
低減され、金属配線の線巾は均一になる。 なお、上記実施例ではＮｃｈ トランジスターの場合に
ついて説明したが、 ＰｃｈＬＤＤ トランジスターに
も同様の効果を奏する。さらに上記実施例ではゲート電
極材料としてポリシリコンの場合について説明したが、
モリブデンなどの高融点金属やそのシリサイドの場合に
も同様の効果を奏する。 さらに、上記実施例ではゲート電極上の一層目の金属配
線への影響についてのべたが、その上の多層金属配線の
写真製版時にも、ハレーションや一デフォーカスなどの
障害を低減でき、均一な多層金属配線を得ることができ
る。 〔発明の効果〕 以上のようにこの発明によれば１層間絶縁膜の段差を軽
減しであるので、その表面の凹凸に起因するような金属
配線の写真製版時のハレーションやデフォーカスなどの
障害を低減でき、均一な線巾の金属配線を精度よく得る
ことができる。
体にリンイオンを注入し、Ｎ−拡散層用の注入＠ （６
）を形成する。第１４図において、Ｐ型シリコン基板（
１）およびゲート電極（３ａ〕上に高温酸化膜（７）を
形成する。第１５図において、高温酸化膜（７）を異方
性エツチングし、ゲート電極（３ａ〕に対してサイドウ
オール（７ａ〕を形成する。第１６図において、Ｐ型シ
リコン基板（１）の表面全体にヒ素イオンを注入しＮ＋
拡散層用の注入層（８）を形成する。第１７図において
、注入層（６） 、 （８）を活性化するため高温下に
保持し、Ｎ−拡散層（６ａ）、 Ｎ＋＋散層（８ａ〕を
形成し、さらにトランジスターのゲートとソース間ある
いはゲートとドレイン間の短絡を防止するために熱酸化
膜（９）を形成する。このとき、ポリシリコンゲート上
にも熱酸化層側が形成される。第１８図において。 熱酸化膜（９）および口上に高温酸化腰回を形成する。 そして第１０図において、その上に層間絶縁腰回を形成
する。なお、高温酸化膜αＱは、ＢＰＳＧ膜（あるいは
ＰＳＧ膜〕中のボロンやリンがゲート電極や拡散層へ拡
散することを防止するためのものである。 〔発明が解決しようとした問題点〕 従来の半導体装置は以上のように構成されていたので、
第１Ｏ図の層間絶縁膜（ロ）について、Ｎ＋拡拡散領土
上ゲート電極ととの段差Ｂが大きく、このことが以後の
工程の１間絶縁膜上への金属配線の写真製版工程時に、
ハレーションやデフォーカスなどの障害をもたらす原因
となり、結果的に金属配線の線巾が不均一になるという
問題点があった。 この発明は上記のような問題点を解消するためになされ
たもので、／ｉＩ間絶縁膜上の金属配線の線巾が均一と
なる半導体装置を得ることを目的とした。 〔問題点を解決するための手段〕 この発明に係る半導体装置は層間絶縁膜の凹凸を軽減し
て、金属配線の写真製版時でのハレーションやデフォー
カスなどの障害を防止し、均一な線巾の金属配線をもつ
ようにしたものである。 〔作用〕 この発明における半導体装置はゲート電極上の熱酸化膜
の成長を抑制することにより１層間絶縁膜のＮ＋＋散領
域とゲート電極との段差を軽減して。 表面の凹凸を低減し、金属配線の写真製版時にハレーシ
ョンなどの悪影響をおよぼすことを防止し。 最終的に均一な線巾の、金属配線をもつようにする。 〔実施例〕 以下、この発明の一実施例を図について説明する。第１
図は本発明によるＮ ＭＯＳ ＬＤＤ Ｔｒの構造を示
す半導体装置の断面図で１図において、（１）はＰ型シ
リコン基板、 （２ａ）はゲート酸化膜、 （３ａ）は
ポリシリコンのゲート電極％（６ａ〕はＮ−拡散層＊
（８ａ）はＮ＋＋散層、（９）は熱酸化膜、 （１（Ｉ
は高温酸化膜１回は層間絶線用のＢＰＳＧ膜（あるいは
ＰＳＧ膜〕である。なお、酸化膜（９）とＣＡＱは従来
例の場合と同じ目的でもうけである。 次に、この発明のＮ ＭＯＳ ＬＤＤ Ｔｒの形成方法
を第２図から第９図で説明する。第２図において、Ｐ型
シリコン基板（υ上にゲート酸化膜（２）を形成し。 さらにその上にゲート電極用のポリシリコン膜（３）を
形成する。そしてさらにその上に、ポリシリコン膜（３
）上の熱酸化膜の成長を抑制するための窒化膜（４）を
形成し、その上に窒化膜（４）、ポリシリコン膜（３）
を選択除去するためのフォトレジストパターン（５）を
形成する。第３図において、フォトレジストパターン（
５］をマスクにして、窒化膜（４）、ポリシリコン膜（
３）を異方性エツチングにて選択除去し。 ゲート！極上窒化膜パターン（４ａ）およびゲート電極
（３ａ］を形成する。第４図において、フォトレジスト
パターン（５）を除去後、シリコン基板（１）の表面全
体にリンイオンを注入し、Ｎ−拡散層用の注入層（６）
を形成する。第５図において、シリコン基板（υおよび
ゲート電極上窒化膜パターン（４ａ〕上に高温酸化膜（
７）を形成する。第６図において高温酸化膜（））を異
方性エツチングし、ゲート電極（３ａ〕に対してサイド
ウオール（７ａ）を形成する。第７図において、シリコ
ン基板（１〕の表面全体にヒ素イオンを注入しＮ＋拡散
用の注入層（８）を形成する。第８図において、注入層
＋６１ 、 （８）を活性化するため高温下に保持し、
Ｎ−拡散層（６ａ）、Ｎ＋拡散層（８ａ〕を形成し、ト
ランジスターのゲートとソース間あるいはゲートとドレ
イン間の短絡を防止するために熱酸化膜（９）を形成す
る。第９図において、第８図のゲートポリシリコン上の
窒化膜（４ａ〕を除去後、Ｎ−拡散層（６ａ）、Ｎ＋拡
散層（８ａ）、ゲートポリシリコン（３ａ〕上に高温酸
化膜αＱを形成する。そして第１図において、その上に
層間絶縁腰囲を形成する。なお、高温酸化膜αＯの目的
は、従来の場合と同様である。 本発明では、ゲートポリシリコン（３ａ〕上をあらかじ
め窒化膜でおおっであるため、Ｎ−拡散層上（６ａ）、
Ｎ＋拡散層上（８ａ〕上に熱酸化膜が形成されても、ゲ
ートポリシリコン上には形成されない。よって１層間絶
縁膜（ロ）について第１図のＮ＋拡散層（８ａ）とゲー
トポリシリコン（３ａ〕との段差Ａは、第１０図の段差
Ｂよりも小さくなる。ゆえに層間絶縁膜の凹凸は少なく
なり層間絶縁膜東上に形成する金属配線について、その
写真製版時にハレーションやデフォーカスという障害が
低減され、金属配線の線巾は均一になる。 なお、上記実施例ではＮｃｈ トランジスターの場合に
ついて説明したが、 ＰｃｈＬＤＤ トランジスターに
も同様の効果を奏する。さらに上記実施例ではゲート電
極材料としてポリシリコンの場合について説明したが、
モリブデンなどの高融点金属やそのシリサイドの場合に
も同様の効果を奏する。 さらに、上記実施例ではゲート電極上の一層目の金属配
線への影響についてのべたが、その上の多層金属配線の
写真製版時にも、ハレーションや一デフォーカスなどの
障害を低減でき、均一な多層金属配線を得ることができ
る。 〔発明の効果〕 以上のようにこの発明によれば１層間絶縁膜の段差を軽
減しであるので、その表面の凹凸に起因するような金属
配線の写真製版時のハレーションやデフォーカスなどの
障害を低減でき、均一な線巾の金属配線を精度よく得る
ことができる。
【図面の簡単な説明】
第１図は、この発明の一実施例によるＮｃｈＬＤＤＴｒ
の半導体装置の構造を示す断面図、第２図〜第９図は、
第１図の半導体装置の製造工程を示す断面図、第１０図
は、従来のＮｃｈ ＬＤＤＴｒの半導体装置の構造を示
す断面図、第１１図〜第１８図は第１Ｏ図の半導体装置
の製造工程を示す断面図である。 図において、（１）はＰ型シリコン基板、（２）はゲー
ト酸化膜、（３）はゲート電極、 （６ａ）、（８ａ）
は拡散層。 （９１は熱酸化膜、ＱＱは高温酸化膜、ＣＬＩ）は眉間
絶縁膜を示す。 なお１図中２同一符号は同一、又は相当部分を示す。
の半導体装置の構造を示す断面図、第２図〜第９図は、
第１図の半導体装置の製造工程を示す断面図、第１０図
は、従来のＮｃｈ ＬＤＤＴｒの半導体装置の構造を示
す断面図、第１１図〜第１８図は第１Ｏ図の半導体装置
の製造工程を示す断面図である。 図において、（１）はＰ型シリコン基板、（２）はゲー
ト酸化膜、（３）はゲート電極、 （６ａ）、（８ａ）
は拡散層。 （９１は熱酸化膜、ＱＱは高温酸化膜、ＣＬＩ）は眉間
絶縁膜を示す。 なお１図中２同一符号は同一、又は相当部分を示す。
Claims (5)
- （１）ゲート電極上の熱酸化膜の成長を抑制することに
よりその上に形成される層間絶縁膜の凹凸を低減して、
さらにその上に形成される金属配線の線巾の均一性が向
上した金属配線を備えた半導体装置。 - （２）ＮチャネルＬＤＤＭＯＳトランジスターをもつこ
とを特徴とした特許請求の範囲第１項記載の半導体装置
。 - （３）ＰチャネルＬＤＤＭＯＳトランジスターをもつこ
とを特徴とした特許請求の範囲第１項記載の半導体装置
。 - （４）ゲート電極にモリブデンなどの高融点金属あるい
はそのシリサイドを材料として用いた特許請求の範囲第
１項記載の半導体装置。 - （５）金属の多層配線をもつ特許請求の範囲第１項記載
の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28580287A JPH01125976A (ja) | 1987-11-11 | 1987-11-11 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28580287A JPH01125976A (ja) | 1987-11-11 | 1987-11-11 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01125976A true JPH01125976A (ja) | 1989-05-18 |
Family
ID=17696268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28580287A Pending JPH01125976A (ja) | 1987-11-11 | 1987-11-11 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01125976A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010266127A (ja) * | 2009-05-14 | 2010-11-25 | Fujishima Kensetsu:Kk | ヒートポンプ式空調装置 |
| US7951679B2 (en) | 2004-08-16 | 2011-05-31 | Panasonic Corporation | Method for fabricating semiconductor device |
-
1987
- 1987-11-11 JP JP28580287A patent/JPH01125976A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7951679B2 (en) | 2004-08-16 | 2011-05-31 | Panasonic Corporation | Method for fabricating semiconductor device |
| JP2010266127A (ja) * | 2009-05-14 | 2010-11-25 | Fujishima Kensetsu:Kk | ヒートポンプ式空調装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09120965A (ja) | 半導体装置の製造方法 | |
| US5652152A (en) | Process having high tolerance to buried contact mask misalignment by using a PSG spacer | |
| JPH07263677A (ja) | 半導体装置およびその製造方法 | |
| JPH04348053A (ja) | 半導体装置の製造方法 | |
| KR100519248B1 (ko) | 반도체 소자 형성방법 | |
| KR100260043B1 (ko) | 반도체 소자 제조방법 | |
| JPH01125976A (ja) | 半導体装置 | |
| KR100223736B1 (ko) | 반도체 소자 제조 방법 | |
| JP2968078B2 (ja) | Ｍｏｓトランジスタの製造方法 | |
| JPH05102403A (ja) | 半導体装置の製造方法 | |
| JP3088556B2 (ja) | 半導体装置の製法 | |
| JPH0621369A (ja) | Ｍｏｓ集積回路の製造方法 | |
| JP3061892B2 (ja) | 半導体装置の製造方法 | |
| KR100418571B1 (ko) | 저농도 도핑 드레인 구조의 모스 트랜지스터 제조방법 | |
| KR100505036B1 (ko) | 반도체 장치에서 듀얼 게이트 전극 형성 방법 | |
| JP3380069B2 (ja) | Ｍｏｓ半導体装置の製造方法 | |
| JP2701828B2 (ja) | 半導体装置及びその製造方法 | |
| KR850000037B1 (ko) | 셀프얼라인 금속전극 복합 mos의 제조방법 | |
| JPH11150181A (ja) | 半導体装置の製造方法 | |
| KR930001290B1 (ko) | 고 접합파괴전압을 갖는 모오스 트랜지스터 및 그 제조방법 | |
| KR100250686B1 (ko) | 반도체 소자 제조 방법 | |
| JPH06188259A (ja) | 半導体装置の製造方法 | |
| JPS62147777A (ja) | Ｍｏｓ形電界効果トランジスタの製造方法 | |
| JPH04369261A (ja) | 半導体装置の製造方法 | |
| JPH03145137A (ja) | 半導体装置の製造方法 |