KR100252614B1 - 필드 프로그래머블 게이트 어레이 소자용 프로그래머블논리 모 듈 및 구조 - Google Patents
필드 프로그래머블 게이트 어레이 소자용 프로그래머블논리 모 듈 및 구조 Download PDFInfo
- Publication number
- KR100252614B1 KR100252614B1 KR1019970701218A KR19970701218A KR100252614B1 KR 100252614 B1 KR100252614 B1 KR 100252614B1 KR 1019970701218 A KR1019970701218 A KR 1019970701218A KR 19970701218 A KR19970701218 A KR 19970701218A KR 100252614 B1 KR100252614 B1 KR 100252614B1
- Authority
- KR
- South Korea
- Prior art keywords
- input
- output
- multiplexer
- node
- logic device
- Prior art date
Links
- 239000004020 conductor Substances 0.000 claims abstract description 204
- 238000000034 method Methods 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 10
- 238000013461 design Methods 0.000 description 9
- 238000012360 testing method Methods 0.000 description 8
- 238000003491 array Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000011218 segmentation Effects 0.000 description 2
- 238000012163 sequencing technique Methods 0.000 description 2
- 238000013479 data entry Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318516—Test of programmable logic devices [PLDs]
- G01R31/318519—Test of field programmable gate arrays [FPGA]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17704—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17724—Structural details of logic blocks
- H03K19/17728—Reconfigurable logic blocks, e.g. lookup tables
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Computing Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Logic Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
사용자 프로그래머블 게이트 어레이 구조는 하나 이상의 조합 및/또는 순차로직 회로를 포함할 수 있는 로직 함수 모듈 어레이를 포함한다. 각각이 일부는 세그먼트된 다수의 배선 도체를 포함하는 다수의 수평 및 수직 총괄 배선 채널을 포함하는 배선 구조가 어레이 상에 놓여진다. 배선 도체들의 개별 도체는 사용자 프로그래머블 배선 소자에 의해 서로간에 접속가능하며 또한 로직 함수 모듈의 입력과 출력에도 접속가능하다. 국부 배선 채널을 포함하는 국부 배선 구조도 역시 어레이 상에 놓인다. 각각의 국부 배선 채널은 다수의 국부 배선 도체들을 포함하며, 로직 함수 모듈들의 인접한 쌍들 사이를 지난다.
Description
[발명의 명칭]
필드 프로그래머블 게이트 어레이 소자를 위한 프로그래머블 모듈 및 구조
[관련 출원 데이타]
본 출원은 출원일 1986년 9월 19일, 출원 번호 제06/909,261호, 특허 번호 제 4,758,745호의 연속 출원인 출원일 1989년 2월 10일, 출원 번호 제07/309,306호, 특허 번호 제 5,015,885호의 분할 출원인 출원일 1991년 1월 15일, 출원 번호 제07/621,452호, 특허 번호 제5,172,014호의 연속출원인 출원일 1992년 4월 15일, 출원 번호 제07/869,488호, 특허 번호 재5,187,393호의 연속이며 계류 중인 출원일 1993년 1월 13일, 출원 번호 제08/002,873호의 연속 출원인 출원이며 계류 중인 1994년 5월 19일, 출원 번호 제08/246,218호의 연속 출원이다.
[발명의 배경]
본 발명은 프로그래머블 집적 회로에 관한 것이다. 보다 구체적으로는 필드 프로그래머블 게이트 어레이 집적 회로와 같은 집적 회로에 사용하기 위한 프로그래머블 조직 모듈과 설계에 관한 것이다.
[종래 기술]
사용자 프로그래머블 배선 기술에서의 최근의 진보는 다양한 조합 및 순차로직을 수행하기 위한 사용자에 의해 커스트마이즈될 수 있는 필드 프로그래머블 게이트 어레이(FPGA) 집적 회로의 발전으로부터 기인한 것이다. 이와 같은 집적 회로를 위한 많은 기술들이 공지되어 있다. 이와 같은 기술의 예가 Freeman에게 허여된 미국 특허 제4870302호와 McCollum 등에게 허여된 미국 특허 제5132571호에 공개되어 있다. 특정 FPGA 집적 회로에 채용되는 기술은 집적 회로 상에 배치된 다양한 회로 소자 사이에 만들어질 수 있는 가능한 배선 방법과 밀도를 결정하여 그 유용함을 증명할 것이다.
다수의 사용자-선택가능한 로직 함수들 중 선택가능한 하나를 수행할 수 있는 프로그래머블 로직 블럭들은 종래 기술에 공지되어 있으며 앞서 인용한 것들과 같은 FPGA 기술에 채택된다. El Gamel 등에게 허여되고 본 발명의 양수인에게 양도된 미국 특허 제4910417호와 Galbraith 등에게 허여된 미국 특허 제5055718호와 제5198705호, 및 Le Can 등에게 허여된 미국 특허 제4453096호에는 다양한 조합 기능을 수행할 수 있는 멀티플렉서들로 구성된 로직 모듈들이 공개되어 있다. Whittaker에게 허여된 미국 특허 제4541067호에는 서로 다른 조합의 패스 트랜지스터(pass transistor)를 사용하여 서로 다른 조직 함수를 수행하는 방법이 공개되어 있다.
이들 회로들이 사용자-프로그래머블 로직 어레이의 설계자들에게 어느 정도의 유연성을 제공해 주는 반면, 이와 같은 회로들의 기능을 개선할 필요는 항상 있다.
[발명의 간단한 설명]
본 발명은 FPGA 구조에 관한 것으로, 보다 구체적으로는 때때로 프로그래머블 로직 모듈이라 불리우는 기능적 회로 모듈을 포함한 FPGA 집적 회로의 핵심 구조, 및 프로그래머블 로직 모듈들의 기능과 이들간의 배선을 정의하는데 사용되는 배선 구조에 관한 것이다.
본 발명에 따른 사용자-프로그래머블 게이트 어레이 구조에는 하나 이상의 조합 로직 회로 및/또는 순차 로직 회로를 포함할 수 있는 로직 함수 모듈의 어레이가 포함된다. 각각의 채널이 일부는 세그먼트화된 다수의 배선 도체를 포함하고, 이러한 다수의 수평 및 수직 총괄 배선 채널(general interconnect channel)을 포함하는 배선 구조가 어레이 상에 놓여진다. 배선 도체들 각각은 서로 개별적으로 접속가능하며 사용자 프로그래머블 배선 소자에 의해 로직 함수 모듈의 입력 및 출력에도 접속가능하다. 국부 배선 채널(local interconnect channel)을 포함하는 국부 배선 구조도 역시 어레이 상에 놓여진다. 각각의 국부 배선 채널은 다수의 국부 배선 도체를 포함하며, 로직 함수 모듈들 중 2개 이상의 인접한 모듈들 사이를 지난다.
본 발명의 양호한 실시예에 따른 프로그래머블 로직 모듈은 3개의 기능 장치를 포함한다. 3개의 기능 장치들 각각는 최소한 조합 장치와 순차 장치들 중에서 선택되어야 한다.
본 발명의 양호한 실시예에 따르면, 프로그래머블 로직 모듈에 대한 조합 장치는 3개의 멀티플렉서를 포함할 수 있다. 제 1 2-입력 멀티플렉서는 제 1 데이타 입력 노드에 접속된 제 1 데이타 입력, 제 2 데이타 입력 로드에 접속된 제 2 데이타 입력, 제 1 게이트의 출력에 접속된 제어 입력, 및 출력을 가진다. 제 1 게이트는 제 1 제어 입력 노드에 접속된 제 1 입력과 제 2 제어 입력 노드에 접속된 제 2 입력을 가진다. 제 2 2- 입력 멀티플렉서는 제 3 데이타 입력 노드에 접속된 제 1 데이타 입력, 제 4 데이타 입력 노드에 접속된 제 2 데이타 입력, 제 1 게이트의 출력에 접속된 제어 입력, 및 출력을 가진다. 다수의 배선 도체들은 제 1 내지 제 4 데이타 입력 노드를 교차하고, 배선 도체들 중 선택된 것과 제 1 내지 제 4 데이타 입력 노드들 중 선택된 것들 사이에 프로그램가능한 접속(programmable connection)을 허용하도록 사용자 프로그래머블 배선 소자가 각 교차부에 배치된다. 다수의 배선 도체들 중 하나는 인버퍼를 통해 배선 도체들 중 다른 하나에 접속된다.
제 3 2-입력 멀티플렉서는 제 1 멀티플렉서의 출력에 접속된 제 1 데이타 입력, 제 2 멀티플렉서의 출력에 접속된 제 2 데이타 입력, 제 2 게이트의 출력에 접속된 제어 입력, 및 출력을 가진다. 출력은 양호하게 버퍼링된다. 제 2 게이트는 제 3 제어 입력 노드에 접속된 제 1 입력과 제 4 제어 입력 노드에 접속된 제 2 입력을 가진다.
본 발명의 양호한 실시예에 따라, 순차 장치는 비록 다른 순차 로직 회로도 사용가능하지만 3개의 멀티플렉서와 하나의 D 플립-플롭을 포함한다. 제 1 2-입력 멀티플렉서는 제 1 데이타 입력 노드에 접속된 제 1 데이타 입력, 제 2 데이타 입력 노드에 접속된 제 2 데이타 입력, 제 1 제어 노드에 접속된 제어 입력, 및 출력을 가진다. 제 2 2-입력 멀티플렉서는 제 1 멀티플렉서의 출력에 접속된 제 1 데이타 입력, D 플립-플롭의 출력에 접속된 제 2 데이타 입력, 제 2 제어 노드에 접속된 제어 입력, 및 D 플립-플롭의 D 입력에 접속된 출력을 가진다. 제 1 4-입력 멀티플렉서는 제 1 클럭 입력 노드에 접속된 제 1 데이타 입력, 제 1 데이타 입력 노드 상의 신호의 보원(complement)에 접속된 제 2 데이타 입력, 제 2 클럭 입력 노드에 접속된 제 3 데이타 입력, 제 2 클럭 입력 노드 상의 신호의 보원에 접속된 제 4 데이타 입력, 클럭 선택 노드에 접속된 제 1 제어 입력 및 클럭 극성 선택 노드에 접속된 제 2 제어 입력, 및 D 플립-플롭의 클럭 입력에 접속된 출력을 가진다.
본 발명의 또다른 특징에 따르면, 프로그래머블 조직 모듈에 대한 조합 장치는 다수의 멀티플렉서 플레인을 갖는 직렬 멀티플렉서 구조를 포함한다. 각각의 멀티플렉서 플레인은 입력, 최소한 하나의 입력 노드에 접속된 제어 입력, 및 최소한 하나의 출력 노드를 갖는 최소한 하나의 멀티플렉서를 포함한다. 제 1 멀티플렉서 플레인 내의 최소한 하나의 멀티플렉서는 입력 노드에 접속된 입력을 가지며, 제 1 멀티플렉서 플레인에 후속하는 멀티플렉서 플레인들 내의 최소한 하나의 멀티플렉서의 입력은 직렬 멀티플렉서 구조에서 선행 멀티플렉서 플레인들 내의 최소한 하나의 멀티플렉서의 출력에 접속된다. 마지막 멀티플렉서 플레인 내의 최소한 하나의 멀티플렉서는 양호하게는 버퍼링되는 출력 도체에 접속된 최소한 하나의 출력을 가진다. 최소한 하나의 인버퍼는 입력 노드에 접속된 입력과 사용자 프로그래머블 배선 소자에 의해 개개의 입력 노드에 선택적으로 접속가능한 출력을 가진다. 조합 장치에 대한 일반적인 직렬 멀티플렉서 구조는 이후에 주어지는 본 발명의 아래에 주어지는 본 발명의 다양한 특징에 보다 상세히 기술된다.
본 발명의 또 다른 특징에 따라, 프로그래머블 로직 모듈에 대한 조합 장치는 입력 노드들에 접속된 다수의 입력, 입력 노드에 접속된 최소한 하나의 제어 입력, 및 양호하게는 버퍼링되는 출력 도체에 접속된 출력을 갖는 멀티플렉서를 포함할 수 있다. 인버퍼는 배선 도체에 접속된 입력과 사용자 프로그래머블 배선 소자에 의해 멀티플렉서의 입력들이 개별 입력 노드에 선택적으로 접속가능한 출력을 가진다.
본 발명의 또 다른 특징에 따라, 프로그래머블 로직 모듈에 대한 조합 장치는 하나의 2-입력 멀티플렉서에 대한 조합 장치는 하나의 2-입력 멀티플렉서를 포함할 수 있다. 제 1 2-입력 멀티플렉서는 제 1 데이타 입력 노드에 접속된 제 1 데이타 입력, 제 2 데이타 입력 노드에 접속된 제 2 데이타 입력, 제어 입력 노드에 접속된 제어 입력, 및 출력 버퍼에 접속된 출력을 가진다. 인버퍼는 인버퍼 입력 노드에 접속된 입력과 제 1 및 제 2 데이타 입력 노드를 교차하는 인버퍼 출력 노드에 접속된 출력을 가진다. 제 1 및 제 2 데이타 입력 노드 및 인버퍼 입력은 총괄 배선 채널 내의 수평 배선 도체들을 교차하고, 수평 배선 도체 및 인버퍼 출력 노드들 중 선택된 것들과 제 1 및 제 2 데이타 입력 노드들 중 선택된 것들 사이에서 사용자 프로그래머블 접속을 허용하기 위해 사용자 프로그래머블 배선 소자는 양호하게 각 교차부에 배치된다.
본 발명의 또 다른 특징에 따라, 프로그래머블 로직 모듈에 대한 조합 장치는 3개의 2-입력 멀티플렉서를 포함할 수 있다. 제 1 2-입력 멀티플렉서는 제 1 데이타 입력 노드에 접속된 제 1 데이타 입력, 제 2 데이타 입력 노드에 접속된 제 2 데이타 입력, 제 1 게이트 출력에 접속된 제어 입력, 및 출력을 가진다. 제 1 게이트는 제 1 제어 입력 노드에 접속된 제 1 입력 및 제 2 입력 노드에 접속된 제 2 입력을 가진다. 제 2 2-입력 멀티플렉서는 제 3 데이타 입력 노드에 접속된 제 1 데이타 입력, 제 4 데이타 입력 노드에 접속된 제 2 데이타 입력, 제 1 게이트의 출력에 접속된 제어 입력, 및 출력을 가진다. 제 3 2-입력 멀티플렉서는 제 1 2-입력 멀티플렉서의 출력에 접속된 제 1 데이타 입력, 2 2-입력 멀티플렉서의 출력에 접속된 제 2 데이타 입력, 제 2 게이트의 출력기에 접속된 제어 입력, 및 출력 버퍼에 접속된 출력을 가진다. 제 2 게이트는 제 3 제어 입력 노드에 접속된 제 1 입력과 제 4 제어 입력 노드에 접속된 제 2 입력을 가진다. 인버퍼는 인버퍼 입력 노드에 접속된 입력과 제 1 내지 제 4 데이타 입력 노드를 교차하는 인버퍼 출력 노드에 접속된 출력을 가진다.
제 1 내지 제 4 데이타 입력 노드, 제 1 내지 제 4 제어 입력 노드 및 인버퍼 입력 노드는 총괄 배선 채널 내의 수평 배선 도체들을 교차하고, 수평 배선 도체들과 인버퍼 입력 노드 중 선택된 것들과 제 1 내지 제 4 데이타 입력 노드들과 제 1 내지 제 4 제어 입력 노드들 중 선택된 것들 사이에 프로그램가능한 접속을 허용하도록 사용자 프로그래머블 배선 소자는 양호하게 각 교차부에 배치된다.
본 발명의 또 다른 특징에 따라, 프로그램가능한 로직 모듈에 대한 조합 장치는 3개의 2-입력 멀티플렉서와 2개의 2-입력 제어 멀티플렉서를 포함할 수 있다. 제 1 2-입력 멀티플렉서는 제 1 데이타 입력 노드에 접속된 제 1 데이타 입력, 제 2 데이타 입력 노드에 접속된 제 2 데이타 입력, 1 2 -입력 제어 멀티플렉서의 출력에 접속된 제어 입력, 및 출력을 가진다. 제 2 2-입력 멀티플렉서는 제 3 데이타 입력 노드에 접속된 제 1 데이타 입력, 제 4 데이타 입력 노드에 접속된 제 2 데이타 입력, 제 1 2-입력 멀티플렉서의 출력에 접속된 제어 입력, 및 출력을 가진다. 제 1 2-입력 제어 멀티플렉서는 제 1 입력 제어 노드에 접속된 입력, 제 2 입력 제어 노드에 접속된 반전 입력, 및 제 1 입력 제어 멀티플렉서 노드에 접속된 제어 입력을 가진다. 제 3 2-입력 멀티플렉서는 제 1 2-입력 멀티플렉서의 출력에 접속된 제 1 데이타 입력, 제 2 2-입력 멀티플렉서의 출력에 접속된 제 2 데이타 입력, 제 2 2-입력 제어 멀티플렉서의 출력에 접속된 제어 입력, 및 출력 버퍼에 접속된 출력을 가진다. 제2 2-입력 제어 멀티플렉서는 제 3 입력 제어 노드에 접속된 반전 입력, 제 4 입력 제어 노드에 접속된 입력, 및 제 2 입력 제어 멀티플렉서 노드에 접속된 제어 입력을 가진다.
제 1 내지 제 4 데이타 입력 노드, 제 2 내지 제 4 입력 제어 노드, 및 제 1 내지 제 2 입력 제어 멀티플렉서 노드는 총괄 배선 채널 내의 수평 배선 도체들을 교차하고, 수평 배선 도체들 중 선택된 것과 제 1 내지 제 4 데이타 입력 노드, 제 1 내지 제 4 입력 제어 노드, 및 제 1 내지 제 2 입력 제어 멀티플렉서 노드 중 선택된 것 사이에서 프로그램가능한 접속을 허용하도록 사용자 프로그래머블 배선 소자는 양호하게 각 교차부에 배치된다.
본 발명의 또 다른 특징에 따르면, 프로그래머블 로직 모듈에 대한 조합 장치는 7개의 2- 입력 멀티플렉서를 포함할 수 있다. 제 1 내지 제 4 2 -입려 멀티플렉서는 각각은 제 1 내지 제 8 데이타 입력 노드에 각각 접속된 제 1 및 제 2 데이타 입력, 출력, 및 제 1 입력 제어 노드에 접속된 제어 입력을 가진다. 제 5 및 제 6 2-입력 멀티플렉서 각각은 제 1 내지 제 4 2-입력 멀티플렉서의 출력에 각각 접속되는 제 1 및 제 2 데이타 입력, 출력, 제 1 게이트의 출력에 접속된 제어 입력을 가진다. 제 1 게이트는 제 2 제어 입력 노드에 접속된 제 1 입력과 제 3 제어 입력 노드에 접속된 제 2 입력을 가진다. 제 7 2-입력 멀티플렉서는 제 5 2-입력 멀티플렉서의 출력에 접속된 제 1 데이타 입력, 제 6 2-입력 멀티플렉서의 출력에 접속된 제 2 데이타 입력, 제 2 게이트의 출력에 접속된 제어 입력, 출력 버퍼에 접속된 출력을 가진다. 제 2 게이트는 제 4 제어 입력 노드에 접속된 제 1 입력 및 제 5 제어 입력 노드에 접속된 제 2 입력을 가진다.
다수의 배선 도체들은 제 1 내지 제 8 데이타 입력 노드들을 교차하고, 사용자 프로그래머블 배선 소자는 배선 도체들 중 선택된 것과 제 1 내지 제 8 데이타 입력 노드들 중 선택된 것 사이에서 프로그램가능한 접속을 허용하도록 양호하게 각 교차부에 배치된다. 다수의 배선 도체들 중 하나는 인버퍼를 통해 배선 도체들 중 다른 하나에 접속된다. 다수의 배선 도체들과 제 1 내지 제 5 제어 입력들 중 하나는 총괄 배선 채널 내의 수평 배선 도체를 교차하고 사용자 프로그래머블 배선 소자는 배선 도체들 중 선택된 것과 제 1 내지 제 5 제어 입력 중 선택된 것 사이에서 프로그램가능한 접속을 허용하도록 양호하게 각 교차부에 배치된다 .
본 발명의 또 다른 특징에 따르면, 프로그램가능한 로직 모듈에 대한 조합 장치는 8개의 2-입력 멀티플렉서를 포함할 수 있다. 제 1 내지 제 4 2-입력 멀티플렉서 각각은 제 1 내지 제 8 데이타 입력 노드에 각각 접속된 제 1 및 제 2 데이타 입력, 출력, 및 제 1 입력 제어 노드에 접속된 제어 입력을 가진다. 제 5 및 제 6 2- 입력 멀티플렉서 각각은 제 1 내지 제 4 2- 입력 멀티플렉서의 출력에 각각 접속된 제 1 및 제 2 데이타 입력, 출력, 및 제 1 게이트의 출력에 접속된 입력을 가진다. 제 1 게이트는 제 2 제어 입력 노드에 접속된 제 1 입력과 제 3 제어 입력 노드에 접속된 제 2 입력을 가진다. 제 7 2-입력 멀티플렉서는 제 5 2-입력 멀티플렉서의 출력에 접속된 제 1 데이타 입력, 제 6 2-입력 멀티플렉서의 출력에 접속된 제 2 데이타 입력, 제 2 게이트의 출력에 접속된 제어 입력, 및 출력을 가진다. 제 2 게이트는 제 4 제어 입력 노드에 접속된 제 1 입력 및 제 5 제어 입력 노드에 접속된 제 2 입력을 가진다. 제 8 2-입력 멀티플렉서는 제 9 및 제 10 데이타 입력 노드에 접속된 제 1 및 제 2 데이타 입력, 제 7 2- 입력 멀티플렉서의 출력에 접속된 제어 입력, 및 출력 버퍼에 접속된 출력을 가진다.
다수의 배선 도체들은 제 1 내지 제 10 데이타 입력 노드를 교차하고, 사용자 프로그래머블 배선 소자는 배선 도체들 중 선택된 것과 제 1 내지 제 4 데이타 입력 노드 중 선택된 것들 사이에 프로그램가능한 접속을 허용하도록 양호하게 각 교차부에 배치된다. 제 1 및 제 2 인버퍼는 다수의 배선 도체들 중 하나를 다수의 배선도체들 중 다른 하나에 접속한다. 다수의 배선 도체와 제 1 내지 제 5 제어 입력들 중 하나는 총괄 배선 채널 내의 수평 배선 도체를 교차하고, 사용자 프로그래머블 배선 소자는 다수의 배선 도체들 중 선택된 것과 제 1 내지 제 5 제어 입력들 중 선택된 것 사이에 프로그램가능한 접속을 허용하도록 양호하게 각 교차부에 배치된다.
앞서 지적한 바와 같이, 3개의 기능 장치를 로직 모듈로 결합하는 것이 양호하다. 이들 3개의 장치는 꼭같을 것이다. 즉, 로직 모듈은 3개의 조합 장치나 3개의 순차 장치를 포함할 수도 있고, 혼합될 수도 있다. 즉, 로직 모듈은 하나의 조합 장치와 2개의 순차 장치를 포함할 수도 있다. 조합 장치와 순차 장치가 섞여 있는 것을 포함하는 로직 모듈에서, 조합 장치의 프리버퍼된 출력을 순차 장치의 제 1 멀티플렉서의 입력들 중 하나에 내부적으로 접속하는 것이 양호하다.
본 발명에 따른 로직 모듈 구조에서, 앞서 언급된 바와 같은 2개 이상의 로직 모듈은 앞서 언급한 바와 같은 다수의 국부 배선 도체와 결합될 수 있다. 본 발명의 양호한 실시예에 따라, 국부 배선 도체들은 한 쌍의 로직 모듈에 관련된다. 한 쌍의 로직 모듈을 포함하는 6개의 기능 장치의 출력은 국부 배선 도체들 중 서로 다른 것들에 개별적으로 물리적으로 결선된다.
2개의 로직 모듈을 포함하는 6개의 기능 장치들의 입력들 중 선택된 입력은 국부 배선 도체들 중 선택된 도체에 프로그램적으로 접속가능하다. 조합 장치의 멀티플렉서의 입력 노드를 교차하는 배선 도체들은 역시 국부 배선 도체를 교차한다. 사용자 프로그래머블 배선 소자는 배선 도체들과 국부 배선 도체들과의 교차부에 위치해 이들간의 선택적인 프로그래머블을 접속을 허용한다.
또한, 조합 장치 내의 제 1 및 제 2 게이트들 중 최소한 하나의 입력들 중 최소한 하나는 국부 배선 도체를 교차하고 사용자 프로그래머블 배선 소자에 의해 서로 간에 개별적으로 접속가능하다.
본 발명의 실시예에서, 본 발명에 따른 로직 모듈 쌍의 어레이가 집적 회로상에 놓인다. 배선 도체들의 구조는 로직 모듈 상에 중첩된다. 본 발명의 양호한 실시예에 따라, 총괄 배선 도체 그룹은 로직 모듈에 근접해서 수평 및 수직 방향으로 지난다. 종래 기술에서 공지된 바와 같이, 이들 총괄 배선 도체들은 사용자 프로그래머블 배선 소자에 의해 세그먼트될 수 있다. 사용자 프로그래머블 배선 소자는 수직 및 수평 총괄 배선 도체들의 선택된 교차부와 수직 총괄 배선 도체와 국부 배선 도체들의 교차부에 위치할 수 있다. 이들 총괄 배선 도체들은 데이타 입력 노드, 제어 입력 노드, 및 로직 모듈 내의 기능 장치의 출력 노드들에 프로그램하여 접속된다.
[도면의 간단한 설명]
제 1 도는 FPGA 집적 회로에 채택될 수 있는 본 발명에 따른 핵심 구조의 단순 블럭도이다.
제 2a 도는 본 발명의 배선 구조의 일부를 도시하는 본 발명에 따른 양호한 조합 기능 장치의 개략적인 블럭도이다.
제 2b 도는 제 2a 도의 조합 기능 장치의 출력 상태를 입력의 상태 함수로서 도시한 테이블.
제 2c 도는 본 발명의 배선 구조의 일부를 도시하는 본 발명에 따른 양호한 순차 기능 장치의 개략적 블럭도이다.
제 3c 도 - 제 3h 도는 본 발명에 따른 FPGA에 채택될 수 있는 다른 예시적인 조합 기능 장치의 개략적 블럭도이다.
제 4a 도는 제 2a 도 및 제 2c 도의 기능 장치의 조합을 포함하는 본 발명에 따른 한 양호한 로직 모듈의 개략적인 블럭도이다.
제 4b 도- 제 4d 도는 본 발명에 따른 국부 배선 채널에 의해 접속되는 로직 모듈 내의 로직 함수 장치에 대한 레이아웃 배치의 개략도이다.
[양호한 실시예의 상세한 설명]
당업자는 다음의 본 발명에 대한 설명이 예시적인 것이지 제한을 의미하는 것은 아님을 이해할 것이다. 본 발명의 다른 실시예들은 숙련된 이들에게는 명백할 것이다.
제 1 도를 참조하면, 본 발명에 따른 FPGA 핵심 구조의 단순화된 블럭도가 도시되어 있다. 본 명세서에서 사용되는 용어 "핵심 구조"는 배선 도체 및 사용자-프로그래머블 배선 소자를 포함한 배선 구조의 오버레이형 매트릭스 내에 마련된 다수의 로직 함수 회로나 모듈(참조 번호 12-1 내지 12-12)를 포함하는 FPGA 어레이의 핵심 구조를 언급한다. 로직 함수 모듈(12-1 내지 12-12)는, 본 발명의 현재의 양호한 실시예에 관해 보다 상세히 공개되는 바와 같이, 다양한 회로들, 즉 조합 로직, 순차 로직, 또는 이들이 조합된 회로들 중 임의의 것을 포함할 수 있으나 꼭 같을 필요는 없다.
제 1 도에 도시된 바와 같이, 로직 함수 모듈(12-1 내지 12-12)는 배선 도체망에 배치된다. 도면을 복잡하고 이해하기 어렵게 만들지 않기 위해, 배선 도체망이 단순화된 개략적 형태로 되어 있다는 것을 당업자는 쉽게 알 수 있을 것이다. 또한, 도면은 로직 함수 회로들 사이를 지나는 것으로 도시하고 있지만, 당업자는 배선 도체들이 로직 함수 회로들 사이를 지나는 것이 아니고 실제로는 위를 지나가는 "게이트의 바다"형 구조일 것이라고 쉽게 알 수 있을 것이다. 실제로 모든 경우에 있어서, 배선 도체들은 로직 함수 회로를 구성하는 층들의 위에 있는 층 내에 금속 라인들을 포함할 것이다.
이와 같은 "게이트의 바다" 구조는 McCollum에게 허여된 미국 특허 제 5132571호에 예시되어 있는데, 이러한 구조는 배선 도체들이 로직 함수 회로들 사이만 지나는 구조보다 고밀도의 어레이를 제조하는 것을 허용한다. 이와 같은 "게이트의 바다" 구조는 선호되지만, 당업자는 본 발명의 원리가 로직 함수 회로들의 위와 사이를 모두 지나는 배선 도체를 갖는 혼합 구조에도 역시 적용될 수 있다는 것을 알 수 있을 것이다.
제 1 도는 배선 도체로 된 다수의 수평 및 수직 채널을 포함하는 배선 구조를 기술하고 있다. 단순화시키기 위해, 수평 채널들은 참조 번호(14-1, 14-2, 14-3, 및 14-4)로 각각 식별되는 하나의 라인으로 표시되어 있고, 수직 채널들은 참조 번호(16-1, 16-2, 16-3, 및 16-4)로 각각 식별되는 하나의 라인으로 표시되어 있다. 당업자는 각 채널이 다수의 개별적인 배선 도체들을 포함하며, 이들 중 일부는 세그먼트되어 있을 수도 있고, 어레이의 길이(또는 폭)의 크기를 가질 수도 있음을 이해할 수 있을 것이다. 본 발명을 구현한 실제 집적 회로 내의 각 채널에 있는 배선 도체의 개수는 어레이 크기나 밀도와 같은 요인에 기초해 개별적인 설계 선택에 의해 지정될 것이다.
배선 도체의 세그먼트화는 El Gamal 등에 허여된 미국 특허 제4758745호와 Greene에게 허여된 미국 특허 제5073729호와 같은 종래 기술의 특허에 공지되어 있기 때문에, 본 명세서에서는 도면을 복잡하게 하지 않도록 제 1 도에는 도시되어 있지 않다. 당업자라면 이해할 수 있는 바와 같이, 세그먼트화에 대한 많은 방법 중 어느 것이라도 본 발명의 구조에 채택될 수 있다. 이처럼 숙련된 이들은 선택된 몇개의 도체들 사이에 사용자-프로그래머블 소자들을 프로그래밍함으로써 도체를 보다 길게 만들기 위해 선택적으로 결합될 수 있음을 알 수 있을 것이다.
풍부한 배선 방법을 제공하기 위해 수평 및 수직 배선 채널 내의 개별적 도체들 중 선택된 몇 개의 교차부에는 로직 함수 회로의 입력과 출력 사이의 접속망을 구현하도록 회로들 중 선택된 일부 사이에 전기적 접속을 만들기 위해 사용하자에 의해 프로그램될 수 있는 사용자 프로그래머블 배선 소자들이 있다. 수평 및 수직 배선 채널의 교차부에 있는 이와 같은 사용자 프로그래머블 배선 소자 그룹이 제 1 도에 사각형(18-1 내지 18-16)으로 개략적으로 도시되어 있다. 로직 함수 회로들의 입력 및 출력은 사각형(20)으로 개략적으로 도시된 바와 같이, 채널 내의 선택된 배선 도체들과 개별적 입력 및 출력과의 교차부에 배치된 사용자 프로그래머블 배선 소자에 의해 채널 내의 선택된 배선 도체들에 역시 접속가능한다.
본 발명의 구조에 채택될 수 있는 많은 사용자-프로그래머블 배선 기술이 있다. 이들에는 앤티퓨즈(antifuse) 및 패스 트랜지스터와 같은 능동 소자가 포함된다. 이와 같은 소자들, 그들의 구현, 및 이들을 프로그래밍하는데 필요한 회로들은 당업자에 널리 공지되어 있다. 이들 공지된 소자들의 상세 사항은 본 발명의 공개를 복잡하게 하여 본질을 불명확하게 하는 것을 방지하기 위해 본 명세서에서는 설명되지 않을 것이다. 편의를 위해 본 발명의 공개는 예시적인 사용자-프로그래머블 배선 소자로서 앤티퓨즈 소자를 채택할 것이다. 그러나, 당업자는 본 발명이 이것으로 제한되는 것이 아니라 패스 트랜지스터와 앤티퓨즈와 등가의 사용자-프로그래머블 소자인 다른 공지된 소자도 포함함을 이해할 것이다.
본 발명의 주요 특징은 매트릭스 내의 인접한 로직 함수 회로 쌍들 사이를 지나는 것으로 도시된 "국부 배선" 채널망이다. 제 1 도에서, 이들 국부 배선 채널은 12-1 및 12-2, 12-3 및 12-4, 12-5 및 12-6, 12-7 및 12-8, 12-9 및 12-10, 12-11 및 12-22 사이를 지나는 것으로 도시되어 있으며, 참조 번호 (22-1 내지 22-6)으로 지시되어 있다. 본 명세서에서 보다 상세히 공개된 바와 같이, 국부 배선 채널은 인접한 로직 회로 함수들 사이의 강화된 배선 능력을 제공한다. 당업자는 국부 배선 채널이 한 쌍 이상의 인접 로직 모듈들을 접속할 수 있음을 알 수 있을 것이다. 비제한적이 예로서, 국부 배선 채널(22-1)은 제 2a 도로부터 보다 명확히 알 수 있는 바와 같이 로직 모듈(12-5 내지 12-6)에 접속하기 위해 총괄적 배선 채널과 더불어 사용될 수도 있다.
본 발명의 양호한 실시예에 따라, 개개의 국부 배선 채널 중 선택된 채널은 교차부에 위치한 사용자-프로그래머블 배선 소자에 의해 채널 내의 배선 도체들 중 선택된 도체들에 접속할 수 있다. 이들 사용자-프로그래머블 배선 소자들의 망이 제 1 도에 사각형(24)로서 개략적으로 도시되어 있다.
FPGA(10)의 핵심 구조는 다수의 입력/출력(I/O) 모듈들에 의해 오프 칩(off chip) 통신한다. 예시적인 I/O 모듈(26-1, 26-2, 26-3, 및 26-4)가 I/O 패스들(28-1, 28-2, 28-3, 및 28-4)들 각각과 수평 배선 채널(14-2 및 14-3) 및 수직 배선 채널(16-2 및 16-3) 각각의 사이에 결합되어 있는 것으로 도시되어 있다. 당업자는 이해할 수 있는 바와 같이, I/O 모듈(26-1, 26-2, 26-3, 및 26-4) 각각은 입력 버퍼, 출력 버퍼, 및 입/출력 기능 선택 회로를 포함한다. 특정 I/O 모듈 회로의 설계는 단순히 설계 선택의 문제이며, 본 분야의 통상의 기술 수준 내에 있다. 이와 같은 회로의 공지된 예가 미국 특허 제5083083호에 있다.
본 발명의 FPGA(10)의 프로그래밍은 프로그램 및 테스트 제어 회로(30)에 의해 제어된다. 프로그램 및 테스트 제어 회로(30)은 칩 바깥으로부터 I/O 패드(32. 34, 및 36)을 경유해 프로그래밍 데이타와 제어 신호를 수신하는데 필요한 회로를 포함한다. 당업자는 본 발명을 실제로 구현하는데 필요한 이와 같은 I/O 패드의 개수는 설계 선택과 요구 사항에 따라 변할 것이라는 것을 이해할 것이다. 데이타와 제어 신호는 로직 함수 모듈(12-1 내지 12-12)와 I/O 모듈(26-1 내지 26-4)의 회로 함수와 이들간의 회로 접속 경로를 정의하기 위해 집적 회로 내의 사용자-프로그래머블 배선 소자들 중 선택된 소자들을 프로그램하는데 사용된다. 프로그램 및 테스트 제어 회로(30)은 종래 기술에서 알려진 바와 같이 로직 함수 모듈(12-1 내지 12-12)으로 테스트 데이타를 제공하거나 이로부터 테스트 데이타를 얻기 위해 사용될 수도 있다. 이러한 회로를 사용한 테스팅 예는 미국 특허 제4758745호와 제5083083호에 있다.
앞서 밝힌 바와 같이, 본 발명에 사용되는 개개의 로직 회로 모듈은 조합 로직 장치, 순차 로직 장치, 또는 이들 장치들의 조합을 포함할 수 있다. 제 2a 도를 참조하면, 개략적 블럭도로된 프로그래머블 로직 모듈을 위한 조합 장치의 양호한 실시예는 3개의 2-입력 멀티플렉서(42, 44 및 46)을 포함할 수 있다. 제 1 2-입력 멀티플렉서(42)는 제 1 데이타 입력 노드(48)에 접속된 제 1 데이타 입력, 제 2 데이타 입력 노드(50)에 접속된 제 2 데이타 입력, 제 1 게이트(52)의 출력에 접속된 제어 입력, 및 출력(54)를 가진다. 제 1 게이트(52)는 제 1 제어 입력 노드(56)에 접속된 제 1 입력과 제 2 제어 입력 노드(58)에 접속된 제 2 입력을 가진다. 제 2 2-입력 멀티플렉서(44)는 제 3 데이타 입력 노드(60)에 접속된 제 1 데이타 입력, 제 4 데이타 입력 노드(62)에 접속된 제 2 데이타 입력, 제 1 게이트(52)의 출력에 접속된 제어 입력, 및 출력(66)을 가진다. 제 3 2-입력 멀티플렉서(46)은 제 1 멀티플렉서(42)의 출력(54)에 접속된 제 1 데이타 입력, 제 2 멀티플렉서(44)의 출력(66)에 접속된 제 2 데이타 입력, 제 2 게이트(68)의 출력에 접속된 제어 입력, 및 출력(70)을 가진다. 제 2 게이트(68)은 제 3 제어 입력 노드(72)에 접속된 제 1 입력과 제 4 제어 입력 노드(74)에 접속된 제 2 입력을 가진다. 출력 버퍼(76)은 제 3 멀티플렉서(46)의 출력(70)에 접속된다. 제 1 게이트(52)와 제 2 게이트(68)이 각각 AND 및 OR 게이트로서 도시되어 있다. 그러나, 당업자는 다른 게이트 조합도 가능하다는 것을 알 수 있을 것이다.
당업자는 본 명세서에서 고찰되는 멀티플렉서 구조를 구현하기 위해 다양한 여러 기술들이 채택될 수 있고 선택된 특정 기술은 설계 설택 및 회로 요구에 따라 다를 것이라는 것을 알 수 있을 것이다. 이들 다양한 구현에는 패스 트랜지스터, 로직 게이트, 및 쌍극성 트랜지스터를 포함하지만 이들에만 제한되는 것은 아니다. 이들 공지된 소자들의 상세 사항은 본 발명의 공개를 어렵게하고 본질을 모호하게 할 우려가 있기 때문에 본 명세서에서는 설명되지 않는다.
다수의 배선 도체(78, 80, 82, 84, 및 86)는 제 1 내지 제 4 데이타 입력 노드(48, 50, 60, 및 62)를 교차하고 사용자-프로그래머블 배선 소자(도면에서 속이 빈 원으로 도시되어 있음)는 양호하게 이들 교차부에 위치하여 배선 도체 중 선택된 도체와 제 1 내지 제 4 데이타 입력 노드 중 선택된 노드 사이에 프로그래머블 접속이 만들어질 수 있도록 허용한다. 사용자-프로그래머블 배선 소자 중 선택된 소자는 참조 번호(88a-88d)로 지시되어 있으며 제 2b 도를 참조하여 이후에 기술될 것이다.
다수의 배선 소자(86) 중 하나는 인버퍼(90)을 통해 배선 도체(84) 중 다른 하나에 접속된다. 당업자이면 이해할 수 있는 바와 같이, 인버퍼(90)으로 인해 로직 함수 모듈 회로는 데이타 입력 중 선택된 입력을 반전시킬 수 있다. 이러한 능력은 동일한 기능 장치의 다른 기능 장치 입력을 교차하도록 배선 도체(86)을 연장하거나 다른 기능 장치로 접속을 허용하도록 국부 배선 채널의 일부로 만듦으로써 증가될 수 있다. 인버퍼(90)의 출력은 추가의 앤티퓨즈를 통해 게이트(52 및 68)의 임의의 입력에 역시 접속될 수 있다.
제 2a 로부터 알 수 있는 바와 같이, 배선 도체(78, 80, 82, 및 84)는 상부 총괄 배선 채널에서 수평 배선 도체(92, 94, 96, 및 98)을 교차하고, 하부 총괄 배선 채널에서 수평 배선 도체(100, 102, 104, 및 106)을 교차하는 것으로 도시되어 있다. 제 1 및 제 2 게이트(52 및 68)의 제어 입력 노드(56, 58, 72, 및 74)는 수평 배선 도체(92, 94, 96, 98, 100, 102, 104, 및 106)을 역시 교차한다. 다른 사용자-프로그래머블 배선 소자들은 이들 도체들의 교차부에 배치되어 있으며, 본 기술에서 공지된 바와 같이 선택적으로 접속을 이루도록 프로그램될 수 있다.
당업자는 제 2a 도에 기술된 특정 배치는 단지 예시적인 것이며 다른 배수의 배선 도체를 사용하는 배치와 도체의 교차부에 사용자-프로그래머블 배선 소자를 위치시키는 다른 안도 가능하다는 것을 이해할 수 있을 것이다.
제 2a 도에 기술된 프로그래머블 로직 모듈을 위한 조합 장치(40)은 다양한 조합 로직 함수를 수행할 수 있는 간결하고 융통성 있는 회로이다. 제 2b 도를 참조하면, 이 장치를 사용하여 가능한 조합 기능의 몇 샘플에 대해, 제 2a 도에 조합 로직 함수 모듈 블럭의 출력 상태를 입력 상태에 대한 함수로서 도시하는 표가 있다. 당업자는 나머지 가능한 함수들을 결정할 수 있을 것이다. 당업자는 역시 이들 함수들 중 일부에 대해서는 많은 방법들이 가능하다는 것을 쉽게 알 수 있을 것이다. 제 2b 도의 표에서, A0 및 B0는 AND 게이트(52)의 제 1 및 제 2 제어 입력(56 및 58)를 나타내고, A1 및 B1은 OR 게이트(68)의 제 1 및 제 2 제어 입력(72 및 74)를 나타낸다. 입력 라인(L0, L1, L2 및 L3)는 배선 도체(78, 80, 82, 및 84)를 각각 나타낸다. 입력(D0, D1, D2, 및 D3)는 제 1 및 제 2 멀티플렉서(42 및 44)의 데이타 입력 노드(78, 80, 82, 및 84)를 각각 나타낸다. 결국, "내부"라 씌어있는 엔트리 내의 표기 ?L3는 배선 도체(86)상의 인버퍼(90)의 출력을 나타낸다. D0, D1, D2, 및 D3라 씌어있는 엔트리와 함께 L0, L1, L2, 및 L3라 씌어있는 엔트리를 읽음으로써, 당업자는 원하는 로직 함수를 수행하기 위해 어떤 사용자-프로그래머블 배선 소자를 프로그램해야 하는지를 쉽게 결정할 수 있다.
제 2b 도내의 엔트리는 직관적이다. 예로서, 제 2a 도에 기술된 프로그래머블 로직 모듈을 4-입력 AND 게이트로서 구성하기 위해, 다음과 같은 접속이 만들어진다.
입력항 "a"와 "b"는 라인(56 및 58) 상의 AND 게이트(52)의 제 1 및 제 2 입력에 주어진다. 입력항 "b"는 OR 게이트(68)의 입력들(72) 중 하나에 주어지고, 로직 "0"는 OR 게이트(68)의 다른 입력(74)에 주어진다. 로직 "0" 레벨은 배선 도체(78, 80 및 82)에 주어지고, 입력항 "d"는 배선 도체(84)에 주어진다.
제 2b 도의 표의 제 1 라인에 있는 엔트리를 조사하면, D0[제 1 멀티플렉서(42)의 제 1 입력으로의 제 1 데이타 입력 노드(48)]는 배선 도체(78)에 접속된다. 배선 도체(78)과 제 1 데이타 입력 노드(48)의 교차부에 있는 사용자-프로그래머블 배선 요소(88a)를 프로그래밍함으로써 달성될 수 있다. 유사하게 D1[제 1 멀티플렉서(42)의 제 2 입력으로서의 제 2 데이타 입력 노드(50)]은 배선 도체(80)에 접속된다. 이것은 배선 도체(80)과 제 2 데이타 입력 노드(50)과의 교차부에 있는 사용자-프로그래머블 배선소자(88b)를 프로그래밍함으로써 달성될 수 있다. 유사하게 D2[제 2 멀티플렉서(44)의 제 1 입력으로서 제 3 데이타 입력 노드(60)]는 배선 도체(82)에 접속된다. 이것은 배선 도체(82)와 제 3 데이타 입력 노드(60)과의 교차부에 있는 사용자-프로그래머블 배선소자(88c)를 프로그래밍함으로써 달성될 수 있다. 유사하게 D3[제 2 멀티플렉서(44)의 제 2 입력으로의 제 4 데이타 입력 노드(62)]는 배선 도체(84) 상의 입력항 "d"에 접속된다. 이 접속은 배선 도체(84)와 제 4 데이타 입력 노드(62)와의 교차부에 있는 사용자-프로그래머블 배선 소자(88d)를 프로그래밍함으로써 이루어진다.
제 2c 도를 참조하면, 본 발명에 따른 로직 모듈을 위한 순차 로직 장치(110)의 양호한 실시예가 개략적인 블럭도의 형태로 도시되어 있다. 본 발명의 양호한 실시예에 따라, 순차 로직 장치는 3개의 멀티플렉서와 하나의 D 플립-플롭을 포함한다. 제 1 2- 입력 멀티플렉서(112)는 제 1 데이타 입력 노드(114)에 접속된 제 1 데이타 입력, 제 2 데이타 입력 노드(116)에 접속된 제 2 데이타 입력, 제 1 제어 노드(118)에 접속된 제어 입력, 및 출력(120)을 가진다. 제 2 2-입력 멀티플렉서(122)는 제1 멀티플렉서의 출력(120)에 접속된 제 1 데이타 입력, D 플립-플롭(124)의 출력에 접속된 제 2 데이타 입력, 제 2 제어 노드(126)에 접속된 제어 입력, 및 D 플립-플롭(124)의 D 입력에 접속된 출력(128)을 가진다. 제 1 4-입력 멀티플렉서(130)은 제 1 클럭 입력 노드(132)에 접속된 제 1 데이타 입력, 제 1 클럭 입력 노드(132) 상의 신호의 보원(complement)에 접속된 제 2 데이타 입력, 노드(134)에서의 제 2 클럭 입력에 접속된 제 3 데이타 입력, 노드(134) 상의 제 2 클럭 입력 신호의 보원에 접속된 제 4 데이타 입력, 클럭 선택 노드(136)에 접속된 제 1 제어 입력, 클럭 극성 선택 노드(138)에 접속된 제 2 제어 입력, 및 D 플립-플롭(124)의 클럭 입력에 접속된 출력(140)을 가진다. 플립-플롭(124)의 출력은 버퍼(142)에 의해 버퍼링된다. 마지막으로, D 플립-플롭(124)는 각각 세트와 리셋 노드(144 및 146)에 접속된 세트와 리셋 입력이 제공된다.
제 2a 도의 조합 장치(40)에 관해, 제 2c 도의 순차 장치(110)은 본 발명의 배선 구조에 접속가능하다. 제 2c 도로부터 알 수 있는 바와 같이, 순차 장치(110) 소자의 다양한 입력과 제어 입력이 상부 총괄 배선 채널에서 수평 배선 도체(148, 150, 152, 및 154)를 교차하고, 하부 총괄 배선 채널에서 수평 배선 도체(156, 158, 160, 및 162)를 교차하는 것이 도시되어 있다. 사용자-프로그래머블 배선 소자들이 이들 도체들의 교차부에 배치되어 있고, 선택적 접속을 이루기 위해 본 분야에 공지된 바와 같이 프로그램 될 수 있다.
당업자는 순차 장치(110)은 역시 플렉시블 회로(flexible circuit)임을 알 수 있을 것이다. 제 1 4-입력 멀티플렉서(130)은 클럭 소스를 선택 및 제어하여 양호하게 직접 회로 상의 이와 같은 모든 장치에 공통인 제 1 클럭 입력 노드(132)에서의 시스템 클럭, 또는 총괄 배선 채널로부터의 제 2 클럭 노드(134) 상에 주어지는 다른 신호들로부터 유도되는 클럭 노드로부터의 클럭 신호로부터 D 플립-플롭(124)가 구동되도록 하는데 사용된다. 제 1 4-입력 멀티플렉서(130)으로의 클럭 극성 선택 노드(138)의 접속은 D 플립-플롭(124)에 대한 상승 또는 하강 에지 트리거링 선택을 허용한다. 당업자에 의해 쉽게 이해될 수 있는 바와 같이, 이 기능은 제 3 2- 입력 멀티플렉서와 exclusivie-OR 게이트에 의해서도 역시 용이하게 구현될 수 있다.
제 2a 도와 제 2c 도를 참조하면, 또 다른 배선 도체 셋트가 조합 및 순차 장치(40 및 110) 모두의 입력과 출력으로의 접속을 위해 제공된다. 배선 도체(92, 94, 96, 98, 100, 104, 106, 148, 150, 152, 154, 156, 158, 160, 및 162)에 의해 표시된 총괄 배선 채널과는 달리, 이들 배선 도체들은 인접한 로직 모듈들 간에 공유된 국부 배선이다. 또한, 총괄 배선 도체들과는 달리, 조합 장치(40)과 순차 장치(110)의 출력은 국부 배선 도체들의 개개의 것에 물리적으로 결선(hardwired)된다.
국부 배선 도체는 제 2a 도 및 제 2c 도에서 동일한 참조 번호로 주어져 있다. 제 2a 도 및 제 2c 도에 기술된 예시적 실시예에서, 4개의 국부 배선 도체(164, 166, 168, 및 170)이 도시되어 있지만, 당업자들은 본 발명의 구조를 실제로 구현하는데 사용되는 국부 배선 도체의 개수는 설계시 선택 및 국부 배선 로직 모듈 내의 조합 및 순차장치는 개수의 문제임을 알 수 있을 것이다.
조합 장치(40)의 버퍼(76)의 출력이 국부 배선 도체(164)에 물리적으로 결선되어 있는 것으로 도시되어 있다. 유사하게, 순차 장치(110)의 버퍼(142)의 출력은 국부 배선 도체(166)에 물리적으로 결선되어 있는 것으로 도시되어 있다. 조합 장치(40)과 순차 장치(110)의 다른 데이타 및 제어 입력들 중 선택된 입력들은 조합 장치(40)과 순차 장치(110)의 데이타 및 제어 입력과 국부 배선 도체들(164, 166, 168, 및 170)과의 교차부에 있는 원으로 도시된 사용자-프로그래머블 배선 소자를 통해 국부 배선 도체(164, 166, 168, 및 170)에 접속가능한 것으로 도시되어 있다.
본 발명에서 제 2a 도의 조합 장치(40)을 채택하는 것이 양호하지만, 당업자는 다른 조합 장치도 본 발명의 구조에 채택될 수 있음을 이해할 것이다. 제 3a 도-제 3h 도를 참조하면, 대안적 조합 장치 회로들이 제시될 것이다.
제 3a 도에서, 조합 장치(180)의 대안적 구현이 하나의 2-입력 멀티플렉서(182)를 포함하는 것으로 도시되어 있다. 제 1 2-입력 멀티플렉서(182)는 제 1 데이타 입력 노드(184)에 접속된 제 1 데이타 입력, 제 2 데이타 입력 노드(186)에 접속된 제 2 데이타 입력, 제어 입력 노드(188)에 접속된 제어 입력, 및 출력 버퍼(192)에 접속된 출력(190)을 가진다.
제 1 데이타 입력 노드(184)는 상부 총괄 배선 채널 내의 수평 배선 도체들 (194, 196, 198, 200, 및 202)를 교차하는 것으로 도시되어 있고, 제 2 데이타 입력 노드(186)과 제어 입력 노드(188)는 하부 총괄 배선 채널 내의 수평 배선 도체(204, 206, 208, 210, 및 212)를 교차하는 것으로 도시되어 있다. 인버퍼(214)는 그 입력이 인버퍼 입력 노드(216)에 접속되어 있고, 그 출력이 인버퍼 출력 노드(218)에 접속되어 있는 것으로 도시되어 있다. 인버퍼 입력 노드(216)은 수평 배선 도체(194, 196, 198, 200, 202, 204, 206, 208, 210, 및 212)를 교차하고, 인버퍼 출력 노드(218)은 제 1 및 제 2 데이타 입력 노드(186 및 184)를 교차한다. 각 교차부에는 양호하게 사용자-프로그래머블 배선 소자가 있어서 수평 배선 도체들의 선택된 도체들이 인버퍼(214)를 통하거나 직접 제 1 및 제 2 데이타 입력 노드(186 및 184)에 접속될 수 있으며, 제어 입력 노드(188)에도 접속될 수 있다. 당업자에 의해 이해될 수 있는 바와 같이, 인버퍼(214)로 인해 데이타 입력들 중 선택된 입력들이 반전되도록 허용함으로써 로직 함수 모듈의 능력이 증가한다. 당업자는 각 교차부에서 사용자 프로그래머블 배선 소자가 반드시 필요한 것은 아님을 알 수 있을 것이다.
제 3b 도에서, 조합 장치(220)의 종래 기술의 실시예가 3개의 2-입력 멀티플렉서를 포함하고 있는 것으로 도시되어 있다. 제 12-입력 멀티플렉서(222)는 제 1 데이타 입력 노드(224)에 접속된 제 1 데이타 입력, 제 2 데이타 입력 노드(226)에 접속된 제2 데이타 입력, 제 1 게이트(228)의 출력에 접속된 제어 입력, 및 출력(230)을 가진다. 제 1 게이트(228)은 제 1 제어 입력 노드(232)에 접속된 제 1 입력 및 제 2 제어 입력 노드(234)에 접속된 제 2 입력을 가진다. 제 2 2-입력 멀티플렉서(236)은 제 3 데이타 입력 노드(238)에 접속된 제 1 데이타 입력, 제 4 데이타 입력 노드(240)에 접속된 제 2 데이타 입력, 제 1 게이트(228)의 출력에 접속된 접속된 제어 입력, 및 출력(242)를 가진다. 제 3 2- 입력 멀티플렉서(244)는 제 1 2-입력 멀티플렉서(222)의 출력(230)에 접속된 제 1 데이타 입력, 제 2 2-입력 멀티플렉서(236)의 출력(242)에 접속된 제 2 데이타 입력, 제 2 게이트(246)의 출력에 접속된 제어 입력, 및 출력 버퍼(250)에 접속된 출력(248)을 가진다. 제 2 게이트(246)은 제 3 제어 입력 노드(252)에 접속된 제 1 입력 및 제 4 제어 입력 노드(254)에 접속된 제 2 입력을 가진다. 제 1 게이트(228) 및 제 2 게이트(246)은 각각 AND와 OR 게이트로 도시되어 있다. 그러나, 당업자는 다른 게이트 조합도 가능하다는 것을 알 수 있을 것이다. 또한, 당업자는 제 1 및 제 2 게이트는 완전히 생략될 수 있고 멀티플렉서들의 제어 입력들은 총괄 배선 채널의 수평 배선 도체를 교차하는 제어 입력 노드에 접속될 수 있음을 알 수 있을 것이다.
제 1, 제 2, 및 제 3 멀티플렉서(222, 236, 및 244)는 직렬 멀티플렉서 구조의 제 1 및 제 2 멀티플렉서 플레인을 포함한다. 제 1 및 제 2 멀티플렉서(222 및 236)은 입력이 입력 노드(224, 226, 238, 및 240)에 접속되어 있는 제 1 멀티플렉서 플레인을 형성한다. 제 1 및 제 2 멀티플렉서(222 및 236)의 출력(230 및 242)는 제 3 멀티플렉서(244)의 입력에 입력된다. 제 3 멀티플렉서(244)는 직렬 멀티플렉서 구조의 제 2 멀티플렉서 플레인을 형성한다.
제 1 및 제 3 데이타 입력 노드(224 및 238)과 제 1 및 제 3 제어 입력(232 및 252)이 상부 총괄 배선 채널의 수평 배선 도체(256, 258, 260, 262, 및 264)를 교차한다. 제 2 및 제 4 데이타 입력 노드(226 및 240)과 제 2 및 제 4 제어 입력 노드(234 및 254)는 하부 총괄 배선 채널 내의 수평 배선 도체(266, 268, 270, 272, 및 274)를 교차한다. 각 교차부에는 양호하게 사용자 프로그래머블 배선 소자가 있어서 수평 배선 도체들 중 선택된 도체들은 제 1 내지 제 4 데이타 입력 노드(224, 226, 238, 및 240)과 제 1 내지 제 4 제어 입력 노드(232, 234, 252, 및 254)에 접속될 수 있다. 당업자는 각 교차부에는 사용자 프로그래머블 배선 소자가 반드시 필요한 것은 아님을 알 수 있을 것이다.
제 3c 도에서, 조합 장치(280)의 또 다른 실시예가 도시되어 있다. 제 3c 도에 도시된 실시예는 조합 장치(280)의 능력을 증가시키는 인버퍼(282)가 있다는 점에서 제 3b 도에 도시된 것과는 다르다.(제 3b 도 내의 동일한 참조 번호가 제 3c 도에 도시되어 있다) 인버퍼(282)는 수평 배선 도체(256, 258, 260, 262, 264, 266, 268, 270, 272, 및 274)를 교차하는 입력 노드(284)에 접속된 입력을 가진다. 인버퍼(282)의 출력은 제 1 내지 제 4 데이타 입력 노드(224, 226, 238, 및 240)을 교차하는 출력 노드(286)에 접속된다. 각 교차부에는 양호하게 사용자 프로그래머블 배선 소자들이 있어서 수평 배선 도체들 중 선택된 도체들이 인버퍼 입력 노드(284)에 접속될 수 있으며, 데이타 입력 노드(224, 226, 238 및 240) 중 선택된 노드들이 인버퍼 출력 노드(286)에 접속될 수 있다. 당업자는 각 교차부에서 사용자 프로그래머블 배선 소자들이 반드시 존재할 필요는 없다는 것을 알 수 있을 것이다.
제 3d 에서, 조합 장치(290)의 대안적인 실시예가 3개의 2-입력 멀티플렉서와 2개의 2-입력 제어 멀티플렉서를 포함하는 것으로 도시되어 있다. 제 12-입력 멀티플렉서(292)는 제 1 데이타 입력 노드(294)에 접속된 제 1 데이타 입력, 제 2 데이타 입력 노드(296)에 접속된 제 2 데이타 입력, 제 1 2-입력 제어 멀티플렉서(298)의 출력에 접속된 제어 입력, 및 출력(300)을 가진다. 제 2 2- 입력 멀티플렉서(302)는 제 3 데이타 입력 노드(304)에 접속된 제 1 데이타 입력, 제 4 데이타 입력 노드(306)에 접속된 제 2 데이타 입력, 제 1 2- 입력 제어 멀티플렉서(298)의 출력에 접속된 제어 입력, 및 출력(308)을 가진다. 제 1 2- 입력 제어 멀티플렉서(298)은 제 1 입력 제어 노드(310)에 접속된 입력, 제 2 입력 제어 노드(312)에 접속된 반전 입력, 및 제 1 입력 제어 멀티플렉서 노드(314)에 접속된 제어 입력을 가진다. 제 3 2- 입력 멀티플렉서(316)은 제 1 2- 입력 멀티플렉서(292)의 출력(300)에 접속된 제 1 데이타 입력, 제 2 2- 입력 멀티플렉서(302)의 출력(308)에 접속된 제 2 데이타 입력, 제 2 2- 입력 제어 멀티플렉서(318)의 출력에 접속된 제어 입력, 및 출력 버퍼(322)에 접속된 출력(320)을 가진다. 제 2 2-입력 멀티플렉서(381)은 제 3 입력 제어 노드(324)에 접속된 반전 입력, 제 4 입력 제어 노드(326)에 접속된 입력, 및 제 2 입력 제어 멀티플렉서 노드(328)에 접속된 제어입력을 가진다.
제 1, 제 2 및 제 3 멀티플렉서(292, 302, 및 316)은 제 1 및 제 2 멀티플렉서(292 및 302)가 제 1 멀티플렉서 플레인을 형성하고 제 3 멀티플렉서(316)이 제 2 멀티플렉서 플레인을 형성하는 직렬 접속된 멀티플렉서 구조를 포함한다.
제 1 및 제 3 데이타 입력 노드(294 및 304), 제 1 및 제 3 입력 제어 노드(310 및 324), 및 제 2 입력 제어 멀티플렉서 노드(328)이 상부 총괄 배선 채널의 수평 배선 도체(330, 332, 334, 336, 및 338)을 교차하는 것으로 도시되어 있다. 제 2 및 제 4 데이타 입력 노드(296 및 306), 제 2 및 제 4 입력 제어 노드(312 및 326), 및 제 1 입력 제어 멀티플렉서 노드(314)는 하부 총괄 배선 채널의 수평 배선 도체(340, 342, 344, 346, 및 348)을 교차하는 것으로 도시되어 있다. 각 교차부에는 양호하게 사용자 프로그래머블 배선 소자가 있어서 수평 배선 도체들 중 선택된 도체들이 제 1 내지 제 4 데이타 입력 노드(294, 296, 304, 및 306), 제 1 내지 제 4 입력 제어 노드(310, 312, 324 및 326), 및 제 1 및 제 2 입력 제어 멀티플렉서 노드(314 및 328)에 접속될 수 있다. 당업자는 각 교차부에서 사용자 프로그래머블 배선 소자가 반드시 필요한 것은 아님을 알 수 있을 것이다.
제 3e 도에서, 로직 함수 모듈(350)의 대안적인 실시예는 제 3b 도, 제 3c 도, 및 제 3d 도에 도시된 3개의 2-입력 직렬 멀티플렉서 구조를 대신해 하나의 4-입력 멀티플렉서(352)가 사용된다. 당업자는 제 3b 도 내지 제 3e 도에 도시된 4-입력 로직 함수 모듈을 구현하기 위해 다양한 멀티플렉서 배치가 채택될 수 있음을 알 수 있을 것이다.
제 3f 도는 조합 장치(360)의 또 다른 대안적인 실시예가 7개의 2- 입력 멀티플렉서를 포함하는 것으로 도시되어 있다. 제 2 내지 제 4 2-입력 멀티플렉서(362, 364, 366, 및 368)은 제 1 내지 제 8 데이타 입력 노드(370, 372, 374, 376, 378, 380, 382, 및 384)에 각각 접속되어 있는 제 1 및 제 2 데이타 입력 노드, 출력(386, 388, 390, 및 392), 및 제 3f 도에 도시된 바와 같은 제 1 입력 제어 노드(394)에 접속된 제어 입력을 각각 가진다. 제 5 및 제 6 2-입력 멀티플렉서(396 및 398)은 각각 출력(386, 388, 390, 및 382)에 접속된 제 1 및 제 2 데이타 입력, 출력(400 및 402), 및 제 1 게이트(404)의 출력에 접속된 제어 입력을 각각 가진다. 제 1 게이트(404)는 제 2 제어 입력 노드(406)에 접속된 제 1 입력과 제 3 제어 입력 노드(408)에 접속된 제 2 입력을 가진다. 제 7 2- 입력 멀티플렉서(410)은 제 5 2-입력 멀티플렉서(396)의 출력(400)에 접속된 제 1 데이타 입력, 제 6 2- 입력 멀티플렉서(398)의 출력(402)에 접속된 제 2 데이타 입력, 제 2 게이트(412)의 출력에 접속된 제어 입력, 및 출력 버퍼(416)에 접속된 출력(414)를 가진다. 제 2 게이트(412)는 제 4 제어 입력 노드(418)에 접속된 제 1 입력과 제 5 제어 입력 노드(420)에 접속된 제 2 입력을 가진다. 제 1 게이트(404)와 제 2 게이트(412)는 각각 AND와 OR 게이트로 도시되어 있다. 당업자는 다른 게이트 조합도 가능하다는 것을 알 수 있을 것이다.
제 1 내지 제 7 멀티플렉서(362, 364, 366, 368, 396, 398, 및 410)은 제 1, 제 2, 제 3, 및 제 4 멀티플렉서(362, 264, 366, 및 368)이 제 1 멀티플렉서 플레인을 형성하며, 제 5 및 제 6 멀티플렉서(396 및 398)은 제 2 멀티플렉서 플레인을 형성하고, 제 7 멀티플렉서(410)은 제 3 멀티플렉서 플레인을 형성하는 직렬 멀티플렉서 구조를 포함한다.
다수의 배선 도체들(422, 424, 426, 428, 및 430)은 제 1 내지 제 8 데이타 입력 노드(370, 372, 374, 376, 378, 380, 382, 및 384)를 교차하며, 각 교차부에는 양호하게 사용자 프로그래머블 배선 소자들이 있어서 배선 도체들 중 선택된 도체와 제 1 내지 제 8 데이타 입력 노드들 중 선택된 노드 간에 종래 기술에서와 같이 선택적 접속을 이루기 위해 프로그램될 수 있다. 당업자는 각 교차부에서 사용자 프로그래머블 배선 소자가 반드시 필요한 것은 아님을 알 수 있을 것이다. 다수의 배선 도체(430)중 하나는 인버퍼(432)를 통해 배선 도체들(428) 중 다른 하나에 접속된다. 당업자라면 이해할 수 있는 바와 같이, 인버퍼(432)로 인해 데이타 입력들 중 선택된 입력이 반전되도록 허용함으로써 로직 함수 모듈 회로의 능력이 증가된다. 입력 노드(370, 372, 264, 376, 378, 380, 382, 및 384)를 총괄 배선 채널에 접속하기 위해 배선 도체(422, 424, 426, 428, 및 430)을 사용하면 제 3a 도-제 3e 도에 도시된 바와 같이, 총괄 배선 채널로 데이타 입력 노드를 직접 교차하는 것보다 명백한 몇 가지 이점을 제공한다. 우선, 강화된 회로 성능을 제공하는 프로그램될 망의 용량성 부하를 감소시킨다. 다음으로, 입력을 총괄 배선 채널에 접속하는데 있어서 높은 대칭성과 유연성이 있다. 마지막으로, 총괄 배선 채널의 필요한 개수가 데이타 입력 노드의 개수와 실질적으로 같은 정도로 유지된다는 것이다. 제 2a 도에 도시된 배선 도체(78a-86a)는 제 3f 도에서의 배선 도체(422, 424, 426, 428, 및 430)에서 인용된 바와 같은 이점을 가진다.
제 3f 도로부터 알 수 있는 바와 같이, 배선 도체들(422, 426)과 제 2 및 제 4 제어 입력(406 및 418)은 상부 총괄 배선 채널의 수평 배선 도체(434, 436, 438, 440, 및 442)를 교차하는 것으로 도시되어 있다. 배선 도체들(422 및 428)과 제1, 제 3, 및 제 5 입력(394, 408, 및 420)은 하부 총괄 배선 채널의 수평 배선 도체(444, 446, 448, 450, 및 452)를 교차하는 것으로 도시되어 있다. 각 교차부에는 양호하게 사용자 프로그래머블 배선 소자가 있고, 종래 기술에서 공지된 바와 같이 선택적 접속을 이루기 위해 프로그램될 수 있다. 당업자는 각 교차부에서 사용자 프로그래머블 배선 소자가 반드시 필요한 것은 아님을 알 수 있을 것이다.
제 3g 도에서, 조합 장치(460)의 대안적인 제 6 실시예가 8개의 2-입력 멀티플렉서를 포함하고 있는 것으로 도시되어 있다. 제 1 내지 제 4 2- 입력 멀티플렉서(462, 464, 466, 및 468)은 제 1 내지 제 8 데이타 입력 노드(470, 472, 474, 476, 478, 480, 482, 및 484)에 각각 접속된 제 1 및 제 2 데이타 입력, 출력(486, 488, 490, 및 492), 및 치 제 3h 도에 도시된 바와 같은 제 1 입력 제어 노드(494)에 접속된 제어 입력을 각각 가진다. 제 5 및 제 6 2-입력 멀티플렉서(496 및 498) 각각은 출력(486, 488, 490, 및 492)에 각각 접속된 제 1 및 제 2 데이타 입력, 출력(500 및 502), 및 제 1 게이트(504)의 출력에 접속된 제어 입력을 각각 가진다. 제 1 게이트(504)는 제 2 제어 입력 노드(506)에 접속된 제 1 입력 및 제 3 제어 입력 노드(508)에 접속된 제 2 입력을 가진다. 제 7 2- 입력 멀티플렉서(510)은 제 5 2- 입력 멀티플렉서(496)의 출력(500)에 접속된 제 1 데이타 입력, 제 6 2- 입력 멀티플렉서(498)의 출력(502)에 접속된 제 2 데이타 입력, 제 2 게이트(512)의 출력에 접속된 제어 입력, 및 출력(514)를 가진다. 제 2 게이트(512)는 제 4 제어 입력 노드(516)에 접속된 제 1 입력과 제 5 제어 입력 노드(518)에 접속된 제 2 입력을 가진다. 제 1 게이트(504)와 제 2 게이트(512)는 각각 AND와 OR 회로로 도시되어 있다. 그러나, 당업자는 다른 게이트 조합도 가능하다는 것을 알 수 있을 것이다. 제 8 2- 입력 멀티플렉서(520)은 제 9 및 제 10 데이타 입력 노드(522 및 524)에 각각 접속된 제 1 및 제 2 데이타 입력, 제 7 2- 입력 멀티플렉서(510)의 출력(514)에 접속된 제어 입력, 및 출력 버퍼(528)에 접속된 출력(526)을 가진다.
제 1 내지 제 7 멀티플렉서(462, 464, 466, 468, 496, 498, 및 510 )은 제 1, 제 2, 제 3, 및 제 4 멀티플렉서(462, 464, 466, 및 468)이 제 1 멀티플렉서 플레인을 형성하고, 제 5 및 제 6 멀티플렉서(496 및 498)이 제 2 멀티플렉서 플레인을 형성하며, 제 7 멀티플렉서(510)은 제 3 멀티플렉서 플레인을 형성하는 직렬 멀티플렉서 구조를 포함한다.
다수의 배선 도체들(530, 532, 534, 536, 538, 540, 및 542)는 제 1 내지 제 10 데이타 입력 노드(470, 472, 474, 476, 480, 482, 484, 522, 및 524)를 교차하고, 각 교차부에는 사용자 프로그래머블 배선 소자가 있어서, 배선 도체들 중 선택된 도체와 제 1 내지 제 10 데이타 입력 노드들 중 선택된 노드들 간의 선택적 접속을 이루기 위해 프로그램될 수 있다. 당업자는 각 교차부에서 사용자 프로그래머블 배선 소자가 반드시 필요한 것은 아님을 알 수 있을 것이다. 각 배선 도체(538 및 542)는 각각 인버퍼(544 및 546)을 통해 배선 도체(536 및 540)에 접속된다. 당업자라면 이해할 수 있는 바와 같이, 인버퍼(544 및 546)로 인해, 데이타 입력들 중 선택된 입력이 반전되도록 허용함으로써 로직 함수 모듈 회로의 능력이 증가한다. 제 3f 도에서와 같이, 배선 도체(530, 532, 534, 536, 538, 540, 및 542)의 사용은 용량성 부하를 감소시키며, 높은 대칭성과 유연성을 제공하고, 총괄 배선 채널의 필요한 개수를 제한한다.
제 3g 도에서 알 수 있는 바와 같이, 배선 도체들(530 및 534)와 제 2 및 제 4 제어 입력(506 및 516)은 상부 총괄 배선 채널의 수평 배선 도체(548, 550, 552, 554, 및 556)을 교차하는 것으로 도시되어 있다. 배선 도체들(532, 536, 및 540)와 제 2, 제 3, 및 제 5 제어 입력(504, 508, 및 518)은 하부 총괄 배선 채널의 수평 배선 도체(558, 560, 562, 564, 및 566)을 교차하는 것으로 도시되어 있다. 각 교차부에는 양호하게 사용자 프로그래머블 배선 소자들이 있어서, 종래 기술에서 공지된 바와 같이 선택적 접속을 이루도록 프로그램될 수 있다. 당업자는 각 교차부에서 사용자 프로그래머블 배선 소자가 반드시 필요한 것은 아님을 알 수 있을 것이다.
당업자는 제 3f 도와 제 3g 도 모두에 있는 제 1 멀티플렉서 플레인이 다양한 멀티플렉서 배치, 예를 들어, 8개의 입력 노드에 접속된 하나의 4- 입력 멀티플렉서와 2개의 2- 입력 멀티플렉서를 포함할 수 있다는 것을 알 수 있을 것이다. 제 2 멀티플렉서 플레인은 그 입력이 제 1 플레인으로부터의 2개의 2-입력 멀티플렉서의 출력에 접속된 하나의 2- 입력 멀티플렉서일 수 있다. 제 3 플레인은 그 입력이 제 1 플레인의 4- 입력 멀티플렉서와 제 2 플레인의 2- 입력 멀티플렉서에 접속된 하나의 2- 입력 멀티플렉서일 수 있다. 이와 같이, 직렬 멀티플렉서 구조에서, 멀티플렉서 플레인내의 멀티플렉서들의 출력들은 바로 다음의 후속 멀티플렉서 플레인 내의 멀티플렉서들의 입력들에 반드시 접속될 필요는 없다는 것을 이해할 수 있을 것이다.
제 3h 도는 로직 함수 모듈(570)의 대안적 실시예에서, 제 3f 도 및 제 3g 도에 도시된 7개의 2- 입력 직렬 멀티플렉서 구조 대신에 하나의 8-입력 멀티플렉서(572)가 사용되어 있다. 당업자는 제 3f 도 내지 제 3h 도에 도시된 8-입력 로직 함수 모듈을 구현하기 위해 다양한 멀티플렉서 배치가 채택될 수 있다는 것을 알 수 있을 것이다.
설명을 복합하게 하지 않도록 제 3a 도 내지 제 3h 도에 있는 조합 장치(180, 220, 280, 290, 350, 360, 460, 및 570)의 대안적 실시예에 대해서는 국부 배선 도체들이 도시되어 있지 않다. 당업자는, 제 2a 도 내지 제 2c 도에 도시된 설명적인 실시예에서와 같이, 조합 장치(180, 220, 280, 290, 350, 360, 460, 및 570)에 도시된 데이타 및 제어 입력들 중 선택된 입력들이 국부 배선 도체에 접속될 수 있음을 알 수 있을 것이다.
제 3a 도 내지 제 3h 도에서의 실시예가 제 1 멀티플렉서 플레인으로의 4 및 8 입력의 구조를 도시하고 있지만, 당업자는 본 명세서에서 공개된 본 발명은 이것에만 제한되는 것은 아님을 쉽게 알 수 있을 것이다. 직렬 멀티플렉서 구조는 제 1 멀티플렉서 플레인으로의 입력의 개수에도 제한되지 않을 뿐만 아니라 직렬 멀티플렉서 구조 내에 존재하는 플레인의 개수에도 제한되지 않는다.
앞서 지적된 바와 같이, 3개의 기능 장치를 하나의 로직 모듈로 합치는 것이 현재로서는 양호하다. 이들 3개의 장치는 꼭같다. 즉, 로직 모듈은 3개의 조합 장치나 3개의 순차 장치를 포함할 수도 있고, 혼합된 것을 포함할 수도 있다. 즉, 로직 모듈은 하나의 조합 장치와 2개의 순차 장치를 포함할 수도 있다. 조합 장치와 순차 장치의 혼합을 포함하는 로직 모듈에 있어서, 조합 장치의 프리버퍼된(prebuffered) 출력을 순차 장치의 제 1 멀티플렉서의 입력들 중 하나에 내부적으로 접속하는 것이 양호하다. 이와 같은 배치가 제 4a 도에 도시되어 있다.
제 4a 도를 지금 참조하면, 로직 함수 모듈(600)이 개략적 블럭의 형태로 기술되어 있다. 제 4a 도의 설명적인 실시예에서, 로직 함수 모듈(600)은 하나의 조합 장치(40)과 2개의 순차 장치(110a 및 110b)를 포함하고 있는 것으로 도시되어 있다. 편의를 위해, 비록 도면을 복잡하게 하는 것을 피하기 위해 모든 요소가 번호가 매겨져 있지는 않지만, 제 4a 도에 기술된 이들 장치들의 요소는 제 2a 도 및 제 2c 도에 사용된 동일한 참조 번호를 사용하여 언급될 것이다.
상부 총괄 배선 채널은 일부는 클럭 신호 전용이고, 일부는 로직 레벨 기능 전용인 총괄 배선 도체들(602, 604, 606, 608, 및 610)을 포함한다. 그리고, 하부 총괄 배선 채널은 일부는 클럭 신호 전용이고, 일부는 로직 레벨 기능 전용인 총괄 배선 도체들(612, 614, 616, 618, 및 620)을 포함한다. 국부 배선 채널(622)는 국부 배선 도체(624, 626, 628, 630, 632, 및 634)를 포함한다. 조합 장치(40)의 출력 버퍼(76)의 출력은 국부 배선 도체(624)에 물리적으로 결선되어 있는 것으로 도시되어 있다. 조합 장치(110a)의 출력 버퍼(142a)의 출력은 국부 배선 도체(626)에 물리적으로 결선되어 있는 것으로 도시되어 있다. 조합 장치(110b)의 출력 버퍼(142b)의 출력은 국부 배선 도체(628)에 물리적으로 결선되어 있는 것으로 도시되어 있다. 또한, 내부적으로 물리적으로 결선된 접속이 조합 장치(40)의 프리버퍼된 출력과 순차 장치(110a)의 멀티플렉서(112a)의 제 1 입력(114a) 사이에 만들어져 있는 것으로 도시되어 있다. 대안으로, 조합 장치(40)의 프리버퍼된 출력은 멀티플렉서(112a)의 제어 입력에 물리적으로 결선될 수 있다.
당업자들은 제 4a 도의 로직 함수 모듈이 지극히 융통성이 있고 다양한 조합 및 순차 로직 함수의 구현을 허용한다는 것을 이해할 것이다. 다수의 이들 로직 함수 모듈(600)이 제 1a 도에 기술된 바와 같이 어레이 내에 위치할 때, 국부 배선 채널의 이점은 명백하다. 이와 같은 배치에서, 조합 및 순차 소자의 출력은 국부 배선 도체들(624, 626, 628, 630, 632, 및 634) 중 서로 다른 것에 개별적으로 물리적으로 결선된다. 물리적으로 결선된 접속은 총괄 배선 채널 내의 사용자 프로그래머블 배선 소자를 바이패스(bypass)하여, 이와 같은 배선 소자들이 이들을 통과하는 신호에 일반적으로 도입하는 시간 지연이 제거되고, 결과적으로, 사실상 더 크고, 더 빠르는 단일의 로직 함수 모듈의 회로가 될 것이다.
제 4a 도는 제 2a 도의 인버퍼(90)의 추가에 따른 로직 모듈 기능의 추가적인 능력 향상을 설명한다. 제 4a 도에 도시된 바와 같이, 조합 장치(40) 내에 물리적으로 위치한 것으로 도시된 인버퍼(90)은 그 출력이 순차 장치(110a)에 관련된 데이타 멀티플렉서(112a 및 122a)의 데이타 입력 및 제어 입력, 순차 장치(110b)에 관련된 데이타 멀티플렉서(112b 및 122b)의 데이타 입력 및 제어 입력, 및 순차 장치(110a 및 110b)의 D 플립-플롭(124a 및 124b)의 세트 및 리셋 입력에 각각 접속되도록 앤티퓨즈를 프로그램함으로써 조합 장치(40)이나 순차 장치(110a 및 110b)와 함께 사용될 수 있다.
본 발명의 역시 또 다른 특징에 따라, 한 쌍의 로직 함수의 조합 및 순차 요소의 혼합 및 배치는 이롭게 변동할 수 있다. 본 발명의 이러한 특징은 제 4b 도 내지 제 4d 도에 설명되어 있는데, 이 도면들은 본 발명에 따른 국부 배선 채널에 접속된 로직 함수 모듈 쌍의 레이아웃의 개략도이다.
제 4b 도를 참조하면, 로직 함수 모듈(600a와 600b)를 포함하는 로직 함수 모듈쌍이 국부 배선 버스(622a)에 의해 접속되어 있는 것으로 도시되어 있다. 로직 함수 모듈(600a)는 최좌측의 조합 장치(640), 중앙 순차 장치(642), 최우측 조합 장치(644)를 포함한다. 로직 함수 모듈(600b)는 최좌측의 조합 장치(646), 중앙 순차 장치(648), 및 최우측 조합 장치(650)을 포함한다.
당업자는 조합 및 순차 장치(640, 642, 644, 646, 648, 및 650)의 출력은 하나의 로직 함수 장치(600)에 대해 제 4a 도에 기술된 방식으로 국부 배선 채널(622a)의 서로 다른 개별적 국부 배선 도체에 물리적으로 결선되어 있는 것을 이해할 것이다.
본 발명에 따른 로직 모듈 쌍 레이아웃의 다양한 변형이 제 4c 도 및 제 4d 도에 도시되어 있다. 제 4c 도에서, 로직 함수 모듈(600c와 600d)를 포함하는 로직 함수 모듈 쌍은 국부 배선 버스(622b)에 접속된 것으로 도시되어 있다. 로직 함수 모듈(600c)는 최좌측 조합 장치(652), 중앙 순차 장치(654), 및 최우측 조합 장치(656)을 포함한다. 로직 함수 모듈(600d)는 최좌측 순차 장치(658), 중앙 순차 장치(660), 및 최우측 조합 장치(662)를 포함한다. 제 4d 도에서, 로직 함수 모듈(600e 및 600f)를 포함하는 로직 모듈 쌍이 국부 배선 버스(622c)에 의해 접속된 것으로 도시되어 있다. 로직 함수 모듈(600e)는 최좌측 조합 장치(664), 중앙 순차 장치(666), 및 최우측 순차 장치(668)을 포함한다. 로직 함수 모듈(600f)는 최좌측 조합 장치(670), 중앙 순차 장치(672), 및 최우측 조합 장치(674)를 포함한다.
본 발명의 또 다른 특징에 따르면, 본 발명의 배선 구조의 배선 도체는 세그먼트로 공급될 수도 있다. 테스팅과 같은 목적을 위해 임시로 세그먼트들을 함께 접속하는 능력이 제공될 수 있다. 또한, 집적 회로의 정상적인 동작 중에 더 긴 배선 도체들을 생성하기 위해 세그먼트들을 프로그램해서 접속할 수 있도록 사용자 프로그래머블 배선 소자가 제공될 수도 있다.
제 2a 도를 다시 참조하면, 각 배선 도체들(78, 80, 82, 84, 및 86)은 패스 트랜지스터에 의해 세그먼트들을 분할될 수 있다. 따라서, 배선 도체(78)은 패스 트랜지스터(700)의 소오스드레인 터미널들 중 하나에 접속된다. 패스 트랜지스터(700)의 다른 소오스/드레인 터미널이 배선 도체(78a)에 접속된다. 이는 배선 도체(78)의 하향 연장되는 수직 확장으로 간주될 수도 있다. 비슷한 방식으로, 배선 도체(80)은 패스 트랜지스터(702)의 소오소/드레인 터미널들 중 하나에 접속된다. 패스 트랜지스터(702)의 다른 소오스/드레인 터미널은 배선 도체(80a)에 접속된다. 이는 배선 도체(80)의 상향 연장되는 수직 확장으로서 간주될 수도 있다. 배선 도체(82)는 패스 트랜지스터(704)의 소오스/드레인 터미널 중 하나에 접속된다. 패스 트랜지스터(704)의 소오스/드레인 터미널은 배선 도체(82a)에 점속되는데, 이는 배선 도체(82)의 하향 연장되는 수직 확장으로서 간주될 수도 있다. 배선 도체(84)는 패스 트랜지스터(706)의 소오스/드레인 터미널 중 하나에 접속된다. 패스 트랜지스터(706)의 다른 소오스/드레인 터미널은 배선 도체(84a)에 접속된다. 이는 배선 도체(84)의 상향 연장되는 수직 확장으로서 간주될 수 있다. 배선 도체(86)은 패스 트랜지스터(708)의 소오스/드레인 터미널 중 하나에 접속된다. 패스 트랜지스터(708)의 다른 소오스/드레인 터미널은 배선 도체(86a)에 접속된다. 이는 배선 도체(86)의 상향 연장되는 수직 확장으로서 간주될 수 있다.
제 2a 도에 도시된 바와 같이, 패스 트랜지스터들의 위치는 배선 구조의 능력을 향상시키기 위해 양호하게 서로 어긋나게 배치되어 있다. 따라서, 패스 트랜지스터(700 및 704)는 그들의 관련 배선 도체들 상의 한 수직 위치 상에 있는 반면, 패스 트랜지스터(702, 706, 및 708)은 그들의 관련된 배선 도체들 상의 또 다른 수직위치에 있다. 패스 트랜지스터의 게이트는 프로그램 및 테스트 제어 회로(30)에 의해 구동된다(제 1 도). 패스 트랜지스터(700 및 704)의 게이트는 공통 게이트 라인(710)에 접속된 것으로 도시되어 있고, 패스 트랜지스터(702, 706, 및 708)의 게이트는 공통 게이트(712)에 접속된 것으로 도시되어 있다. 당업자는 다른 배치도 가능하다는 것을 알 수 있을 것이다.
당업자는 배선 도체(78a 및 82a)는 사용자 프로그래머블 배선 소자들을 통해 집적 회로 어레이 내의 로직 모듈 아래에 위치한 로직 모듈에 접속가능하며, 배선 도체(80a, 84a, 및 86a)는 사용자 프로그래머블 배선 소자들을 통해 집적 회로 어레이 내의 로직 모듈 위에 위치한 로직 모듈(제 2a 도에는 도시되지 않음)에 접속가능하다는 것을 이해할 것이다. 본 발명에 따라 제조되는 실제 구조에 사용되는 특정 세그먼트 계획은 다소 임의적인 것이며 주로 특정 설계 레이아웃에 의해 지시되는 설계 상의 문제이다.
본 발명의 실시와 응용이 도시되고 기술되었지만, 당업자에게는 앞서 언급한 것들보다 많은 변형이 본 발명의 개념을 벗어나지 않고 가능하다는 것은 명백하다. 따라서, 본 발명은 첨부된 청구의 정신을 제외하고는 제한되지 않아야 한다.
Claims (72)
- 조합 로직 장치에 있어서,각각의 멀티플렉서 플레인이 입력들, 최소한 하나의 입력 노드에 접속된 최소한 하나의 제어 입력, 및 최소한 하나의 출력을 갖는 최소한 하나의 멀티플렉서를 포함하는 다수의 멀티플렉서 플레인을 갖는 직렬 멀티플렉서 구조;입력 노드들에 접속된 상기 입력들을 갖는 상기 멀티플렉서 플레인들 중 제 1 멀티플렉서 플레인 내의 최소한 하나의 멀티플렉서;상기 직렬 멀티플렉서 구조에서 선행하는 멀티플렉서 플레인들 내의 상기 최소한 하나의 멀티플렉서의 상기 출력에 접속된 상기 제 1 멀티플렉서 플레인에 후속하는 상기 멀티플렉서 플레인들 내의 상기 최소한 하나의 멀티플렉서의 입력들;츨력 도체에 접속된 상기 최소한 하나의 출력을 갖는 상기 멀티플렉서 플레인들 중 마지막 멀티플렉서 플레인 내의 최소한 하나의 멀티플렉서; 및입력 노드에 접속된 입력과 사용자 프로그래머블 배선 소자에 의해 상기 입력 노드들의 개별 노드에 선택적으로 접속가능한 출력을 갖는 최소한 하나의 인버퍼를 포함하는 것을 특징으로 하는 조합 로직 장치.
- 제 1 항에 있어서, 상기 출력 도체에 접속된 출력 버퍼를 더 포함하는 것을 특징으로 하는 조합 로직 장치.
- 제 1 항에 있어서, 상기 사용자 프로그래머블 배선 소자는 앤티퓨즈(antifuse) 인 것을 특징으로 하는 조합 로직 장치.
- 제 1 항에 있어서, 입력 노드들에 접속된 입력들, 출력 도체에 접속된 출력, 및 상기 마지막 멀티플렉서 플레인의 상기 출력에 접속된 제어 입력을 갖는 출력 멀티플렉서를 더 포함하는 것을 특징으로 하는 조합 로직 장치.
- 제 4 항에 있어서, 상기 출력 도체에 접속된 출력 버퍼를 더 포함하는 것을 조합 로직 장치.
- 제 1 항에 있어서, 입력 노드들에 접속된 다수의 입력과 최소한 하나의 멀티플렉서 플레인의 상기 멀티플렉서들의 상기 최소한 하나의 제어 입력에 접속된 출력을 갖는 로직 게이트를 더 포함하는 것을 특징으로 하는 조합 로직 장치.
- 제 6 항에 있어서, 상기 로직 게이트는 AND 게이트인 것을 특징으로 하는 조합 로직 장치.
- 제 6 항에 있어서, 상기 로직 게이트는 OR 게이트인 것을 특징으로 하는 조합 로직 장치.
- 제 1 항에 있어서, 입력 노드들에 접속된 다수의 제어 멀티플렉서 입력, 입력 노드에 접속된 제어 입력, 및 최소한 하나의 멀티플렉서 플레인의 상기 멀티플렉서들의 상기 최소한 하나의 제어 입력에 접속된 출력을 갖는 제어 멀티플렉서를 더 포함하는 것을 특징으로 하는 조합 로직 장치.
- 제 9 항에 있어서, 상기 제어 멀티플렉서 입력들 중 상기 최소한 하나는 반전되는 것을 특징으로 하는 조합 로직 장치.
- 제 1 항에 있어서, 상기 제 1 멀티플렉서 플레인에 후속되는 상기 멀티플렉서 플레인들 내의 상기 최소한 하나의 멀티플렉서의 상기 입력들은 상기 직렬연결된 멀티플렉서 구조에서 바로 앞에 선행하는 멀티플렉서 플레인 내의 최소한 하나의 멀티플렉서의 상기 출력들에 접속되는 것을 특징으로 하는 조합 로직 장치.
- 제 1 항에 있어서, 상기 제 1 멀티플렉서 플레인에 후속하는 상기 멀티플렉서 플레인들 내의 상기 최소한 하나의 멀티플렉서의 상기 입력들 중 최소한 하나는 상기 입력 노드들에 접속되는 것을 특징으로 하는 조합 로직 장치.
- 조합 로직 장치에 있어서,각각의 멀티플렉서가 다수의 입력, 최소한 하나의 입력 노드에 접속된 최소한 하나의 제어 입력, 및 출력 노드를 가지는 멀티플렉서들의 양의 정수 N차 플레인들;입력 노드들에 접속된 상기 플레인들 중 제 1 플레인의 상기 멀티플렉서들의 입력들;더 높은 정수차 플레인의 상기 멀티플렉서들의 상기 입력들에 접속된 N-1 플레인에 이르는 각각의 플레인의 상기 멀티플렉서들의 상기 출력들;출력 도체에 접속된 N번째 플레인의 최소한 하나의 멀티플렉서의 최소한 하나의 출력; 및각각의 인버퍼가 입력 노드에 접속된 입력과 사용자 프로그래머블 배선 소자에 의해 상기 입력 노드들의 개별 노드에 선택적으로 접속가능한 출력을 갖는 최소한 하나의 인버퍼를 포함하는 것을 특징으로 하는 조합 로직 장치.
- 제 13 항에 있어서, 상기 출력 도체에 접속된 출력 버퍼를 더 포함하는 것을 특징으로 하는 조합 로직 장치.
- 제 13 항에 있어서, 상기 사용자 프로그래머블 배선 소자는 앤티퓨즈인 것을 특징으로 하는 조합 로직 장치.
- 제 13 항에 있어서, 입력 노드들에 접속된 입력들, 출력 도체에 접속된 출력, 및 상기 N번째 멀티플렉서 플레인의 상기 출력에 접속된 제어 입력을 갖는 출력 멀티플렉서를 더 포함하는 것을 특징으로 하는 조합 로직 장치.
- 제 16 항에 있어서, 상기 출력 도체에 접속된 출력 버퍼를 더 포함하는 것을 특징으로 하는 조합 로직 장치.
- 제 13 항에 있어서, 입력 노드들에 접속된 다수의 입력들과 최소한 하나의 멀티플렉서 플레인의 상기 멀티플렉서들의 상기 최소한 하나의 제어 입력과 접속된 출력을 갖는 로직 게이트를 더 포함하는 것을 특징으로 하는 조합 로직 장치.
- 제 18 항에 있어서, 상기 로직 게이트는 AND 게이트인 것을 특징으로 하는 조합 로직 장치.
- 제 18 항에 있어서, 상기 로직 게이트는 OR 게이트인 것을 특징으로 하는 조합 로직 장치.
- 제 13 항에 있어서, 입력 노드들에 접속된 다수의 제어 멀티플렉서 입력들, 입력 노드에 접속된 제어 입력, 및 최소한 하나의 멀티플렉서 플레인의 상기 멀티플렉서들의 상기 최소한 하나의 제어 입력에 접속된 출력을 갖는 제어 멀티플렉서를 더 포함하는 것을 특징으로 하는 조합 로직 장치.
- 제 21 항에 있어서, 상기 제어 멀티플렉서 입력들이 상기 최소한 하나는 반전되는 것을 특징으로 하는 조합 로직 장치.
- 제 13 항에 있어서, N-1 플레인에 이르는 각 플레인의 상기 멀티플렉서들의 상기 출력들은 그 다음의 더 높은 정수차 플레인의 상기 멀티플렉서들의 상기 입력들에 접속되는 것을 특징으로 하는 조합 로직 장치.
- 제 13 항에 있어서, 상기 제 1 멀티플렉서 플레인에 후속하는 상기 멀티플렉서 플레인들 내의 상기 최소한 하나의 멀티플렉서의 상기 입력들 중 최소한 하나는 상기 입력 노드들에 접속되는 것을 특징으로 하는 조합 로직 장치.
- 조합 로직 장치에 있어서.입력 노드들에 접속된 다수의 입력들, 입력 노드에 접속된 최소한 하나의 제어 입력, 및 출력 도체에 접속된 출력을 갖는 멀티플렉서; 및배선 도체에 접속된 입력, 사용자 프로그래머블 배선 소자에 의해 상기 멀티플렉서의 상기 입력 노드들의 개별 노드에 선택적으로 접속가능한 출력을 갖는 인버퍼를 포함하는 것을 특징으로 하는 조합 로직 장치.
- 제 25 항에 있어서, 상기 사용자 프로그래머블 배선 소자는 앤티퓨즈인 것을 특징으로 하는 조합 로직 장치.
- 제 25 항에 있어서, 상기 출력 도체에 접속된 출력 버퍼를 더 포함하는 것을 특징으로 하는 조합 로직 장치.
- 제 25 항에 있어서, 입력 노드들에 접속된 다수의 입력들과 최소한 하나의 제어 입력에 접속된 출력을 갖는 로직 게이트를 더 포함하는 것을 특징으로 하는 조합 로직 장치.
- 제 28 항에 있어서, 상기 로직 게이트는 AND 게이트인 것을 특징으로 하는 조합 로직 장치.
- 제 28 항에 있어서, 상기 로직 게이트는 OR 게이트인 것을 특징으로 하는 조합 로직 장치.
- 조합 로직 장치에 있어서,제 1 입력 노드에 접속된 제 1 입력, 제 2 입력 노드에 접속된 제 2 입력, 제 3 입력 노드에 접속된 제어 입력, 및 출력 도체에 접속된 출력을 갖는 멀티플렉서; 및배선 도체에 접속된 입력과 사용자 프로그래머블 배선 소자에 의해 상기 멀티플렉서의 상기 입력 노드들의 개별 노드에 선택적으로 접속가능한 출력을 갖는 인버퍼를 포함하는 것을 특징으로 하는 조합 로직 장치.
- 제 31 항에 있어서, 상기 사용자 프로그래머블 배선 소자는 앤티퓨즈인 것을 특징으로 하는 조합 로직 장치.
- 제 31 항에 있어서, 상기 출력 도체에 접속된 출력 버퍼를 더 포함하는 것을 특징으로 하는 조합 로직 장치.
- 조합 로직 장치에 있어서,제 1 입력 노드에 접속된 제 1 입력, 제 2 입력 노드에 접속된 제 2 입력, 제 3 입력 노드에 접속된 제어 입력, 및 출력을 갖는 제 1 멀티플렉서;제 4 입력 노드에 접속된 제 1 입력, 제 5 입력 노드에 접속된 제 2 입력, 상기 제 3 입력 노드에 접속된 제어 입력, 및 출력을 갖는 제 2 멀티플렉서;상기 제 1 멀티플렉서의 출력에 접속된 제 1 입력, 상기 제 2 멀티플렉서의 출력에 접속된 제 2 입력, 제 6 입력 노드에 접속된 제어 입력, 및 출력 도체에 접속된 출력을 갖는 제 3 멀티플렉서; 및입력 노드에 접속된 입력, 사용자 프로그래머블 배선 소자에 의해 상기 제 1 및 제 2 멀티플렉서의 상기 입력 노드들의 개별 노드에 선택적으로 접속가능한 출력을 갖는 인버퍼를 포함하는 것을 특징으로 하는 조합 로직 장치.
- 제 34 항에 있어서, 상기 사용자 프로그래머블 배선 소자는 앤티퓨즈인 것을 특징으로 하는 조합 로직 장치.
- 제 34 항에 있어서, 상기 출력 도체에 접속된 출력 버퍼를 더 포함하는 것을 특징으로 하는 조합 로직 장치.
- 제 34 항에 있어서, 제 7 입력 노드에 접속된 제 1 입력, 제 8 입력 노드에 접속된 제 2 입력, 및 상기 제 3 입력 노드에 접속된 출력을 더 포함하는 것을 특징으로 하는 조합 로직 장치.
- 제 34 항에 있어서, 제 7 입력 노드에 접속된 제 1 입력, 제 8 입력 노드에 접속된 제 2 입력, 및 상기 제 6 입력 노드에 접속된 출력을 갖는 로직 게이트를 더 포함하는 것을 특징으로 하는 조합 로직 장치.
- 제 37 항에 있어서, 상기 로직 게이트는 AND 게이트인 것을 특징으로 하는 조합 로직 장치.
- 제 38 항에 있어서, 상기 로직 게이트는 OR 게이트인 것을 특징으로 하는 조합 로직 장치.
- 조합 로직 장치에 있어서,제 1 입력 노드에 접속된 제 1 입력, 제 2 입력 노드에 접속된 제 2 입력, 제어입력, 및 출력을 갖는 제 1 멀티플렉서;제 3 입력 노드에 접속된 제 1 입력, 제 4 입력 노드에 접속된 제 2 입력, 제어 입력, 및 출력을 갖는 제 2 멀티플렉서;상기 제 1 멀티플렉서의 출력에 접속된 제 1 입력, 상기 제 2 멀티플렉서의 출력에 접속된 제 2 입력, 제어 입력, 및 출력 도체에 접속된 출력을 갖는 제 3 멀티플렉서;제 5 입력 노드에 접속된 입력, 제 6 입력 노드에 접속된 반전 입력, 제 7 입력 노드에 접속된 제어 입력, 및 상기 제 1 및 제 2 멀티플렉서들의 상기 제어 입력들에 접속된 출력을 갖는 제 1 제어 멀티플렉서; 및제 8 입력 노드에 접속된 입력, 제 9 입력 노드에 접속된 반전 입력, 제 10 입력 노드에 접속된 제어 입력과 상기 제 3 멀티플렉서의 상기 제어 입력에 접속된 출력을 갖는 제 2 제어 멀티플렉서를 포함하는 것을 특징으로 하는 조합 로직 장치.
- 제 41 항에 있어서, 상기 출력 도체에 접속된 출력 버퍼를 더 포함하는 것을 특징으로 하는 조합 로직 장치.
- 조합 로직 장치에 있어서,제 1 입력 노드에 접속된 제 1 입력, 제 2 입력 노드에 접속된 제 2 입력, 제 3 입력 노드에 접속된 제어 입력, 및 출력을 갖는 제 1 멀티플렉서;제 4 입력 노드에 접속된 제 1 입력, 제 5 입력 노드에 접속된 제 2 입력, 상기 제 3 입력 노드에 접속된 제어 입력, 및 출력을 갖는 제 2 멀티플렉서;제 6 입력 노드에 접속된 제 1 입력, 제 7 입력 노드에 접속된 제 2 입력, 상기 제 3 입력 노드에 접속된 제어 입력, 및 출력을 갖는 제 3 멀티플렉서;제 8 입력 노드에 접속된 제 1 입력, 제 9 입력 노드에 접속된 제 2 입력, 상기 제 3 입력 노드에 접속된 제어 입력, 및 출력을 갖는 제 4 멀티플렉서;상기 제 1 멀티플렉서의 출력에 접속된 제 1 입력, 상기 제 2 멀티플렉서의 출력에 접속된 제 2 입력, 제 10 입력 노드에 접속된 제어 입력, 및 출력을 갖는 제 5 멀티플렉서;상기 제 3 멀티플렉서의 출력에 접속된 제 1 입력, 상기 제 4 멀티플렉서의 출력에 접속된 제 2 입력, 상기 제 10 입력 노드에 접속된 제어 입력, 및 출력을 갖는 제 6 멀티플렉서;상기 제 5 멀티플렉서에 출력된 접속된 제 1 입력, 상기 제 6 멀티플렉서의 출력에 접속된 제 2 입력, 제 11 입력 노드에 접속된 제어 입력, 및 출력 도체에 접속된 출력을 갖는 제 7 멀티플렉서;상기 제 1, 제 2, 제 3, 및 제 4 멀티플렉서들의 상기 입력 노드들을 교차하며, 사용자 프로그래머블 배선 소자에 의해 상기 입력 노드들의 개별 노드에 선택적으로 접속가능한 다수의 배선 도체들; 및상기 배선 도체들 중 하나에 접속된 입력과 사용자 프로그래머블 배선 소자에 의해 상기 제 1, 제 2, 제 3 및, 제 4 멀티플렉서들의 상기 입력 노드들의 개별 노드에 선택적으로 접속가능한 출력을 갖는 인버퍼를 포함하는 것을 특징으로 하는 조합 로직 장치.
- 제 43 항에 있어서, 상기 사용자 프로그래머블 배선 소자는 앤티퓨즈인 것을 특징으로 하는 조합 로직 장치.
- 제 43 항에 있어서, 상기 출력 도체에 접속된 출력 버퍼를 더 포함하는 것을 특징으로 하는 조합 로직 장치.
- 제 43 항에 있어서, 제 12 입력 노드에 접속된 제 1 입력, 제 13 입력 노드에 접속된 제 2 입력, 및 상기 제 10 입력 노드에 접속된 출력을 갖는 로직 게이트를 더 포함하는 것을 특징으로 하는 조합 로직 장치.
- 제 43 항에 있어서, 제 12 입력 노드에 접속된 제 1 입력, 제 13 입력 노드에 접속된 제 2 입력, 및 상기 제 11 입력 노드에 접속된 출력을 갖는 로직 게이트를 더 포함하는 것을 특징으로 하는 조합 로직 장치.
- 제 46 항에 있어서, 상기 로직 게이트는 AND 게이트인 것을 특징으로 하는 조합 로직 장치.
- 제 47 항에 있어서, 상기 로직 게이트는 OR 게이트인 것을 특징으로 하는 조합 로직 장치.
- 조합 로직 장치에 있어서.제 1 입력 노드에 접속된 제 1 입력, 제 2 입력 노드에 접속된 제 2 입력, 제 3 입력 노드에 접속된 제어 입력, 및 출력을 갖는 제 1 멀티플렉서;제 4 입력 노드에 접속된 제 1 입력, 제 5 입력 노드에 접속된 제 2 입력, 상기 제 3 입력 노드에 접속된 제어 입력, 및 출력을 갖는 제 2 멀티플렉서;제 6 입력 노드에 접속된 제 1 입력, 제 7 입력 노드에 접속된 제 2 입력, 상기 제 3 입력 노드에 접속된 제어 입력, 및 출력을 갖는 제 3 멀티플렉서;제 8 입력 노드에 접속된 제 1 입력, 제 9 입력 노드에 접속된 제 2 입력, 상기 제 3 입력 노드에 접속된 제어 입력, 및 출력을 갖는 제 4 멀티플렉서;상기 제 1 멀티플렉서의 출력에 접속된 제 1 입력, 상기 제 2 멀티플렉서의 출력에 접속된 제 2 입력, 제 10 입력 노드에 접속된 제어 입력, 및 출력을 갖는 제 5 멀티플렉서;상기 제 3 멀티플렉서의 출력에 접속된 제 1 입력, 상기 제 4 멀티플렉서의 출력에 접속된 제 2 입력, 상기 제 10 입력 노드에 접속된 제어 입력, 및 출력을 갖는 제 6 멀티플렉서;상기 제 5 멀티플렉서의 출력에 접속된 제 1 입력, 상기 제 6 멀티플렉서의 출력에 접속된 제 2 입력, 제 11 입력 노드에 접속된 제어 입력, 및 출력을 갖는 제 7 멀티플렉서;제 12 입력 노드에 접속된 제 1 입력, 제 13 입력 노드에 접속된 제 2 입력, 상기 제 7 멀티플렉서의 출력에 접속된 제어 입력, 및 출력 도체에 접속된 출력을 갖는 제 8 멀티플렉서;상기 제 1, 제 2, 제 3, 제 4, 및 제 8 멀티플렉서들의 상기 입력 노드들을 교차하며, 사용자 프로그래머블 배선 소자에 의해 상기 입력 노드들의 개별 노드에 선택적으로 접속가능한 다수의 배선 도체들;상기 배선 도체들 중 하나에 접속된 입력과 사용자 프로그래머블 배선 소자에 의해 상기 제 1, 제 2, 제 3 및 제 4 멀티플렉서들의 상기 입력 노드들의 개별 노드에 선택적으로 접속가능한 출력을 갖는 제 1 인버퍼; 및상기 배선 도체들 중 하나에 접속된 입력과 사용자 프로그래머블 배선 소자에 의해 상기 제 1, 제 2, 제 3 및 제 4 멀티플렉서들의 상기 입력 노드들의 개별 노드에 선택적으로 접속가능한 출력을 갖는 제 2 인버퍼를 포함하는 것을 특징으로 하는 조합 로직 장치.
- 제 50 항에 있어서, 상기 사용자 프로그래머블 배선 소자는 앤티퓨즈인 것을 특징으로 하는 조합 로직 장치.
- 제 50 항에 있어서, 상기 출력 도체에 접속된 출력 버퍼를 더 포함하는 것을 특징으로 하는 조합 로직 장치를 더 포함하는 것을 특징으로 하는 조합 로직 장치.
- 제 50 항에 있어서, 제 14 입력 노드에 접속된 제 1 입력, 제 15 입력 노드에 접속된 제 2 입력, 및 상기 제 10 입력 노드에 접속된 출력을 갖는 로직 게이트를 더 포함하는 것을 특징으로 하는 조합 로직 장치.
- 제 50 항에 있어서, 제 14 입력 노드에 접속된 제 1 입력, 제 15 입력 노드에 접속된 제 2 입력, 및 상기 제 11 입력 노드에 접속된 출력을 갖는 로직 게이트를 더 포함하는 것을 특징으로 하는 조합 로직 장치.
- 제 50 항에 있어서, 상기 로직 게이트는 AND 게이트인 것을 특징으로 하는 조합 로직 장치.
- 제 50 항에 있어서, 상기 로직 게이트는 OR 게이트인 것을 특징으로 하는 조합 로직 장치.
- 조합 로직 장치에 있어서,제 1 입력 노드에 접속된 제 1 입력, 제 2 입력 노드에 접속된 제 2 입력, 제 3 입력 노드에 접속된 제 3 입력, 제 4 입력 노드에 접속된 제 4 입력, 제 5 입력 노드에 접속된 제 1 제어 입력, 제 6 입력 노드에 접속된 제 2 제어 입력, 출력 도체에 접속된 출력을 갖는 멀티플렉서; 및배선 도체에 접속된 입력과 사용자 프로그래머블 배선 소자에 의해 상기 멀티플렉서의 상기 입력 노드들의 개별 노드에 선택적으로 접속가능한 출력을 갖는 인버퍼를 포함하는 것을 특징으로 하는 조합 로직 장치.
- 제 57 항에 있어서, 상기 사용자 프로그래머블 배선 소자는 앤티퓨즈인 것을 특징으로 하는 조합 로직 장치.
- 제 57 항에 있어서, 상기 출력 도체에 접속된 출력 버퍼를 더 포함하는 것을 특징으로 하는 조합 로직 장치.
- 제 57 항에 있어서, 제 7 입력 노드에 접속된 제 1 입력, 제 8 입력 노드에 접속된 제 2 입력, 및 상기 제 5 입력 노드에 접속된 출력을 갖는 로직 게이트를 더 포함하는 것을 특징으로 하는 조합 로직 장치.
- 제 57 항에 있어서, 제 7 입력 노드에 접속된 제 1 입력, 제 8 입력 노드에 접속된 제 2 입력, 및 상기 제 6 입력 노드에 접속된 출력을 갖는 로직 게이트를 더 포함하는 것을 특징으로 하는 조합 로직 장치.
- 제 60 항에 있어서, 상기 로직 게이트는 AND 게이트인 것을 특징으로 하는 조합 로직 장치.
- 제 61 항에 있어서, 상기 로직 게이트는 OR 게이트인 것을 특징으로 하는 조합 로직 장치.
- 조합 로직 장치에 있어서,제 1 입력 노드에 접속된 제 1 입력, 제 2 입력 노드에 접속된 제 2 입력, 제 3 입력 노드에 접속된 제 3 입력, 제 4 입력 노드에 접속된 제 4 입력, 제 5 입력 노드에 접속된 제 5 입력, 제 6 입력 노드에 접속된 제 6 입력, 제 7 입력 노드에 접속된 제 7 입력, 제 8 입력 노드에 접속된 제 8 입력, 제 9 입력 노드에 접속된 제 1 제어 입력, 제 10 입력 노드에 접속된 제 2 제어 입력, 제 11 입력 노드에 접속된 제 3 제어 입력, 및 출력 도체에 접속된 출력을 갖는 멀티플렉서;배선 도체에 접속된 입력과 프로그래머블 배선 소자에 의해 상기 멀티플렉서들의 상기 입력 노드들의 개별 노드에 선택적으로 접속가능한 출력을 갖는 인버퍼를 포함하는 것을 특징으로 하는 조합 로직 장치.
- 제 64 항에 있어서, 상기 사용자 프로그래머블 배선 소자는 앤티퓨즈인 것을 특징으로 하는 조합 로직 장치.
- 제 64 항에 있어서, 상기 출력 도체에 접속된 출력 버퍼를 더 포함하는 것을 특징으로 하는 조합 로직 장치.
- 제 64 항에 있어서, 제 12 입력 노드에 접속된 제 1 입력, 제 13 입력 노드에 접속된 제 2 입력, 및 상기 제 10 입력 노드에 접속된 출력을 갖는 로직 게이트를 더 포함하는 것을 특징으로 하는 조합 로직 장치.
- 제 64 항에 있어서, 제 12 입력 노드에 접속된 제 1 입력, 제 13 입력 노드에 접속된 제 2 입력, 및 상기 제 11 입력 노드에 접속된 출력을 갖는 로직 게이트를 더 포함하는 것을 특징으로 하는 조합 로직 장치.
- 제 67 항에 있어서, 상기 로직 게이트는 AND 게이트인 것을 특징으로 하는 조합 로직 장치.
- 제 68 항에 있어서, 상기 로직 게이트는 OR 게이트인 것을 특징으로 하는 조합 로직 장치.
- 제 1 항에 있어서, 상기 최소한 하나의 인버퍼의 상기 입력은 상기 사용자 프로그래머블 배선 소자에 의해 상기 입력 노드들의 개별 노드에 선택적으로 접속가능하며, 상기 최소한 하나의 인버퍼의 상기 출력은 상기 사용자 프로그래머블 배선 소자에 의해 상기 입력 노드들의 개별 노드에 선택적으로 접속가능한 것을 특징으로 하는 조합 로직 장치.
- 제 1 항에 있어서, 상기 제 1 멀티플렉서 플레인으로부터의 상기 최소한 하나의 제어 입력은 상기 제 1 멀티플렉서 플레인에 후속하는 상기 멀티플렉서 플레인 내의 상기 최소한 하나의 멀티플렉서로부터의 상기 최소한 하나의 제어 입력으로부터 구동되는 것을 특징으로 하는 조합 로직 장치.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/332,550 US5477165A (en) | 1986-09-19 | 1994-12-28 | Programmable logic module and architecture for field programmable gate array device |
US8/332,550 | 1994-12-28 | ||
PCT/US1995/013891 WO1996020534A1 (en) | 1994-12-28 | 1995-10-27 | Programmable logic module and architecture for field programmable gate array device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100252614B1 true KR100252614B1 (ko) | 2000-04-15 |
Family
ID=23298746
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970701218A KR100252614B1 (ko) | 1994-12-28 | 1995-10-27 | 필드 프로그래머블 게이트 어레이 소자용 프로그래머블논리 모 듈 및 구조 |
Country Status (7)
Country | Link |
---|---|
US (3) | US5477165A (ko) |
EP (1) | EP0800723A1 (ko) |
JP (1) | JPH10507605A (ko) |
KR (1) | KR100252614B1 (ko) |
AU (1) | AU4405196A (ko) |
CA (1) | CA2197221A1 (ko) |
WO (1) | WO1996020534A1 (ko) |
Families Citing this family (60)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5477165A (en) * | 1986-09-19 | 1995-12-19 | Actel Corporation | Programmable logic module and architecture for field programmable gate array device |
US5367208A (en) | 1986-09-19 | 1994-11-22 | Actel Corporation | Reconfigurable programmable interconnect architecture |
US5198705A (en) | 1990-05-11 | 1993-03-30 | Actel Corporation | Logic module with configurable combinational and sequential blocks |
GB9223226D0 (en) * | 1992-11-05 | 1992-12-16 | Algotronix Ltd | Improved configurable cellular array (cal ii) |
US5424655A (en) * | 1994-05-20 | 1995-06-13 | Quicklogic Corporation | Programmable application specific integrated circuit employing antifuses and methods therefor |
US5594363A (en) * | 1995-04-07 | 1997-01-14 | Zycad Corporation | Logic cell and routing architecture in a field programmable gate array |
US6028446A (en) * | 1995-06-06 | 2000-02-22 | Advanced Micro Devices, Inc. | Flexible synchronous and asynchronous circuits for a very high density programmable logic device |
US6114714A (en) * | 1995-11-07 | 2000-09-05 | Gangopadhyay; Shubhra | Antifuse development using α-c:h,n,f thin films |
US5784636A (en) * | 1996-05-28 | 1998-07-21 | National Semiconductor Corporation | Reconfigurable computer architecture for use in signal processing applications |
US5901279A (en) * | 1996-10-18 | 1999-05-04 | Hughes Electronics Corporation | Connection of spares between multiple programmable devices |
US5936426A (en) | 1997-02-03 | 1999-08-10 | Actel Corporation | Logic function module for field programmable array |
US6798224B1 (en) * | 1997-02-11 | 2004-09-28 | Micron Technology, Inc. | Method for testing semiconductor wafers |
US6060891A (en) | 1997-02-11 | 2000-05-09 | Micron Technology, Inc. | Probe card for semiconductor wafers and method and system for testing wafers |
US6014038A (en) * | 1997-03-21 | 2000-01-11 | Lightspeed Semiconductor Corporation | Function block architecture for gate array |
US6107825A (en) * | 1997-10-16 | 2000-08-22 | Altera Corporation | Input/output circuitry for programmable logic devices |
US6223313B1 (en) | 1997-12-05 | 2001-04-24 | Lightspeed Semiconductor Corporation | Method and apparatus for controlling and observing data in a logic block-based asic |
US6611932B2 (en) | 1997-12-05 | 2003-08-26 | Lightspeed Semiconductor Corporation | Method and apparatus for controlling and observing data in a logic block-based ASIC |
US6127843A (en) * | 1997-12-22 | 2000-10-03 | Vantis Corporation | Dual port SRAM memory for run time use in FPGA integrated circuits |
US6370140B1 (en) * | 1998-01-20 | 2002-04-09 | Cypress Semiconductor Corporation | Programmable interconnect matrix architecture for complex programmable logic device |
US6169416B1 (en) | 1998-09-01 | 2001-01-02 | Quicklogic Corporation | Programming architecture for field programmable gate array |
US6762621B1 (en) | 1998-12-31 | 2004-07-13 | Actel Corporation | Programmable multi-standard I/O architecture for FPGAs |
US6552410B1 (en) | 1999-08-31 | 2003-04-22 | Quicklogic Corporation | Programmable antifuse interfacing a programmable logic and a dedicated device |
DE19952898A1 (de) * | 1999-11-03 | 2001-05-10 | Behr Gmbh & Co | Vorrichtung zur Ansteuerung eines Stellgliedes einer Heizungs- oder Klimaanlage eines Kraftfahrzeuges |
US6819141B1 (en) * | 2000-03-14 | 2004-11-16 | International Business Machines Corporation | High speed, static digital multiplexer |
US6294927B1 (en) * | 2000-06-16 | 2001-09-25 | Chip Express (Israel) Ltd | Configurable cell for customizable logic array device |
US7426665B1 (en) | 2000-09-02 | 2008-09-16 | Actel Corporation | Tileable field-programmable gate array architecture |
US6870396B2 (en) * | 2000-09-02 | 2005-03-22 | Actel Corporation | Tileable field-programmable gate array architecture |
US6937063B1 (en) * | 2000-09-02 | 2005-08-30 | Actel Corporation | Method and apparatus of memory clearing with monitoring RAM memory cells in a field programmable gated array |
US7015719B1 (en) | 2000-09-02 | 2006-03-21 | Actel Corporation | Tileable field-programmable gate array architecture |
US6476636B1 (en) | 2000-09-02 | 2002-11-05 | Actel Corporation | Tileable field-programmable gate array architecture |
EP1365923B2 (en) * | 2001-02-28 | 2009-11-11 | DataLase Ltd | Laser coding |
US6633182B2 (en) * | 2001-09-05 | 2003-10-14 | Carnegie Mellon University | Programmable gate array based on configurable metal interconnect vias |
US6696856B1 (en) | 2001-10-30 | 2004-02-24 | Lightspeed Semiconductor Corporation | Function block architecture with variable drive strengths |
US6960935B1 (en) | 2001-12-18 | 2005-11-01 | Actel Corporation | Method and apparatus for cascade programming a chain of cores in an embedded environment |
US6800884B1 (en) | 2002-12-30 | 2004-10-05 | Actel Corporation | Inter-tile buffer system for a field programmable gate array |
US6774670B1 (en) | 2002-12-30 | 2004-08-10 | Actel Corporation | Intra-tile buffer system for a field programmable gate array |
US6774672B1 (en) | 2002-12-30 | 2004-08-10 | Actel Corporation | Field-programmable gate array architecture |
US6774669B1 (en) | 2002-12-30 | 2004-08-10 | Actel Corporation | Field programmable gate array freeway architecture |
US7375552B1 (en) | 2005-06-14 | 2008-05-20 | Xilinx, Inc. | Programmable logic block with dedicated and selectable lookup table outputs coupled to general interconnect structure |
US7274214B1 (en) | 2005-06-14 | 2007-09-25 | Xilinx, Inc. | Efficient tile layout for a programmable logic device |
US7276934B1 (en) | 2005-06-14 | 2007-10-02 | Xilinx, Inc. | Integrated circuit with programmable routing structure including diagonal interconnect lines |
US7256612B1 (en) | 2005-06-14 | 2007-08-14 | Xilinx, Inc. | Programmable logic block providing carry chain with programmable initialization values |
US7804719B1 (en) | 2005-06-14 | 2010-09-28 | Xilinx, Inc. | Programmable logic block having reduced output delay during RAM write processes when programmed to function in RAM mode |
US7268587B1 (en) | 2005-06-14 | 2007-09-11 | Xilinx, Inc. | Programmable logic block with carry chains providing lookahead functions of different lengths |
US7265576B1 (en) | 2005-06-14 | 2007-09-04 | Xilinx, Inc. | Programmable lookup table with dual input and output terminals in RAM mode |
US7253658B1 (en) * | 2005-06-14 | 2007-08-07 | Xilinx, Inc. | Integrated circuit providing direct access to multi-directional interconnect lines in a general interconnect structure |
US7482834B2 (en) * | 2006-10-19 | 2009-01-27 | Quicklogic Corporation | Programmable multiplexer |
CN100553147C (zh) * | 2007-04-25 | 2009-10-21 | 中国科学院半导体研究所 | 基于部分局部互连结构的fpga逻辑块 |
FR2933826B1 (fr) * | 2008-07-09 | 2011-11-18 | Univ Paris Curie | Reseau logique programmable, commutateur d'interconnexion et unite logique pour un tel reseau |
US8713327B1 (en) * | 2009-02-02 | 2014-04-29 | Xilinx, Inc. | Circuit for and method of enabling communication of cryptographic data |
US9077341B1 (en) * | 2013-03-14 | 2015-07-07 | Altera Corporation | Programmable matrix for the allocation of communication resources |
US9465766B1 (en) | 2013-10-29 | 2016-10-11 | Xilinx, Inc. | Isolation interface for master-slave communication protocols |
US9047474B1 (en) | 2014-02-21 | 2015-06-02 | Xilinx, Inc. | Circuits for and methods of providing isolation in an integrated circuit |
US9213866B1 (en) | 2014-04-01 | 2015-12-15 | Xilinx, Inc. | Circuits for and methods of preventing unauthorized access in an integrated circuit |
US9548741B1 (en) * | 2015-07-14 | 2017-01-17 | Technion Research And Development Foundation Ltd. | Memristive akers logic array |
US9768784B2 (en) * | 2016-01-28 | 2017-09-19 | Altera Corporation | Transformable logic and routing structures for datapath optimization |
US10312918B2 (en) * | 2017-02-13 | 2019-06-04 | High Performance Data Storage And Processing Corporation | Programmable logic design |
KR20210156985A (ko) | 2020-06-19 | 2021-12-28 | 삼성전자주식회사 | 일 함수 층들을 갖는 반도체 소자들 |
KR20210158607A (ko) | 2020-06-24 | 2021-12-31 | 삼성전자주식회사 | 캡핑층을 포함하는 반도체 소자 |
KR20210158615A (ko) | 2020-06-24 | 2021-12-31 | 삼성전자주식회사 | 게이트 라인을 포함하는 집적회로 소자 |
Family Cites Families (128)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3619583A (en) * | 1968-10-11 | 1971-11-09 | Bell Telephone Labor Inc | Multiple function programmable arrays |
US3731073A (en) * | 1972-04-05 | 1973-05-01 | Bell Telephone Labor Inc | Programmable switching array |
US3816725A (en) * | 1972-04-28 | 1974-06-11 | Gen Electric | Multiple level associative logic circuits |
US3818452A (en) * | 1972-04-28 | 1974-06-18 | Gen Electric | Electrically programmable logic circuits |
US3912914A (en) * | 1972-12-26 | 1975-10-14 | Bell Telephone Labor Inc | Programmable switching array |
US3849638A (en) * | 1973-07-18 | 1974-11-19 | Gen Electric | Segmented associative logic circuits |
US3987287A (en) * | 1974-12-30 | 1976-10-19 | International Business Machines Corporation | High density logic array |
NL7612223A (nl) * | 1976-11-04 | 1978-05-08 | Philips Nv | Geintegreerde schakeling. |
JPS5483341A (en) * | 1977-12-15 | 1979-07-03 | Nec Corp | Digital integrated circuit |
US4293783A (en) * | 1978-11-01 | 1981-10-06 | Massachusetts Institute Of Technology | Storage/logic array |
US4415818A (en) | 1979-01-16 | 1983-11-15 | Nippon Telegraph & Telephone Corp. | Programmable sequential logic circuit devices |
DE3009945A1 (de) * | 1979-03-15 | 1980-09-18 | Nippon Electric Co | Integrierter, logischer schaltkreis mit funktionspruefung |
US4293919A (en) * | 1979-08-13 | 1981-10-06 | International Business Machines Corporation | Level sensitive scan design (LSSD) system |
US4357678A (en) * | 1979-12-26 | 1982-11-02 | International Business Machines Corporation | Programmable sequential logic array mechanism |
JPS57111044A (en) * | 1980-12-27 | 1982-07-10 | Fujitsu Ltd | Master-slice type lsi device |
US4433331A (en) * | 1981-12-14 | 1984-02-21 | Bell Telephone Laboratories, Incorporated | Programmable logic array interconnection matrix |
US4717912A (en) * | 1982-10-07 | 1988-01-05 | Advanced Micro Devices, Inc. | Apparatus for producing any one of a plurality of signals at a single output |
JPH07119789B2 (ja) * | 1983-02-04 | 1995-12-20 | 株式会社日立製作所 | 半導体集積回路装置及びその診断方法 |
US4580215A (en) * | 1983-03-08 | 1986-04-01 | Itt Corporation | Associative array with five arithmetic paths |
US4847732A (en) * | 1983-09-15 | 1989-07-11 | Mosaic Systems, Inc. | Wafer and method of making same |
US4600846A (en) * | 1983-10-06 | 1986-07-15 | Sanders Associates, Inc. | Universal logic circuit modules |
GB8400959D0 (en) * | 1984-01-13 | 1984-02-15 | British Petroleum Co Plc | Semiconductor device |
US4870302A (en) * | 1984-03-12 | 1989-09-26 | Xilinx, Inc. | Configurable electrical circuit having configurable logic elements and configurable interconnects |
JPS60242678A (ja) * | 1984-05-17 | 1985-12-02 | Seiko Epson Corp | 半導体記憶装置 |
JPH0772744B2 (ja) * | 1984-09-04 | 1995-08-02 | 株式会社日立製作所 | 半導体集積回路装置 |
US5015855A (en) * | 1989-04-10 | 1991-05-14 | International Sensor Technology, Inc. | Radiation dosimetry by counting differentially ionized sample areas from heavy charged particle events |
US4713557A (en) * | 1984-09-26 | 1987-12-15 | Xilinx, Inc. | Bidirectional buffer amplifier |
US4642487A (en) * | 1984-09-26 | 1987-02-10 | Xilinx, Inc. | Special interconnect for configurable logic array |
ATE53152T1 (de) * | 1984-09-28 | 1990-06-15 | Siemens Ag | Schaltung zur logikgenerierung mit multiplexern. |
US4706216A (en) * | 1985-02-27 | 1987-11-10 | Xilinx, Inc. | Configurable logic element |
JPS61221938A (ja) * | 1985-03-28 | 1986-10-02 | Toshiba Corp | シ−ケンス回路 |
US5225719A (en) * | 1985-03-29 | 1993-07-06 | Advanced Micro Devices, Inc. | Family of multiple segmented programmable logic blocks interconnected by a high speed centralized switch matrix |
US4742252A (en) * | 1985-03-29 | 1988-05-03 | Advanced Micro Devices, Inc. | Multiple array customizable logic device |
US4963768A (en) * | 1985-03-29 | 1990-10-16 | Advanced Micro Devices, Inc. | Flexible, programmable cell array interconnected by a programmable switch matrix |
US5151623A (en) * | 1985-03-29 | 1992-09-29 | Advanced Micro Devices, Inc. | Programmable logic device with multiple, flexible asynchronous programmable logic blocks interconnected by a high speed switch matrix |
US4677318A (en) * | 1985-04-12 | 1987-06-30 | Altera Corporation | Programmable logic storage element for programmable logic devices |
US4758746A (en) * | 1985-08-12 | 1988-07-19 | Monolithic Memories, Inc. | Programmable logic array with added array of gates and added output routing flexibility |
US4706208A (en) * | 1985-09-03 | 1987-11-10 | American Telephone And Telegraph Company, At&T Bell Laboratories | Technique for the operational life test of microprocessors |
US4763020B1 (en) * | 1985-09-06 | 1997-07-08 | Ricoh Kk | Programmable logic device having plural programmable function cells |
WO1987002827A1 (en) * | 1985-10-29 | 1987-05-07 | 4C Electronics, Inc. | Programmable integrated crosspoint switch |
US5075576A (en) * | 1985-11-19 | 1991-12-24 | North American Philips Corporation | Field-programmable logic device with programmable foldback to control number of logic levels |
US4845633A (en) * | 1985-12-02 | 1989-07-04 | Apple Computer Inc. | System for programming graphically a programmable, asynchronous logic cell and array |
GB2188175B (en) * | 1986-03-18 | 1990-02-07 | Stc Plc | Data processing arrangement |
US4823181A (en) * | 1986-05-09 | 1989-04-18 | Actel Corporation | Programmable low impedance anti-fuse element |
US4789951A (en) * | 1986-05-16 | 1988-12-06 | Advanced Micro Devices, Inc. | Programmable array logic cell |
JPS6341048A (ja) * | 1986-08-06 | 1988-02-22 | Mitsubishi Electric Corp | 標準セル方式大規模集積回路 |
US5083083A (en) * | 1986-09-19 | 1992-01-21 | Actel Corporation | Testability architecture and techniques for programmable interconnect architecture |
US4910417A (en) * | 1986-09-19 | 1990-03-20 | Actel Corporation | Universal logic module comprising multiplexers |
US5477165A (en) * | 1986-09-19 | 1995-12-19 | Actel Corporation | Programmable logic module and architecture for field programmable gate array device |
US5015885A (en) * | 1986-09-19 | 1991-05-14 | Actel Corporation | Reconfigurable programmable interconnect architecture |
US4758745B1 (en) * | 1986-09-19 | 1994-11-15 | Actel Corp | User programmable integrated circuit interconnect architecture and test method |
US5451887A (en) | 1986-09-19 | 1995-09-19 | Actel Corporation | Programmable logic module and architecture for field programmable gate array device |
US5187393A (en) * | 1986-09-19 | 1993-02-16 | Actel Corporation | Reconfigurable programmable interconnect architecture |
US5172014A (en) * | 1986-09-19 | 1992-12-15 | Actel Corporation | Programmable interconnect architecture |
US4857774A (en) * | 1986-09-19 | 1989-08-15 | Actel Corporation | Testing apparatus and diagnostic method for use with programmable interconnect architecture |
US5019736A (en) * | 1986-11-07 | 1991-05-28 | Concurrent Logic, Inc. | Programmable logic cell and array |
US4786904A (en) * | 1986-12-15 | 1988-11-22 | Zoran Corporation | Electronically programmable gate array having programmable interconnect lines |
US4761570A (en) * | 1987-02-12 | 1988-08-02 | Harris Corporation | Programmable logic device with programmable signal inhibition and inversion means |
US5046035A (en) * | 1987-08-26 | 1991-09-03 | Ict International Cmos Tech., Inc. | High-performance user programmable logic device (PLD) |
EP0317287B1 (en) * | 1987-11-20 | 1992-11-11 | Kawasaki Steel Corporation | Programmable logic device |
US4847612A (en) * | 1988-01-13 | 1989-07-11 | Plug Logic, Inc. | Programmable logic device |
US5023606A (en) * | 1988-01-13 | 1991-06-11 | Plus Logic, Inc. | Programmable logic device with ganged output pins |
US4912342A (en) * | 1988-05-05 | 1990-03-27 | Altera Corporation | Programmable logic device with array blocks with programmable clocking |
US4871930A (en) * | 1988-05-05 | 1989-10-03 | Altera Corporation | Programmable logic device with array blocks connected via programmable interconnect |
US4903223A (en) * | 1988-05-05 | 1990-02-20 | Altera Corporation | Programmable logic device with programmable word line connections |
DE3927033C2 (de) * | 1988-08-23 | 2000-12-21 | Seiko Epson Corp | Halbleiterbauelement mit Antifuse-Elektrodenanordnung und Verfahren zu seiner Herstellung |
JP2723926B2 (ja) * | 1988-09-20 | 1998-03-09 | 川崎製鉄株式会社 | プログラマブル・ロジツク・デバイス |
GB8828828D0 (en) * | 1988-12-09 | 1989-01-18 | Pilkington Micro Electronics | Semiconductor integrated circuit |
US5231588A (en) * | 1989-08-15 | 1993-07-27 | Advanced Micro Devices, Inc. | Programmable gate array with logic cells having symmetrical input/output structures |
US5489857A (en) * | 1992-08-03 | 1996-02-06 | Advanced Micro Devices, Inc. | Flexible synchronous/asynchronous cell structure for a high density programmable logic device |
US5457409A (en) * | 1992-08-03 | 1995-10-10 | Advanced Micro Devices, Inc. | Architecture of a multiple array high density programmable logic device with a plurality of programmable switch matrices |
US5185706A (en) * | 1989-08-15 | 1993-02-09 | Advanced Micro Devices, Inc. | Programmable gate array with logic cells having configurable output enable |
US4914055A (en) * | 1989-08-24 | 1990-04-03 | Advanced Micro Devices, Inc. | Semiconductor antifuse structure and method |
US5400262A (en) * | 1989-09-20 | 1995-03-21 | Aptix Corporation | Universal interconnect matrix array |
CA2026873C (en) * | 1989-10-04 | 1997-06-17 | Stephen C. Jacobsen | Mechanical/electrical displacement transducer |
US5140193A (en) * | 1990-03-27 | 1992-08-18 | Xilinx, Inc. | Programmable connector for programmable logic device |
US5070384A (en) * | 1990-04-12 | 1991-12-03 | Actel Corporation | Electrically programmable antifuse element incorporating a dielectric and amorphous silicon interlayer |
US5181096A (en) * | 1990-04-12 | 1993-01-19 | Actel Corporation | Electrically programmable antifuse incorporating dielectric and amorphous silicon interlayer |
US5404029A (en) * | 1990-04-12 | 1995-04-04 | Actel Corporation | Electrically programmable antifuse element |
US5267187A (en) * | 1990-05-10 | 1993-11-30 | Xilinx Inc | Logic structure and circuit for fast carry |
US5055718A (en) * | 1990-05-11 | 1991-10-08 | Actel Corporation | Logic module with configurable combinational and sequential blocks |
US5198705A (en) * | 1990-05-11 | 1993-03-30 | Actel Corporation | Logic module with configurable combinational and sequential blocks |
US5073729A (en) * | 1990-06-22 | 1991-12-17 | Actel Corporation | Segmented routing architecture |
US5132571A (en) * | 1990-08-01 | 1992-07-21 | Actel Corporation | Programmable interconnect architecture having interconnects disposed above function modules |
US5245227A (en) * | 1990-11-02 | 1993-09-14 | Atmel Corporation | Versatile programmable logic cell for use in configurable logic arrays |
US5144166A (en) * | 1990-11-02 | 1992-09-01 | Concurrent Logic, Inc. | Programmable logic cell and array |
US5220213A (en) * | 1991-03-06 | 1993-06-15 | Quicklogic Corporation | Programmable application specific integrated circuit and logic cell therefor |
US5416367A (en) * | 1991-03-06 | 1995-05-16 | Quicklogic Corporation | Programmable application specific integrated circuit and logic cell therefor |
US5122685A (en) * | 1991-03-06 | 1992-06-16 | Quicklogic Corporation | Programmable application specific integrated circuit and logic cell therefor |
US5313119A (en) * | 1991-03-18 | 1994-05-17 | Crosspoint Solutions, Inc. | Field programmable gate array |
US5208490A (en) * | 1991-04-12 | 1993-05-04 | Hewlett-Packard Company | Functionally complete family of self-timed dynamic logic circuits |
EP0515043A3 (en) | 1991-05-24 | 1993-11-18 | Actel Corp | Direct interconnect for functional circuit module array |
US5290734A (en) * | 1991-06-04 | 1994-03-01 | Vlsi Technology, Inc. | Method for making anti-fuse structures |
US5260611A (en) * | 1991-09-03 | 1993-11-09 | Altera Corporation | Programmable logic array having local and long distance conductors |
US5550782A (en) | 1991-09-03 | 1996-08-27 | Altera Corporation | Programmable logic array integrated circuits |
JPH05252025A (ja) * | 1991-10-28 | 1993-09-28 | Texas Instr Inc <Ti> | 論理モジュールおよび集積回路 |
US5270587A (en) * | 1992-01-06 | 1993-12-14 | Micron Technology, Inc. | CMOS logic cell for high-speed, zero-power programmable array logic devices |
US5521835A (en) * | 1992-03-27 | 1996-05-28 | Xilinx, Inc. | Method for programming an FPLD using a library-based technology mapping algorithm |
US5258668A (en) * | 1992-05-08 | 1993-11-02 | Altera Corporation | Programmable logic array integrated circuits with cascade connections between logic modules |
US5254886A (en) * | 1992-06-19 | 1993-10-19 | Actel Corporation | Clock distribution scheme for user-programmable logic array architecture |
US5331226A (en) * | 1992-07-23 | 1994-07-19 | Xilinx, Inc. | Logic cell for field programmable gate array having optional input inverters |
US5386154A (en) * | 1992-07-23 | 1995-01-31 | Xilinx, Inc. | Compact logic cell for field programmable gate array chip |
US5365125A (en) * | 1992-07-23 | 1994-11-15 | Xilinx, Inc. | Logic cell for field programmable gate array having optional internal feedback and optional cascade |
US5291079A (en) * | 1992-07-23 | 1994-03-01 | Xilinx, Inc. | Configuration control unit for programming a field programmable gate array and reading array status |
KR960003373B1 (ko) * | 1992-09-29 | 1996-03-09 | 후지쓰 가부시키가이샤 | 프로그래머블 논리회로 |
US5308795A (en) * | 1992-11-04 | 1994-05-03 | Actel Corporation | Above via metal-to-metal antifuse |
GB9223226D0 (en) * | 1992-11-05 | 1992-12-16 | Algotronix Ltd | Improved configurable cellular array (cal ii) |
US5357153A (en) | 1993-01-28 | 1994-10-18 | Xilinx, Inc. | Macrocell with product-term cascade and improved flip flop utilization |
US5302866A (en) * | 1993-03-18 | 1994-04-12 | Xilinx, Inc. | Input circuit block and method for PLDs with register clock enable selection |
US5483178A (en) * | 1993-03-29 | 1996-01-09 | Altera Corporation | Programmable logic device with logic block outputs coupled to adjacent logic block output multiplexers |
US5341044A (en) * | 1993-04-19 | 1994-08-23 | Altera Corporation | Flexible configuration logic array block for programmable logic devices |
US5546018A (en) * | 1993-09-02 | 1996-08-13 | Xilinx, Inc. | Fast carry structure with synchronous input |
US5481206A (en) * | 1993-09-02 | 1996-01-02 | Xilinx, Inc. | Circuit for fast carry and logic |
CA2126265A1 (en) | 1993-09-27 | 1995-03-28 | Michael Robert Cantone | System for synthesizing field programmable gate array implementations from high level circuit descriptions |
US5448185A (en) * | 1993-10-27 | 1995-09-05 | Actel Corporation | Programmable dedicated FPGA functional blocks for multiple wide-input functions |
KR960002333B1 (ko) | 1993-12-23 | 1996-02-16 | 재단법인한국전자통신연구소 | 논리 집적회로 모듈 |
JP3081754B2 (ja) | 1994-06-03 | 2000-08-28 | 株式会社東芝 | プログラマブル半導体集積回路 |
KR960003103A (ko) | 1994-06-30 | 1996-01-26 | 윌리엄 이. 힐러 | 연합 헤테로젠니우스 필드 프로그래머블 게이트 어레이 논리 모듈 및 그 형성방법 |
FR2723663B1 (fr) * | 1994-08-10 | 1996-10-31 | Motorola Semiconducteurs | Dispositifs fusibles a semiconducteur |
US5444287A (en) * | 1994-08-10 | 1995-08-22 | International Business Machines Corporation | Thermally activated noise immune fuse |
US5465055A (en) * | 1994-10-19 | 1995-11-07 | Crosspoint Solutions, Inc. | RAM-logic tile for field programmable gate arrays |
US5537341A (en) * | 1995-02-10 | 1996-07-16 | Jonathan Rose | Complementary architecture for field-programmable gate arrays |
US5594363A (en) | 1995-04-07 | 1997-01-14 | Zycad Corporation | Logic cell and routing architecture in a field programmable gate array |
US5541530A (en) * | 1995-05-17 | 1996-07-30 | Altera Corporation | Programmable logic array integrated circuits with blocks of logic regions grouped into super-blocks |
US5552721A (en) | 1995-06-05 | 1996-09-03 | International Business Machines Corporation | Method and system for enhanced drive in programmmable gate arrays |
US5600263A (en) | 1995-08-18 | 1997-02-04 | Xilinx, Inc. | Configuration modes for a time multiplexed programmable logic device |
US5583450A (en) | 1995-08-18 | 1996-12-10 | Xilinx, Inc. | Sequencer for a time multiplexed programmable logic device |
TWI404338B (zh) * | 2010-04-21 | 2013-08-01 | Richtek Technology Corp | 多通道調節器系統的相位交錯控制方法 |
-
1994
- 1994-12-28 US US08/332,550 patent/US5477165A/en not_active Expired - Lifetime
-
1995
- 1995-09-01 US US08/522,945 patent/US5606267A/en not_active Expired - Lifetime
- 1995-10-27 CA CA002197221A patent/CA2197221A1/en not_active Abandoned
- 1995-10-27 EP EP95942836A patent/EP0800723A1/en not_active Ceased
- 1995-10-27 AU AU44051/96A patent/AU4405196A/en not_active Abandoned
- 1995-10-27 KR KR1019970701218A patent/KR100252614B1/ko not_active IP Right Cessation
- 1995-10-27 JP JP8520438A patent/JPH10507605A/ja active Pending
- 1995-10-27 WO PCT/US1995/013891 patent/WO1996020534A1/en not_active Application Discontinuation
-
1996
- 1996-11-13 US US08/746,554 patent/US5698992A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0800723A1 (en) | 1997-10-15 |
AU4405196A (en) | 1996-07-19 |
US5698992A (en) | 1997-12-16 |
JPH10507605A (ja) | 1998-07-21 |
CA2197221A1 (en) | 1996-07-04 |
US5477165A (en) | 1995-12-19 |
WO1996020534A1 (en) | 1996-07-04 |
US5606267A (en) | 1997-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100252614B1 (ko) | 필드 프로그래머블 게이트 어레이 소자용 프로그래머블논리 모 듈 및 구조 | |
US5570041A (en) | Programmable logic module and architecture for field programmable gate array device | |
US5530813A (en) | Field-programmable electronic crossbar system and method for using same | |
US5656950A (en) | Interconnect lines including tri-directional buffer circuits | |
US5015884A (en) | Multiple array high performance programmable logic device family | |
US5818254A (en) | Multi-tiered hierarchical high speed switch matrix structure for very high-density complex programmable logic devices | |
US4963768A (en) | Flexible, programmable cell array interconnected by a programmable switch matrix | |
KR950000358B1 (ko) | 프로그램 가능 논리소자 | |
US5635851A (en) | Read and writable data bus particularly for programmable logic devices | |
US5391942A (en) | Clock distribution scheme for user-programmable logic array architecture | |
JPH0256114A (ja) | プログラマブル配線を介して結合されるアレイブロックを有するプログラマブル論理デバイス | |
US20030072185A1 (en) | Programmable logic device with redundant circuitry | |
JPH07504797A (ja) | 論理積項の縦続接続および改良したフリップフロップ利用を伴うマクロセル | |
WO1996038917A1 (en) | Very high-density complex programmable logic devices with a multi-tiered hierarchical switch matrix and optimized flexible logic allocation | |
JPH0379125A (ja) | 構成可能論理アレイ | |
JPH06318638A (ja) | プログラマブル論理アレイ集積回路 | |
JPH05218199A (ja) | 複数の入力/出力(i/o)ピンを有する集積回路 | |
Ahrens et al. | An FPGA family optimized for high densities and reduced routing delay | |
JPH06188725A (ja) | 集積回路 | |
US6630842B1 (en) | Routing architecture for a programmable logic device | |
US5760719A (en) | Programmable I/O cell with data conversion capability | |
US6970014B1 (en) | Routing architecture for a programmable logic device | |
US5869982A (en) | Programmable I/O cell with data conversion capability | |
US6094064A (en) | Programmable logic device incorporating and input/output overflow bus | |
Tavana et al. | Logic block and routing considerations for a new SRAM-based FPGA architecture |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090116 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |