JP2723926B2 - プログラマブル・ロジツク・デバイス - Google Patents

プログラマブル・ロジツク・デバイス

Info

Publication number
JP2723926B2
JP2723926B2 JP63235293A JP23529388A JP2723926B2 JP 2723926 B2 JP2723926 B2 JP 2723926B2 JP 63235293 A JP63235293 A JP 63235293A JP 23529388 A JP23529388 A JP 23529388A JP 2723926 B2 JP2723926 B2 JP 2723926B2
Authority
JP
Japan
Prior art keywords
wiring
input
output terminals
switch
programmable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63235293A
Other languages
English (en)
Other versions
JPH0282814A (ja
Inventor
誠 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JFE Steel Corp
Original Assignee
Kawasaki Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Steel Corp filed Critical Kawasaki Steel Corp
Priority to JP63235293A priority Critical patent/JP2723926B2/ja
Priority to US07/408,523 priority patent/US5003200A/en
Priority to DE68917235T priority patent/DE68917235T2/de
Priority to EP89309471A priority patent/EP0360540B1/en
Priority to CA000611857A priority patent/CA1313234C/en
Priority to KR1019890013545A priority patent/KR940007002B1/ko
Publication of JPH0282814A publication Critical patent/JPH0282814A/ja
Application granted granted Critical
Publication of JP2723926B2 publication Critical patent/JP2723926B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17736—Structural details of routing resources
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17704—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Logic Circuits (AREA)

Description

【発明の詳細な説明】 【産業上の利用分野】
本発明は、ユーザが手元において任意の論理回路を電
気的にプログラム可能なプログラマブル・ロジツク・デ
バイスに係り、特に、高機能で且つ省面積を実現するプ
ログラム可能な配線を備えた、プログラム可能な論理要
素を複数個含み、該論理要素をプログラム可能な配線で
接続したプログラマブル・ロジツク・デバイスの改良に
関するものである。
【従来の技術】
従来より、ユーザが手元において任意の論理回路を実
現可能に構成された集積回路であるプログラマブル・ロ
ジツク・デバイス（以下、PLDと称する）が知られてい
る。 このPLDは、主に、ユーザ独自の論理を構築するため
のコンフイグラブルなプログラマブル論理要素（以下、
PLEと称する）と、該PLEの論理機能及び内部配線の接続
を決定するための回路機能定義用のメモリ・セルと、装
置の外部パツケージ・ピンと内部論理回路（PLE）との
間のインターフエイスを行うためのプログラマブル入出
力ブロツク（以下、IOBと称する）と、該IOB及びPLEの
入出力を希望のネツトワークに接続する配線パスを与え
るためのプログラマブルな配線と、から構成されてい
る。 前記プログラマブルな配線は、従来、例えば第９図に
示す如く、各PLE10（及びIOB）の行と行の間にある水平
方向の配線12と、各PLE10（及びIOB）の列と列の間にあ
る垂直方向の配線14と、各配線12と14の行と列の交点に
配置された、隣接する列と行からの配線を交差させるた
めの配線間スイツチ16Aを含むスイツチング・マトリツ
クス16と、各配線12、14のPLE10と対応する位置に配設
された、各PLE10の入出力を前記配線12又は14に接続す
るための入出力スイツチ（以下、IOSと称する）18から
構成されていた（特開昭61−280120参照）。 前記配線間スイツチ16A及びIOS18は、それぞれ、回路
機能定義データの各ビツトで制御可能とされており、こ
れによつて、任意の配線を実現するようにされている。 しかしながら、従来は、各PLE10のIOS18と、配線間ス
イツチ16Aが独立して設けられていたため、PLE10間の遠
近に拘わらず、必ず２個のIOS18と最低１個のスイツチ
ング・マトリツクス16を通す必要があり、スイツチ数が
多く、配線が大変であると共に、PLDの面積が大きくな
つてしまつていた。又、信号が通過するゲート（又はス
イツチ）が多くなるため、信号の減衰や信頼性低下とい
う問題もあつた。
【発明が達成しようとする課題】
本発明は、前記従来の問題点を解消するべくなされた
もので、プログラム可能な配線の最適化を図つて、スイ
ッチ数を減らし、高機能、省面積を実現可能なPLDを提
供することを目的とする。
【課題を達成するための手段】
本発明は、略格子状に配設された、プログラム可能な
論理要素を複数個含み、該論理要素をプログラム可能な
配線で接続したプログラマブル・ロジツク・デバイスに
おいて、前記プログラム可能な配線が、前記論理要素で
構成される格子の中に配設される、複数の入出力端子を
有し、該入出力端子を相互に接続するためのスイツチが
内蔵された、複数のスイツチ・ステーシヨンと、該スイ
ツチ・ステーシヨンの入出力端子の一部を、前記格子の
略対角線方向に隣接する論理要素の入出力端子に直接接
続する配線と、前記スイツチ・ステーシヨンの入出力端
子の一部を、前記格子の略格子線方向に隣接するスイツ
チ・ステーシヨンの入出力端子に直接接続する配線とを
少なくとも含むことにより、前記課題を達成したもので
ある。
【発明の作用及び効果】
発明者等が多数の設計例を調査したところ、PLE間の
配線の大半（６割以上）が、隣接するPLE同士を結ぶも
のであることが判明した。本発明は、このような調査結
果に基づいてなされたもので、特に隣接するPLE間の接
続を容易とすることによつて、スイツチ数を減らし、高
機能及び省面積を実現したものである。 即ち、本発明においては、プログラム可能な配線を、
第１図に示す如く、PLE10で構成される格子の中に配設
される複数のスイツチ・ステーシヨン（以下、SSと称す
る）20と、該SS20の入出力端子の一部を、前記格子の略
対角線方向に隣接するPLE10に直接接続する、図の斜め
方向の配線22と、前記SS20の入出力端子の一部を、前記
格子の略格子線方向に隣接するSSに直接接続する、図の
上下又は左右方向の配線24とを含むものとしている。こ
こで、前記PLE10の入出力端子は、例えば第２図に示す
如く、Ａ、Din、Ｂ、Ｃ、RD、Ｗ、Ｙ、Ｋ、Ｄ、Ｚ、C
E、Ｘを含む構成とすることができる。又、前記SS20の
入出力端子は、例えば第３図に示す如く、Ｙ、Ｋ、Ｄ、
W1〜W4、Ｚ、CE、Ｘ、S1〜S4、Ａ、Din、Ｂ、E1〜E4、
Ｗ、RD、Ｃ、N1〜N4を含む構成とすることができる。 従つて、第４図に例示する如く、通過するスイツチ数
が、従来のIOSの分だけ少なくてすむ。特に、隣接するP
LE10間の接続は、SS20を１つ経由するだけですむ。 又、SS20に接続される配線の信号方向が明確化し、入
出力関係がはつきりするため、従来のように例えば出力
同士を無用にスイツチする必要がない。従つて、接続不
要なパスが明らかになり、回路の最適化が行われ、この
点でもスイツチ数を減少できる。 更に、PLE入出力で等価なものがあれば、それらを明
確に考慮できるため、少ないスイツチ数で制約の多い構
成にした場合でも配線自由度の低下が少ない。 以上のように、本発明によれば、IOSを通す必要がな
く、スイツチ数が減少するので、配線がし易く、高機能
である。特に隣接するPLEの配線は圧倒的に有利であ
る。又、スイツチ数が減少するので、省面積を実現する
ことができる。
【実施例】
以下、図面を参照して、本発明の実施例を詳細に説明
する。 本実施例は、第５図に示す如く、PLE10を複数個含
み、該PLE10をプログラム可能な配線で接続したPLDにお
いて、前記プログラム可能な配線が、複数の入出力端子
Ｘ、Ｗ、Ｑ、S1、S2、Ｂ、Ａ、Ｅ、CK、Ｃ、N1、N2を有
し、該入出力端子を相互に接続するためのスイツチ20A
（第８図参照）が内蔵された複数のSS20と、該SS20の入
出力端子の一部Ｘ、Ｑ、Ｂ、Ａ、CK、Ｃを、隣接するPL
E104に直接接続する、図の斜め方向の配線22と、前記SS
20の入出力端子の残部Ｗ、S1、S2、Ｅ、N1、N2を、隣接
するSS20に直接接続する、図の左右又は上下方向の配線
24とを含むようにしたものである。 前記PLE10は、例えば第６図に示す如く、汎用入力
Ａ、Ｂ、Ｃが入力される組合わせ論理回路（例えばAND
回路）10Aと、該組合わせ論理回路10Aの組合わせ論理出
力ＸをクロツクCKに応じて遅延して出力Ｑを発生するフ
リツプフロツプ10Bと、から構成される順序回路とする
ことができる。 前記SS20は、例えば第７図に示すようなスイツチ・テ
ーブルを実現するものとすることができる。第７図のス
イツチ・テーブルを実現するSS20は、例えば第８図に示
す如く、多数のスイツチ20Aを用いて構成することがで
きる。 本実施例においては、順序回路とされた各PLE10内の
機能及びSS20内の配線を適切にプログラムすることによ
つて、任意の順序回路を実現できる。 なお、前記実施例においては、PLE10が、組合わせ論
理回路10Aとフリツプフロツプ10Bを含む順序回路とされ
ていたが、PLE10の種類はこれに限定されない。 又、SS20が実現するスイツチ・テーブル及びその具体
的回路構成も実施例に限定されない。 更に、PLE10とSS20の実際の配置も、概念的に図１の
接続関係を満足するものであれば、図１の配置に限定さ
れない。
【図面の簡単な説明】
第１図は、本発明に係るプログラマブル・ロジツク・デ
バイス（PLD）の基本的な構成を示すブロツク線図、 第２図は、第１図で用いられるプログラマブル論理要素
（PLE）の入出力端子の例を示すブロツク線図、 第３図は、同じくスイツチ・ステーシヨン（SS）の入出
力端子の例を示すブロツク線図、 第４図は、本発明の作用を説明するためのブロツク線
図、 第５図は、本発明に係るPLDの実施例の構成を示すブロ
ツク線図、 第６図は、実施例で用いられているPLEの構成を示すブ
ロツク線図、 第７図は、実施例で用いられているスイツチ・ステーシ
ヨンのスイツチ・テーブルの例を示す線図、 第８図は、前記スイツチ・テーブルに基づいたスイツチ
・ステーシヨンの回路の例を示す回路図、 第９図は、従来のプログラム可能な配線を含むPLDの一
例を示すブロツク線図である。 10……プログラマブル論理要素（PLE）、 20……スイツチ・ステーシヨン（SS）、 Ｙ、Ｋ、Ｄ、W1〜W4、Ｚ、CE、Ｘ、S1〜S4、Ａ、Din、
Ｂ、E1〜E4、Ｗ、RD、Ｃ、N1〜N4……入出力端子、 20A……スイツチ、 22、24……配線。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】略格子状に配設された、プログラム可能な
    論理要素を複数個含み、該論理要素をプログラム可能な
    配線で接続したプログラマブル・ロジツク・デバイスに
    おいて、 前記プログラム可能な配線が、 前記論理要素で構成される格子の中に配設される、複数
    の入出力端子を有し、該入出力端子を相互に接続するた
    めのスイツチが内蔵された、複数のスイツチ・ステーシ
    ヨンと、 該スイツチ・ステーシヨンの入出力端子の一部を、前記
    格子の略対角線方向に隣接する論理要素の入出力端子に
    直接接続する配線と、 前記スイツチ・ステーシヨンの入出力端子の一部を、前
    記格子の略格子線方向に隣接するスイツチ・ステーシヨ
    ンの入出力端子に直接接続する配線と、 を少なくとも含むことを特徴とするプログラマブル・ロ
    ジツク・デバイス。
JP63235293A 1988-09-20 1988-09-20 プログラマブル・ロジツク・デバイス Expired - Lifetime JP2723926B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP63235293A JP2723926B2 (ja) 1988-09-20 1988-09-20 プログラマブル・ロジツク・デバイス
US07/408,523 US5003200A (en) 1988-09-20 1989-09-18 Programmable logic device having programmable wiring for connecting adjacent programmable logic elements through a single switch station
DE68917235T DE68917235T2 (de) 1988-09-20 1989-09-19 Programmierbare logische Schaltung.
EP89309471A EP0360540B1 (en) 1988-09-20 1989-09-19 Programmable logic device
CA000611857A CA1313234C (en) 1988-09-20 1989-09-19 Programmable logic device
KR1019890013545A KR940007002B1 (ko) 1988-09-20 1989-09-20 프로그램 가능한 논리소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63235293A JP2723926B2 (ja) 1988-09-20 1988-09-20 プログラマブル・ロジツク・デバイス

Publications (2)

Publication Number Publication Date
JPH0282814A JPH0282814A (ja) 1990-03-23
JP2723926B2 true JP2723926B2 (ja) 1998-03-09

Family

ID=16983967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63235293A Expired - Lifetime JP2723926B2 (ja) 1988-09-20 1988-09-20 プログラマブル・ロジツク・デバイス

Country Status (6)

Country Link
US (1) US5003200A (ja)
EP (1) EP0360540B1 (ja)
JP (1) JP2723926B2 (ja)
KR (1) KR940007002B1 (ja)
CA (1) CA1313234C (ja)
DE (1) DE68917235T2 (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5172014A (en) * 1986-09-19 1992-12-15 Actel Corporation Programmable interconnect architecture
US5451887A (en) * 1986-09-19 1995-09-19 Actel Corporation Programmable logic module and architecture for field programmable gate array device
US5477165A (en) * 1986-09-19 1995-12-19 Actel Corporation Programmable logic module and architecture for field programmable gate array device
GB8906145D0 (en) * 1989-03-17 1989-05-04 Algotronix Ltd Configurable cellular array
KR910019338A (ko) * 1990-04-11 1991-11-30 야기 야스히로 프로그램가능 배선
US5198705A (en) * 1990-05-11 1993-03-30 Actel Corporation Logic module with configurable combinational and sequential blocks
US5073729A (en) * 1990-06-22 1991-12-17 Actel Corporation Segmented routing architecture
US5191241A (en) * 1990-08-01 1993-03-02 Actel Corporation Programmable interconnect architecture
US5144166A (en) * 1990-11-02 1992-09-01 Concurrent Logic, Inc. Programmable logic cell and array
US5079451A (en) * 1990-12-13 1992-01-07 Atmel Corporation Programmable logic device with global and local product terms
US5298805A (en) * 1991-08-29 1994-03-29 National Semiconductor Corporation Versatile and efficient cell-to-local bus interface in a configurable logic array
US5317209A (en) * 1991-08-29 1994-05-31 National Semiconductor Corporation Dynamic three-state bussing capability in a configurable logic array
US5436575A (en) * 1991-09-03 1995-07-25 Altera Corporation Programmable logic array integrated circuits
US5883850A (en) * 1991-09-03 1999-03-16 Altera Corporation Programmable logic array integrated circuits
JPH05252025A (ja) * 1991-10-28 1993-09-28 Texas Instr Inc <Ti> 論理モジュールおよび集積回路
US5254886A (en) * 1992-06-19 1993-10-19 Actel Corporation Clock distribution scheme for user-programmable logic array architecture
US5294846A (en) * 1992-08-17 1994-03-15 Paivinen John O Method and apparatus for programming anti-fuse devices
GB9223226D0 (en) * 1992-11-05 1992-12-16 Algotronix Ltd Improved configurable cellular array (cal ii)
US5535342A (en) * 1992-11-05 1996-07-09 Giga Operations Corporation Pld connector for module having configuration of either first PLD or second PLD and reconfigurable bus for communication of two different bus protocols
US5424655A (en) * 1994-05-20 1995-06-13 Quicklogic Corporation Programmable application specific integrated circuit employing antifuses and methods therefor
US5495181A (en) * 1994-12-01 1996-02-27 Quicklogic Corporation Integrated circuit facilitating simultaneous programming of multiple antifuses
US5552720A (en) * 1994-12-01 1996-09-03 Quicklogic Corporation Method for simultaneous programming of multiple antifuses
US5646546A (en) * 1995-06-02 1997-07-08 International Business Machines Corporation Programmable logic cell having configurable gates and multiplexers
US5970255A (en) * 1995-10-16 1999-10-19 Altera Corporation System for coupling programmable logic device to external circuitry which selects a logic standard and uses buffers to modify output and input signals accordingly
JP3486725B2 (ja) * 1995-11-28 2004-01-13 株式会社ルネサステクノロジ 可変論理集積回路
US5744980A (en) * 1996-02-16 1998-04-28 Actel Corporation Flexible, high-performance static RAM architecture for field-programmable gate arrays
US5715197A (en) 1996-07-29 1998-02-03 Xilinx, Inc. Multiport RAM with programmable data port configuration
US5781032A (en) * 1996-09-09 1998-07-14 International Business Machines Corporation Programmable inverter circuit used in a programmable logic cell
DE29824773U1 (de) * 1997-01-29 2002-10-31 Elixent Ltd Feldprogrammierbare Prozessoranordnungen
US5999104A (en) * 1997-12-03 1999-12-07 Ford Motor Company Method of producing customizable automotive electronic systems
US6005488A (en) * 1997-12-03 1999-12-21 Ford Motor Company User control interface architecture for automotive electronic systems
EP1005162A3 (en) * 1998-11-26 2003-04-02 International Business Machines Corporation Circuit and method for implementing combinatorial logic functions
GB2374242B (en) 2001-04-07 2005-03-16 Univ Dundee Integrated circuit and related improvements
US7279929B1 (en) 2005-06-14 2007-10-09 Xilinx, Inc. Integrated circuit with programmable routing structure including straight and diagonal interconnect lines
US7276934B1 (en) * 2005-06-14 2007-10-02 Xilinx, Inc. Integrated circuit with programmable routing structure including diagonal interconnect lines
US7895560B2 (en) * 2006-10-02 2011-02-22 William Stuart Lovell Continuous flow instant logic binary circuitry actively structured by code-generated pass transistor interconnects
US7710148B2 (en) * 2008-06-02 2010-05-04 Suvolta, Inc. Programmable switch circuit and method, method of manufacture, and devices and systems including the same
US10719079B2 (en) 2017-06-22 2020-07-21 Nokomis, Inc. Asynchronous clock-less digital logic path planning apparatus and method
KR102415012B1 (ko) * 2020-06-02 2022-06-29 강민지 불꽃반응색 비교 실험장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2430152A1 (fr) * 1978-06-29 1980-01-25 Duret Christian Reseau nodal modulaire pour la commutation de signaux electriques, notamment de signaux de telecommunications
US4670749A (en) * 1984-04-13 1987-06-02 Zilog, Inc. Integrated circuit programmable cross-point connection technique
US4642487A (en) * 1984-09-26 1987-02-10 Xilinx, Inc. Special interconnect for configurable logic array
DE3587944T2 (de) * 1985-04-17 1995-04-20 Xilinx Inc Konfigurierbare logische Matrix.
JPS61280120A (ja) * 1985-06-04 1986-12-10 ジリンクス・インコ−ポレイテツド コンフイグラブルロジツクアレイ
US4857774A (en) * 1986-09-19 1989-08-15 Actel Corporation Testing apparatus and diagnostic method for use with programmable interconnect architecture
US4758745B1 (en) * 1986-09-19 1994-11-15 Actel Corp User programmable integrated circuit interconnect architecture and test method
US4786904A (en) * 1986-12-15 1988-11-22 Zoran Corporation Electronically programmable gate array having programmable interconnect lines

Also Published As

Publication number Publication date
US5003200A (en) 1991-03-26
KR940007002B1 (ko) 1994-08-03
CA1313234C (en) 1993-01-26
EP0360540A3 (en) 1990-09-12
JPH0282814A (ja) 1990-03-23
DE68917235D1 (de) 1994-09-08
KR900005288A (ko) 1990-04-13
DE68917235T2 (de) 1994-11-17
EP0360540B1 (en) 1994-08-03
EP0360540A2 (en) 1990-03-28

Similar Documents

Publication Publication Date Title
JP2723926B2 (ja) プログラマブル・ロジツク・デバイス
US7154299B2 (en) Architecture for programmable logic device
US9859896B1 (en) Distributed multi-die routing in a multi-chip module
US6249144B1 (en) Methods for configuring FPGA&#39;s having variable grain components for providing time-shared access to interconnect resources
EP0317287B1 (en) Programmable logic device
US5157618A (en) Programmable tiles
US4931946A (en) Programmable tiles
US8482313B2 (en) Universal digital block interconnection and channel routing
US7557611B2 (en) Block level routing architecture in a field programmable gate array
WO2000044095A2 (en) Fpga integrated circuit having embedded sram memory blocks and interconnect channel for broadcasting address and control signals
JPH073838B2 (ja) 半導体集積回路
CN105391443B (zh) 用于可编程逻辑装置的逻辑单元
KR100304844B1 (ko) 반도체집적회로장치
JPS59161839A (ja) 配線アレイチツプ
US6624657B2 (en) Block connector splitting in logic block of a field programmable gate array
JPH02244755A (ja) Ｌｓｉ
JPH0646707B2 (ja) プログラマブル論理素子
JP5311382B2 (ja) 再構成可能集積回路
JPH04146664A (ja) 集積回路
JPH058576B2 (ja)
JPH06140566A (ja) 半導体集積回路
JPH07176616A (ja) プログラム可能な論理回路
JPH04214668A (ja) マスタースライス型半導体集積回路装置
JPH06314967A (ja) 出力バッファ
JPH073836B2 (ja) 半導体集積回路

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081128

Year of fee payment: 11

EXPY Cancellation because of completion of term