KR940007002B1 - 프로그램 가능한 논리소자 - Google Patents

프로그램 가능한 논리소자 Download PDF

Info

Publication number
KR940007002B1
KR940007002B1 KR1019890013545A KR890013545A KR940007002B1 KR 940007002 B1 KR940007002 B1 KR 940007002B1 KR 1019890013545 A KR1019890013545 A KR 1019890013545A KR 890013545 A KR890013545 A KR 890013545A KR 940007002 B1 KR940007002 B1 KR 940007002B1
Authority
KR
South Korea
Prior art keywords
wiring
input
switch
programmable logic
output terminals
Prior art date
Application number
KR1019890013545A
Other languages
English (en)
Other versions
KR900005288A (ko
Inventor
마코토 사카모토
Original Assignee
가와사끼 세이데쯔 가부시끼가이샤
야기 야스히로
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가와사끼 세이데쯔 가부시끼가이샤, 야기 야스히로 filed Critical 가와사끼 세이데쯔 가부시끼가이샤
Publication of KR900005288A publication Critical patent/KR900005288A/ko
Application granted granted Critical
Publication of KR940007002B1 publication Critical patent/KR940007002B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17736—Structural details of routing resources
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17704—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Logic Circuits (AREA)

Abstract

내용 없음.

Description

프로그램 가능한 논리소자
제1도는, 본 발명에 관한 프로그램 가능한 논리소자(PLD)의 기본구성을 나타내는 블록선도.
제2도는, 제1도의 프로그램 가능한 논리소자에서 사용하기 위한 프로그램 가능한 논리요소(PLE)의 입력/출력단자를 예시하는 블록선도.
제3도는, 제1도의 프로그램 가능한 논리소자에서 사용하기 위한 스위치 스테이션(SS)의 입력/출력단자를 예시하는 블록선도.
제4도는, 본 발명에 관한 프로그램 가능한 논리소자의 작용을 설명하기 위한 블록선도.
제5도는, 본 발명에 의한 프로그램 가능한 논리소자의 실시예의 구성을 나타내는 블록선도.
제6도는, 실시예에서 사용하기 위한 프로그램 가능한 논리요소(PLE)의 구성을 나타내는 블록선도.
제7도는, 제5도의 실시예에서 사용하기 위한 스위치 스테이션의 스위치 테이블의 예시를 나타내는 블록선도.
제8도는, 제7도의 스위치 테이블에 근거하여 구성원 스위치 스테이션의 회로를 예시적으로 나타내는 회로도.
제9도는, 종래의 프로그램 가능한 배선을 포함하는 종래의 프로그램 가능한 논리소자를 예시적으로 나타내는 블록선도이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 프로그램 가능한 논리요소(PLE) 10A : 조합논리회로
10B : 플립플롭 12 : 수평방향의 배선
14 : 수직방향의 배선 16 : 스위칭 매트릭스
16A : 배선간 스위치 18 : 입력/출력 스위치(IB)
20 : 스위치 스테이션(SS) 20A : 스위치(스위치 요소)
22 : 제1배선 24 : 제2배선
A,B,C,DE,CK,D,Din,E1 내지 E4,K,N1 내지 N4,Q,RD,S1 내지 S4,W,W1 내지 W4,S,Y,Z : 입력/출력단자
본 발명은, 사용자가 그의 가까이에서 임의의 논리회로를 전기적으로 프로그램할 수 있도록 하는 프로그램 가능한 논리소자에 관한 것으로서, 보다 상세하게는, 고도의 기능으로 점유면적이 절약되는 프로그램 가능한 배선을 포함하며, 다수개의 프로그램 가능한 논리요소를 포함하고, 프로그램 가능한 논리요소들은 프로그램 가능한 배선을 통하여 상호 접속되는 프로그램 가능한 논리소자에 관한 것이다.
사용자가 그의 가까이에서 임의의 논리회로를 구성할 수 있는 집적회로인 프로그램 가능한 논리소자(Programmable Logic Device; 이하 "PLD"라 한다)는 주지되어 있다.
이러한 종래의 PLD는, 주로 사용자 자신의 논리를 구축하기 위한 구성가능한 프로그램 가능한 논리요소(Programmable Logic Element: 이하"PLE"라 한다)와 PLE의 논리기능 및 내부배선 사이의 접속관계를 결정하기 위한 회로 기능결정을 메모리셀과, 외부장치 팩캐이지핀과 내부 논리회로(즉, PLE)와의 사이의 인터페이스를 행하기 위한 프로그램 가능한 입력/출력블록(Programmalbe Input/Output Block: 이하 "IOB"라 한다)과,IOB 및 PLE의 입력/출력신호를 원하는 네트웍에 접속하는 배선 경로를 설정하기 위한 프로그램 가능한 배선으로 구성된다.
종래의 프로그램 가능한 배선은, 예를들면 제9도에 나타낸 바와 같이, 각 PLE(10)(및 IOB)의 인접한 행(行)사이에 배설되는 수평방향의 배선(12)과, 각 PLE(10)(및 IOB)의 인접한 열(列)사이에 배설되는 수직방향의 배선(14)과, 각 수평방향의 배선(12) 및 수직방향의 배선(14)의 행 및 열들의 교차점에 배설되며 인접하는 열과 행들로부터의 배선을 교차시키기 위한 배선간 스위치(16A)를 포함하는 스위칭 매트릭스(16)와, 각 배선(12) 및 (14)의 인접하는 PLE(10)에 대응하는 위치에 배설되며 각 인접한 PLE(10)의 입력 및 출력을 배선(12) 또는 (14)로 접속하기 위한 입력/출력 스위치(Input/Output Switch: 이하 IOS라 한다)(18)로 구성된다.
상기 배선간 스위치(16A) 및 IOS(18)는, 각각 회로기능정의 데이타의 각 비트에 의하여 제어가능하게 되며, 임의의 배선을 구성할 수 있다.
그러나, 이러한 종래의 PLD에 있어서는, 각 PLE(10)의 IOS(18)와 배선간 스위치(16A)가 독립적으로 형성되어 있기 때문에, PLE(10) 사이의 멀고 가까움에도 불구하고 반드시 2개의 IOS(18)와 최소한 1개의 스위치 매트릭스(16)를 통할 필요가 있었으며, 스위치의 수가 많아지고, 배선이 복잡해지며, PLD의 면적이 커지게 된다.
부가적으로, 신호가 통과하는 게이트 또는 스위치가 많이 필요하게 되며, 그에 의하여 신호의 감쇠나 소자의 신뢰성을 저하하게 된다는 문제점이 있었다.
본 발명은, 상기한 종래기술의 결점을 해결하기 위한 것으로서, 프로그램 가능한 배선을 극대화하고, 고기능 및 면적절약을 달성할 수 있는 PLD를 제공함을 목적으로 한다.
본 발명에 의하면, 프로그램 가능한 논리요소를 다수개 포함하며, 이 논리요소를 프로그램 가능한 배선을 통하여 접속한 프로그램 가능한 논리소자에 있어서, 상기 프로그램 가능한 배선은, 다수개의 입력/출력단자를 가지며 이 입력/출력단자를 서로 접촉하기 위한 스위치요소를 내장한 다수개의 스위치 스테이션과, 상기스위치 스테이션의 입력/출력단자중의 일부단자를 상기 인접한 논리요소의 입력/출력단자에 직접 접속하기 위한 제1배선과, 상기 스위치 스테이션의 입력/출력단자중의 일부단자를 상기 인접한 스위치 스테이션의 입력/출력단자에 직접 접속하기 위한 제2배선을 포함하는 PLD가 제공된다.
본 발명자등은 많은 설계예를 조사한 결과, PLE 사이의 배선의 태반(60% 이상)이 인접하는 PLE를 접속함을 알게 되었다.
본 발명은 이러한 조사에 근거한 것으로서, 인접하는 PLE 사이의 접속을 용이하게 하여 고성능 및 면적의 절약을 실현하게 된다.
본 발명의 1실시예에 있어서는, 제1도에 나타낸 바와 같이, 상술한 프로그램 가능한 배선은, 다수개의 스위치 스테이션(Switch Station: 이하 "SS"라 한다)(20)과, 이 SS(20)의 입력/출력단자중의 일부단자를 인접하는 PLE(10)로 직접 접속하는 도면내의 사선방향의 제1배선(22)과, 상기 SS(20)의 입력/출력단자중의 일부단자를 인접하는 SS로 직접 접속하는 도면내의 수직 또는 수평방향의 제2배선(24)을 포함하여 구성된다.
여기에서, PLE(10)는 예를들면 제2도에서 나타낸 바와 같이:(A),(Din),(B),(C),(RD),(W),(Y),(K),(D),(Z),(CE) 및 (X)의 입력/출력단자를 포함할 수 있다.
유사하게, SS(20)는 예를들면 제3도에서 나타낸 바와 같이: (Y),(K),(D),(W1) 내지 (W4),(Z),(CE),(X),(S1) 내지 (S4),(A),(Din),(B),(El) 내지 (E4),(W),(RD),(C) 및 (N1) 내지 (N4)의 입력/출력단자를 포함할 수 있다.
따라서, 제4도에서 나타낸 바와 같이, 신호가 통과하는 스위치의 수가 종래의 IOS에 상당하는 분량만큼 감소될 수 있다.
특히, 인접하는 2개의 PLE(10)는 단지 한개의 SS(20)를 통하여 접속될 수 있다.
또한, SS(20)에 접속되며 신호가 그를 통하여 전달되는 배선의 방향이 명확화되어 SS(20)의 입력과 출력사이의 관계가 확실해지므로, 종래의 경우와는 달리 SS(20)의 출력등은 필요없이 스위칭할 필요가 없다.
따라서, 접속이 불필요한 어떠한 배선경로가 분명해지며, 그점에 의하여서도 스위치의 수를 감소하여 회로를 극대화할 수 있다. 또한, 어떠한 PLE 입력/출력 등가물이 있다면, 그들을 명확하게 고려할 수 있으므로, 스위치의 수가 감소되고 많은 제약을 가지는 회로구성이 채택된 경우에도 배선의 융통성이 덜 저하된다.
이상에서와 같이, 본 발명에 의하면 종래와 같이 IOS와 같은 것을 마련할 필요가 없고, 따라서 스위치의 수가 감소될 수 있으며 배선이 감소되어 고기능화가 이루어진다. 특히, 인접하는 PLE의 배선은 압도적으로 유리하다.
또한, 스위치 수의 감소는 소자면적의 감소를 실현시킨다. 보다 특별하게, 제1 및 제2배선 사이에서 배선의 방향이 변경될 수 있다면, 그들 사이의 구별이 용이해질 수 있다.
본 발명의 정확한 내용 및 기타의 목적과 특징은 첨부된 도면에 관한 이하의 내용으로부터 명백해지며, 도면을 통하여 동일 또는 유사한 부분에는 동일부호를 부여하였다.
[실시예]
이하, 본 발명에 관한 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
본 실시예는, 제5도에서 나타낸 바와 같이, 프로그램 가능한 배선을 통하여 상호 접속되는 다수개의 PLE를 포함하는 PLD를 제공한다.
프로그램 가능한 배선은, 다수개의 입력/출력단자 (X), (W), (Q), (S1), (S2), (B), (A), (E), (CK), (C), (N1) 및 (N2)를 각각 가지며 입력/출력단자 상호간을 접속하기 위한 제8도에서 나타낸 바와 같은 스위치(20A)가 내장된 다수개의 SS(20)와, SS(20)의 입력/출력 단자들 중에 일부단자인 (X), (Q), (B), (A), (CK) 및 (C)등을 이접하는 PLE(10)로 직접 접속하기 위한 도면중의 사선방향으로 위치한 제1배선(22)과, SS(20)의 입력/출력단자들중의 남은 단자인 (W),(S1),(S2),(E),(N1),(N2)를 인접하는 SS(20)로 직접 접속하기 위한 도면중의 수평 또는 수직방향으로 위치한 제2배선(24)을 포함하여 구성된다.
PLE(10)는 순서회로일 수 있으며, 제6도에서 나타낸 바와 같이 범용압력(A),(B),(C)가 입력되는 조합논리회로(예를들면 AND 회로)(10A)와, 조합논리회로(10A)의 조합논리출력(X)을 클록(CK)에 따라서 지연시켜서 출력(Q)을 발생하는 플립플롭(10B)으로 구성된다.
SS(20)는 예를들면 제7도에서 나타낸 바와 같은 스위치 테이블을 실현하는 것이 될 수 있다.
제7도의 스위치 테이블을 실현하는 SS(20)는, 예를들면 제8도에서 나타낸 바와 같은 다수의 스위치(20A)를 이용하여 구성하는 것이 가능하다.
본 실시예에 있어서는 순서회로인 각 PLE(10)내의 기능 및 SS(20)내의 배선을 적절하게 프로그램함으로써 임의의 순서회로를 실현할 수 있다.
본 실시예에 있어서는, 제 1배선(22)은 동일방향(사선방향)의 배선이며, 제 2 배선(24)은 제 1배선(22)과는 다른 배선의 동일방향(상하 또는 좌우방향)을 가지고 있으므로, 배선사이의 어떠한 배선의 구별도 용이하다.
비록 상기 실시예에 있어서는 PLE(10)가 조합논리회로(10A)와 플립플롭(10B)을 포함하는 순서회로이지만, PLE(10)는 이러한 것에 한정되지 않고 구성될 수 있다.
또한, SS(20)에 의하여 실현될 수 있는 스위치 테이블 및 그의 구체적 회로구성도 본 실시예에 한정되는것은 아니다.
비록, 본 발명은 특정한 바람직한 실시예로 나타내고 기술되었으나, 첨부된 특허청구의 범위를 벗어나지않고서 많은 변화 및 변경이 가능함은 이해가능하다.

Claims (4)

  1. 프로그램 가능한 배선을 통하여 상호 접속되는 다수개의 프로그랭 가능한 논리요소(10)를 포함하는 프로그램 가능한 논리소자에 있어서, 프로그램 가능한 배선은: 각각 다수개의 입력/출력단자를 가지며, 상기입력/출력단자들을 상호 접속시키기 위한 스위치 요소(20A)가 내장된 다수개의 스위치 스테이션(20)과 : 상기 스위치 스테이션(20)의 상기 입력/출력단자중의 일부단자를 인접한 논리요소들의 입력/출력단자로 직접 접속하기 위한 제1배선(22)과; 상기 스위치 스테이션(20)의 상기 입력/출력단자중의 일부 단자를 인접한 스위치 스테이션(20)들의 입력/출력단자에 직접 접속하기 위한 제2배선(24)으로 구성되는 프로그램 가능한 논리소자.
  2. 제1항에 있어서, 상기 제1배선(22)들은 동일한 배선 방향을 가지며, 상기 제2배선(24)들은 상기 제1배선(22)과는 다른 동일한 배선 방향을 가지는 프로그램 가능한 논리소자.
  3. 제1항에 있어서, 상기 스위치 스테이션(20)은, 소정의 스위치 테이블을 실현하는 다수의 스위치 요소(20A)를 포함하여 구성되는 프로그램 가능한 논리소자.
  4. 제1항에 있어서, 상기 프로그램가능프로그램 가능한 논리요소(10)는, 어떠한 범용 입력(A),(B),(C)이 입력되는 조합논리회로(10A)와, 상기 조합논리회로(10A)로부터의 조합논리출력(X)을 클록신호(CK)에따라 지연시켜서 지연된 출력(Q)을 발생하는 플립플롭(10B)을 포함하여 구성되는 순서회로인 프로그램 가능한 논리소자.
KR1019890013545A 1988-09-20 1989-09-20 프로그램 가능한 논리소자 KR940007002B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP235293 1988-09-20
JP63235293A JP2723926B2 (ja) 1988-09-20 1988-09-20 プログラマブル・ロジツク・デバイス
JP63-235293 1988-09-20

Publications (2)

Publication Number Publication Date
KR900005288A KR900005288A (ko) 1990-04-13
KR940007002B1 true KR940007002B1 (ko) 1994-08-03

Family

ID=16983967

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890013545A KR940007002B1 (ko) 1988-09-20 1989-09-20 프로그램 가능한 논리소자

Country Status (6)

Country Link
US (1) US5003200A (ko)
EP (1) EP0360540B1 (ko)
JP (1) JP2723926B2 (ko)
KR (1) KR940007002B1 (ko)
CA (1) CA1313234C (ko)
DE (1) DE68917235T2 (ko)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5451887A (en) * 1986-09-19 1995-09-19 Actel Corporation Programmable logic module and architecture for field programmable gate array device
US5172014A (en) * 1986-09-19 1992-12-15 Actel Corporation Programmable interconnect architecture
US5477165A (en) * 1986-09-19 1995-12-19 Actel Corporation Programmable logic module and architecture for field programmable gate array device
GB8906145D0 (en) * 1989-03-17 1989-05-04 Algotronix Ltd Configurable cellular array
US5153463A (en) * 1990-04-11 1992-10-06 Kawasaki Steel Corporation Programmable logic device having a reduced switching matrix
US5198705A (en) * 1990-05-11 1993-03-30 Actel Corporation Logic module with configurable combinational and sequential blocks
US5073729A (en) * 1990-06-22 1991-12-17 Actel Corporation Segmented routing architecture
US5191241A (en) * 1990-08-01 1993-03-02 Actel Corporation Programmable interconnect architecture
US5144166A (en) * 1990-11-02 1992-09-01 Concurrent Logic, Inc. Programmable logic cell and array
US5079451A (en) * 1990-12-13 1992-01-07 Atmel Corporation Programmable logic device with global and local product terms
US5338984A (en) * 1991-08-29 1994-08-16 National Semiconductor Corp. Local and express diagonal busses in a configurable logic array
US5298805A (en) * 1991-08-29 1994-03-29 National Semiconductor Corporation Versatile and efficient cell-to-local bus interface in a configurable logic array
US5883850A (en) * 1991-09-03 1999-03-16 Altera Corporation Programmable logic array integrated circuits
US5436575A (en) * 1991-09-03 1995-07-25 Altera Corporation Programmable logic array integrated circuits
JPH05252025A (ja) * 1991-10-28 1993-09-28 Texas Instr Inc <Ti> 論理モジュールおよび集積回路
US5254886A (en) * 1992-06-19 1993-10-19 Actel Corporation Clock distribution scheme for user-programmable logic array architecture
US5294846A (en) * 1992-08-17 1994-03-15 Paivinen John O Method and apparatus for programming anti-fuse devices
GB9223226D0 (en) * 1992-11-05 1992-12-16 Algotronix Ltd Improved configurable cellular array (cal ii)
US5535342A (en) * 1992-11-05 1996-07-09 Giga Operations Corporation Pld connector for module having configuration of either first PLD or second PLD and reconfigurable bus for communication of two different bus protocols
US5424655A (en) * 1994-05-20 1995-06-13 Quicklogic Corporation Programmable application specific integrated circuit employing antifuses and methods therefor
US5495181A (en) * 1994-12-01 1996-02-27 Quicklogic Corporation Integrated circuit facilitating simultaneous programming of multiple antifuses
US5552720A (en) * 1994-12-01 1996-09-03 Quicklogic Corporation Method for simultaneous programming of multiple antifuses
US5646546A (en) * 1995-06-02 1997-07-08 International Business Machines Corporation Programmable logic cell having configurable gates and multiplexers
US5970255A (en) 1995-10-16 1999-10-19 Altera Corporation System for coupling programmable logic device to external circuitry which selects a logic standard and uses buffers to modify output and input signals accordingly
JP3486725B2 (ja) * 1995-11-28 2004-01-13 株式会社ルネサステクノロジ 可変論理集積回路
US5744980A (en) * 1996-02-16 1998-04-28 Actel Corporation Flexible, high-performance static RAM architecture for field-programmable gate arrays
US5715197A (en) 1996-07-29 1998-02-03 Xilinx, Inc. Multiport RAM with programmable data port configuration
US5781032A (en) * 1996-09-09 1998-07-14 International Business Machines Corporation Programmable inverter circuit used in a programmable logic cell
EP0956646B1 (en) * 1997-01-29 2003-04-02 Elixent Limited Field programmable processor arrays
US5999104A (en) * 1997-12-03 1999-12-07 Ford Motor Company Method of producing customizable automotive electronic systems
US6005488A (en) * 1997-12-03 1999-12-21 Ford Motor Company User control interface architecture for automotive electronic systems
EP1005162A3 (en) * 1998-11-26 2003-04-02 International Business Machines Corporation Circuit and method for implementing combinatorial logic functions
GB2374242B (en) * 2001-04-07 2005-03-16 Univ Dundee Integrated circuit and related improvements
US7276934B1 (en) * 2005-06-14 2007-10-02 Xilinx, Inc. Integrated circuit with programmable routing structure including diagonal interconnect lines
US7279929B1 (en) 2005-06-14 2007-10-09 Xilinx, Inc. Integrated circuit with programmable routing structure including straight and diagonal interconnect lines
US7895560B2 (en) * 2006-10-02 2011-02-22 William Stuart Lovell Continuous flow instant logic binary circuitry actively structured by code-generated pass transistor interconnects
US7710148B2 (en) * 2008-06-02 2010-05-04 Suvolta, Inc. Programmable switch circuit and method, method of manufacture, and devices and systems including the same
US10719079B2 (en) 2017-06-22 2020-07-21 Nokomis, Inc. Asynchronous clock-less digital logic path planning apparatus and method
KR102415012B1 (ko) * 2020-06-02 2022-06-29 강민지 불꽃반응색 비교 실험장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2430152A1 (fr) * 1978-06-29 1980-01-25 Duret Christian Reseau nodal modulaire pour la commutation de signaux electriques, notamment de signaux de telecommunications
US4670749A (en) * 1984-04-13 1987-06-02 Zilog, Inc. Integrated circuit programmable cross-point connection technique
US4642487A (en) * 1984-09-26 1987-02-10 Xilinx, Inc. Special interconnect for configurable logic array
EP0204034B1 (en) * 1985-04-17 1994-11-09 Xilinx, Inc. Configurable logic array
JPS61280120A (ja) * 1985-06-04 1986-12-10 ジリンクス・インコ−ポレイテツド コンフイグラブルロジツクアレイ
US4758745B1 (en) * 1986-09-19 1994-11-15 Actel Corp User programmable integrated circuit interconnect architecture and test method
US4857774A (en) * 1986-09-19 1989-08-15 Actel Corporation Testing apparatus and diagnostic method for use with programmable interconnect architecture
US4786904A (en) * 1986-12-15 1988-11-22 Zoran Corporation Electronically programmable gate array having programmable interconnect lines

Also Published As

Publication number Publication date
DE68917235T2 (de) 1994-11-17
EP0360540B1 (en) 1994-08-03
EP0360540A3 (en) 1990-09-12
US5003200A (en) 1991-03-26
EP0360540A2 (en) 1990-03-28
JPH0282814A (ja) 1990-03-23
KR900005288A (ko) 1990-04-13
JP2723926B2 (ja) 1998-03-09
CA1313234C (en) 1993-01-26
DE68917235D1 (de) 1994-09-08

Similar Documents

Publication Publication Date Title
KR940007002B1 (ko) 프로그램 가능한 논리소자
US6480025B1 (en) Driver circuitry for programmable logic devices with hierarchical interconnection resources
EP0317287B1 (en) Programmable logic device
US7304496B2 (en) Mask-programmable logic device with programmable input/output ports
US6094065A (en) Integrated circuit with field programmable and application specific logic areas
US5400262A (en) Universal interconnect matrix array
US5479113A (en) User-configurable logic circuits comprising antifuses and multiplexer-based logic modules
US5880597A (en) Interleaved interconnect for programmable logic array devices
US5187393A (en) Reconfigurable programmable interconnect architecture
US5260611A (en) Programmable logic array having local and long distance conductors
US5796267A (en) Tri-Statable input/output circuitry for programmable logic
US7154299B2 (en) Architecture for programmable logic device
US20040178822A1 (en) Method and apparatus for universal program controlled bus architecture
US5172014A (en) Programmable interconnect architecture
CA1303231C (en) Programmable input/output circuit
EP1199802B1 (en) General-purpose logic module and cell using the same
KR960006977B1 (ko) 마스터-슬라이스형 반도체집적회로
US7148722B1 (en) PCI-compatible programmable logic devices
US6605959B1 (en) Structure and method for implementing wide multiplexers
US6184710B1 (en) Programmable logic array devices with enhanced interconnectivity between adjacent logic regions
US5751162A (en) Field programmable gate array logic module configurable as combinational or sequential circuits
US5596287A (en) Programmable logic module for data path applications
US20030128052A1 (en) Programmable logic array integrated circuits
US5936425A (en) Tri-statable input/output circuitry for programmable logic
EP0609264A1 (en) Universal interconnect matrix array

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010725

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee