KR100248198B1 - 반도체 소자의 금속 배선 형성방법 - Google Patents

반도체 소자의 금속 배선 형성방법 Download PDF

Info

Publication number
KR100248198B1
KR100248198B1 KR1019960059512A KR19960059512A KR100248198B1 KR 100248198 B1 KR100248198 B1 KR 100248198B1 KR 1019960059512 A KR1019960059512 A KR 1019960059512A KR 19960059512 A KR19960059512 A KR 19960059512A KR 100248198 B1 KR100248198 B1 KR 100248198B1
Authority
KR
South Korea
Prior art keywords
metal wiring
photoresist pattern
wiring film
forming
gas
Prior art date
Application number
KR1019960059512A
Other languages
English (en)
Other versions
KR19980040333A (ko
Inventor
나우균
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019960059512A priority Critical patent/KR100248198B1/ko
Publication of KR19980040333A publication Critical patent/KR19980040333A/ko
Application granted granted Critical
Publication of KR100248198B1 publication Critical patent/KR100248198B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 금속 배선 형성방법에 개시한다. 개시된 본 발명은, 반도체 기판에 금속 배선막을 형성하는 단계와, 금속 배선막 상부에 포토 레지스터 패턴을 형성하는 단계와 상기 포토 레지스트 패턴을 마스크로 이용하여, 금속 배선막을 이방성 식각하는 단계, 및 상기 포토 레지스터 패턴을 제거하는 단계를 포함하며, 상기 이방성 식각 단계는, 질소 가스를 포함하는 플라즈마 가스로 진행된다.

Description

반도체 소자의 금속 배선 형성방법
본 발명은 반도체 소자의 금속 배선 형성방법에 관한 것으로, 보다 구체적으로는, 포토레지스트 패턴의 난반사로 인한 금속 배선 패턴의 변형을 방지할 수 있는 반도체 소자의 금속 배선 형성방법에 관한 것이다.
일반적으로, 반도체 소자의 금속 배선으로 이용되는 알루미늄 또는 알루미늄 합금막은 전도 특성의 우수하다는 장점을 지니고 있다.
이러한 알루미늄 계열의 금속막을 금속 배선으로 이용한 종래의 금속 배선 형성 공정이 제1a도 내지 제1c도에 도시되어 있다.
먼저, 제1a도에 도시된 바와 같이, 반도체 기판(1) 예를 들어, 모스 트랜지스터 및 절연막등의 집적 회로가 형성된 실리콘 기판 상부에 알루미늄 계열의 금속 배선막(12)이 소정 두께로 증착된다. 그후, 금속 배선막(2) 상부에 스핀 코팅 방식에 의하여 포토 레지스트막이 형성되고, 소정 부분 노광하여, 포토 레지스트 패턴(3)이 형성된다. 이때, 포토 레지스트 패턴(3)은 고집적화된 반도체 소자의 금속 배선막으로 이용되도록 약 0.5 내지 0.7㎛ 의 미세한 폭을 갖도록 형성된다.
제1b도를 참조하여, 포토 레지스트 패턴(3)을 이용하여, 금속 배선막(2)은 이방성 플라즈마 식각된다. 이때, 금속 배선막(2)은 현재 많이 이용되는 C12 또는 BC1 플라즈마 가스를 이용하여 식각된다.
그러면, 제1c도에 도시된 것과 같이, 포토 레지스트 패턴(3)의 형태로, 금속 배선막(2)이 식각되어, 금속 배선 패턴(2A)이 형성되고, 포토 레지스트 패턴(13)은 공지의 방식으로 제거된다.
그러나, 상기의 금속 배선막(2)으로 이용되는 알루미늄 계열의 금속막은 심한 난반사 특성을 지니고 있어, 노광 공정시 나칭(notching) 또는 넥킹(necking) 등의 현상이 발생된다. 즉, 난반사 특성에 의하여, 쪼여지는 빛은 포토 레지스트 측벽으로 반사되어, 포토 레지스트 패턴의 측벽의 형태가 직선 형태가 아닌 웨이브 형태를 갖게 된다.
이에따라, 제1a도에 도시된 것과 같이, 포토 레지스트 패턴(3)은 원하느 형태의 패턴이 아닌 변형된 형태를 지니게 되고, 금속 배선막은 상기의 포토 레지스터 패턴의 형태를 그대로 전사받게 되어, 금속 배선 패턴의 형태가 변형되고, 이와 같은 현상이 심할 경우, 금속의 단선이 유발된다.
따라서, 본 발명의 목적은, 상기한 종래의 문제점을 해결하기 위한 것으로, 난반사 특성을 갖는 금속막의 식각시, 패턴 변형을 유발하지 않는 반도체 소자의 금속 배선 형성방법을 제공하는 것이다.
또한, 본 발명의 다른 목적은, 고집적화된 반도체 소자의 금속 배선 공정시, 금속의 단선을방지할 수 있는 반도체 소자의 금속 배선 형성방법을 제공하는 것이다.
제1a도 내지 제1c도는 종래의 반도체 소자의 금속 배선 형성방법을 설명하기 위한 도면이고,
제2a도 내지 제2c도는 본 발명에 따른 반도체 소자의 금속 배선 형성방법을 설명하기 위한 도면이다.
* 도면의 주요부분에 대한 부호의 설명
1, 11 : 반도체 기판 2, 12 : 금속 배선막
2A,12A : 금속 배선 패턴 3,13 : 포토 레지스트 패턴
13A : 폴리머가 흡착된 포토 레지스트 패턴
상기한 본 발명의 목적을 달성하기 위하여, 본 발명은, 반도체 기판에 금속 배선막을 형성하는 단계와, 상기 금속 배선막 상부에 포토 레지스트 패턴을 형성하는 단계와, 상기 포토 레지스트 패턴을 마스크로 이용하여, 금속 배선막을 이방성 식각하는 단계, 및 상기 포토 레지스트 패턴을 제거하는 단계를 포함하며, 상기 이방성 식각 단계는, 질소 가스를 포함하는 플라즈마 가스로 진행된다.
본 발명에 의하면, 금속 배선막의 난반사에 의하여, 포토 레지스트 패턴이 변형되고, 이 변형된 포토 레지스트 패턴에 의하여 금속 배선막을 식각할때, 질소 플라즈마 가스에 의한 플라즈마 식각 방식으로 식각하고, 이 공정가운데 발생된 폴리머들이 금속 배선 패턴 측벽의 함몰된 부분을 메꾸도록 하므로써, 패턴 변형이 없는 금속 배선이 형성된다.
[실시예]
이하, 첨부한 도면을 참조하여, 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.
첨부한 도면 제2a도 내지 제2c도는 본 발명의 반도체 소자의 금속 배선 형성방법을 설명하기 위한 도면이다.
제2a도에 도시된 바와 같이, 반도체 기판(11) 예를들어, 모스 트랜지스터 및 절연막등의 집적 회로가 형성된 실리콘 기판 상부에 알루미늄 계열의 금속 배선막(12)이 소정 두께로 증착된다. 그후, 금속 배선막(12) 상부에 스핀 코팅 방식에 의하여 포토 레지스트막이 형성되고, 소정 부분 노광하여, 포토 레지스트 패턴(13)이 형성된다. 이때, 포토 레지스트 패턴(13)은 고집적화된 반도체 소자의 금속 배선막으로 이용되도록 약 0.5 내지 0.7㎛의 미세한 폭을 갖도록 형성되고, 포토 레지스트 패턴(13)은 금속 배선막(12)의 난 반사로 인하여, 측벽이 웨이브 형상 즉, 소정의 함몰된 부위를 갖는다.
그후에, 제2b도에 도시된 것과 같이, 상기의 포토 레지스트 패턴(13)을 이용하여, 금속 배선막(12)은 이방성 플라즈마 식각된다. 이때, 플라즈마 식각 가스로는, 폴리머를 발생시키는 질소(N2)를 포함한 플라즈마를 이용한다. 이와같이 질소(N2) 플라즈마 가스를 이용하는 것은, 금속의 식각 공정시 발생되는 식각 부산물 즉, 폴리머(14)가 마스크로 이용되는 포토 레지스트 패턴(13)의 함몰된 부위에 메꾸어지도록 하여, 측면 굴곡이 없는 포토 레지스트 패턴(13)을 형성함과 동시에, 패턴 변형이 없는 금속 배선 패턴을 형성하기 위함이다.
상기의 식각 공정중, 포리머(14)는 포토 레지스트 패턴의 함몰 부위외에도, 금속 배선 패턴의 측벽에도 흡착된다.
이에, 본 실시예의 플라즈마 식각 공정은, 2단계, 즉, 금속 배선막(12)을 식각하는 1차 식각공정과, 폴리머(14)를 제거하는 2차 식각공정으로 나뉘어 진행한다.
먼저, 1차 식각은, 8 내지 10mT의 압력과, 300 내지 500W의 파워를 가한 다음, 질소 가스를 포함한 플라즈마 가스, 즉, C12과 BC13및 N2가스가 각각 30, 40, 5 sccm 정도 혼하된 가스 분위기하에, 40 내지 45초간 진행한다.
그후, 폴리머를 제거하기 위한 2차 식각은, 8 내지 10mT의 압력과, 185 내지 400W의 파워를 가한다음, C12과 BC13및 N2가스가 각각 30, 50, 5 sccm 정도 혼합된 가스 분위기하에서, 60 내지 65초간 진행한다.
이때, 상기의 식각 공정은 TCP 9608(LAM사)에서 진행된다.
그후, 포토 레지스트 패턴(13A)이 공지된 방식에 의하여 제거되어, 패턴 변경이 없는 금속 배선 패턴(1A)이 형성된다.
이상에서 자세히 설명되어진 바와 같이, 금속 배선막의 난반사에 의하여, 포토 레지스트 패턴이 변형되고, 이 변형된 포토 레지스트 패턴에 의하여 금속 배선막을 식각할때, 질소 플라즈마 가스에 의한 플라즈마 식각 방식으로 식각하고, 이 공정 가운데 발생된 폴리머들이 금속 배선 패턴 측벽의 함몰된 부분을 메꾸도록 하므로써, 패턴 변형이 없는 금속 배선이 형성된다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (5)

  1. 반도체 기판에 금속 배선막을 형성하는 단계; 상기 금속 배선막 상부에 포토 레지스트 패턴을 형성하는 단계; 상기 포토 레지스트 패턴을 마스크로 이용하여, 금속 배선막을 이방성 식각하는 단계; 및 상기 포토 레지스트 패턴을 제거하는 단계를 포함하며, 상기 이방성 식각 단계는, 질소 가스를 포함하는 플라즈마 가스로 진행되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  2. 제1항에 있어서, 상기 플라즈마 식각 공정에 의한 이방성 식각에 이용되는 플라즈마 가스는 C12과 BC13및 N2가 혼합된 가스인 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  3. 제1항에 있어서, 상기 이방성 식각 단계는, 8 내지 10mT의 압력과, 300 내지 500W의 파워를 가한 다음, 플라즈마 가스 분위기하에서, 40 내지 45초간 진행하여 금속 배선막 및 폴리머를 발생시키는 1차 식각 단계와, 8 내지 10mT의 압력과, 185 내지 400W의 파워를 가한 다음, C12과 플라즈마 가스 분위기 하에서, 60 내지 65초간 진행하여 폴리머를 제거하는 2차 식각 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  4. 제3항에 있어서, 상기 1차 식각 단계에서, 플라즈마 가스는, C12과 BC13 및 N2가스를 각각 30, 40, 5 sccm정도 혼합된 가스인 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  5. 제3항에 있어서, 상기 2차 식각 단계에서, 플라즈마 가스는, C12 과 BC13 및 N2가스를 각각 30, 40, 5 sccm정도 혼합된 가스인 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
KR1019960059512A 1996-11-29 1996-11-29 반도체 소자의 금속 배선 형성방법 KR100248198B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960059512A KR100248198B1 (ko) 1996-11-29 1996-11-29 반도체 소자의 금속 배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960059512A KR100248198B1 (ko) 1996-11-29 1996-11-29 반도체 소자의 금속 배선 형성방법

Publications (2)

Publication Number Publication Date
KR19980040333A KR19980040333A (ko) 1998-08-17
KR100248198B1 true KR100248198B1 (ko) 2000-03-15

Family

ID=19484546

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960059512A KR100248198B1 (ko) 1996-11-29 1996-11-29 반도체 소자의 금속 배선 형성방법

Country Status (1)

Country Link
KR (1) KR100248198B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100881472B1 (ko) * 1999-02-04 2009-02-05 어플라이드 머티어리얼스, 인코포레이티드 소정 기판 상에 놓여져 있는 패턴화된 마스크 표면 위로 적층 구조물을 증착하기 위한 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02239624A (ja) * 1989-03-13 1990-09-21 Sharp Corp 半導体装置の製法
JPH06314689A (ja) * 1993-04-30 1994-11-08 Sony Corp アルミニウム系パターンの形成方法
KR970023632A (ko) * 1995-10-16 1997-05-30 김광호 폴리머 증착에 의한 패턴 형성방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02239624A (ja) * 1989-03-13 1990-09-21 Sharp Corp 半導体装置の製法
JPH06314689A (ja) * 1993-04-30 1994-11-08 Sony Corp アルミニウム系パターンの形成方法
KR970023632A (ko) * 1995-10-16 1997-05-30 김광호 폴리머 증착에 의한 패턴 형성방법

Also Published As

Publication number Publication date
KR19980040333A (ko) 1998-08-17

Similar Documents

Publication Publication Date Title
CN1959529B (zh) 形成蚀刻掩模的方法
KR100248198B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100796509B1 (ko) 반도체 소자의 제조방법
KR100289655B1 (ko) 반도체소자의금속배선형성방법
US6245656B1 (en) Method for producing multi-level contacts
KR100587039B1 (ko) 반도체 장치의 콘택홀 형성방법
KR100391001B1 (ko) 금속 배선 형성 방법
US20020137331A1 (en) Method of forming contact holes of reduced dimensions by using reverse-transcription process
KR0131719B1 (ko) 반도체소자의 금속배선 제조방법
KR100395775B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100315526B1 (ko) 반도체소자의금속배선형성방법
KR100390997B1 (ko) 금속 배선 형성 방법
KR100443351B1 (ko) 반도체 소자의 콘택홀 형성방법
KR0144232B1 (ko) 반도체 소자의 미세 패턴 형성 방법
KR100424186B1 (ko) 반도체소자의제조방법
KR100299515B1 (ko) 반도체 소자의 제조방법
KR20030046932A (ko) 반도체 소자의 콘택홀 형성방법
KR950025875A (ko) 반도체소자의 금속배선 비아 콘택홀 제조방법
KR960008095B1 (ko) 오르가닉 아크층을 이용한 미세 패턴 형성 방법
KR100223938B1 (ko) 배선 형성 방법
KR100460039B1 (ko) 반도체 장치의 금속 배선 형성 방법
KR940015705A (ko) 반도체소자의 금속배선 형성방법
KR100198645B1 (ko) 반도체 소자의 패턴 방법
KR19990057333A (ko) 반도체소자의 금속배선 형성방법
KR20050035359A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081125

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee