KR100243360B1 - 적층세라믹트랜스포머의제조방법 - Google Patents

적층세라믹트랜스포머의제조방법 Download PDF

Info

Publication number
KR100243360B1
KR100243360B1 KR1019970056027A KR19970056027A KR100243360B1 KR 100243360 B1 KR100243360 B1 KR 100243360B1 KR 1019970056027 A KR1019970056027 A KR 1019970056027A KR 19970056027 A KR19970056027 A KR 19970056027A KR 100243360 B1 KR100243360 B1 KR 100243360B1
Authority
KR
South Korea
Prior art keywords
green sheet
ferrite
laminate
coil
stack
Prior art date
Application number
KR1019970056027A
Other languages
English (en)
Other versions
KR19990034422A (ko
Inventor
장동석
성재석
구기덕
이우성
Original Assignee
김춘호
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김춘호, 전자부품연구원 filed Critical 김춘호
Priority to KR1019970056027A priority Critical patent/KR100243360B1/ko
Publication of KR19990034422A publication Critical patent/KR19990034422A/ko
Application granted granted Critical
Publication of KR100243360B1 publication Critical patent/KR100243360B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H01F27/292—Surface mounted devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Dispersion Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

본 발명의 적층세라믹 트랜스포머의 제조방법은 제1 그린 쉬트 및 제2 그린 쉬트 상의 양단에 각각 제1 노출전극 및 제2 노출전극을 갖는 1차 코일 패턴 및 2차 코일 패턴을 인쇄한다. 이어서, 인쇄된 그린 쉬트들을 각각 페라이트 성형체에 말아서 감고, 그 외부 각각에 페라이트 그린 쉬트를 말아 제1 세라믹 코일 적층체 및 제2 세라믹 코일 적층체를 형성한다. 다음에, 상기 제1 세라믹 코일 적층체 및 제2 세라믹 코일 적층체를 각각 절단하여 1차 코일 적층체 및 2차 코일 적층체를 형성한다. 상기 1차 코일 적층체의 하부에 상기 제1 노출 전극과 접속되는 제1 인출 전극을 갖는 하부 페라이트 그린 쉬트와, 상기 2차 코일 적층체의 상부에 상기 제2 노출전극과 접속되는 제2 인출 전극을 갖는 상부 페라이트 그린 쉬트를 마련하여 적층한 후 소결한다.

Description

적층 세라믹 트랜스포머의 제조방법{Manufacturing method of laminating ceramic transformer}
본 발명은 적층 세라믹 트랜스포머의 제조방법에 관한 것으로, 단순한 공정으로 누설 자속이 최소화된 내부구조를 갖는 적층 세라믹 트랜스포머의 제조방법에 관한 것이다.
일반적으로, 종래의 적층 세라믹 트랜스포머를 제조하는 방법은 고투자율의 페라이트로 이루어진 그린 쉬트에 미세구멍을 형성시키고 여기에 도체를 채운 다음 전극 패턴을 인쇄하여 여러장의 그린 쉬트를 적층함으로써 코일 형상이 되도록 하는 것이다. 그러나, 이 경우에는 코일 형성부분과 그외 부분이 모두 고투자율 재료이므로 코일에서 누설 자속이 발생하게 된다. 이러한 누설 자속을 줄이기 위한 방안으로 코일 형성 부분이 저투자율의 물질로 이루어 지도록 하는 방법이 제안되었다.
도 1a 내지 도 1h는 종래 기술에 의한 적층 세라믹 트랜스포머의 제조방법을 설명하기 위하여 나타낸 도면들이다.
구체적으로, 베이스 필름(1) 상에 고투자율(이하, 상대투자율이 50∼1000정도의 값을 칭함)의 그린 쉬트(2)를 형성한다(도 1a 참조). 이어서, 상기 그린 쉬트(2)의 소정 위치에 레이저를 이용하여 코일의 외각모양으로 절단홈(3)을 형성한다(도 1b 참조).
다음으로, 그린 쉬트(2)의 절단된 코일모양으로 접착제가 도포된 물질막(4)을 적층하여 그린 쉬트(2)의 절단 모양 부분에 접착시킨다(도 1c 참조). 이어서, 상기 물질막(4)과 함께 그린 쉬트(2)의 절단부분을 박리 제거한다(도 1d 참조).
계속하여, 상기 베이스 필름(1) 상의 그린 쉬트(2)가 제거된 부분에 저투자율(이하, 상대투자율이 1∼10정도의 값을 칭함)의 도전성 페이스트(5)를 충진시킨다(도 1e 참조). 이어서, 상기 도전성 페이스트(5)의 소정 위치에 스루홀(6)을 형성한다(도 1f참조). 다음에, 상기 도전성 페이스트(5)로 충진된 부분에 1차 코일 패턴(7)을 인쇄한 후 베이스 필름(1)을 박리함으로써 1차 코일용 그린 쉬트를 형성한다(도 1g 참조).
계속하여, 위에서 설명한 바와 같은 동일한 방법으로 2차 코일용 그린 쉬트를 만들어 적층 압착함으로써 도 1h에 도시한 바와 같이 적층 세라믹 트랜스포머를 완성한다. 도 1h는 1차 코일(9)과 2차 코일(8)이 내장된 모양을 나타낸다. 특히, 도 1h에 도시한 적층 세라믹 트랜스포머는 코일(7)의 나선 패턴의 둘레가 전부 저투자율 재료(12)로 형성되고 그외부분(11)은 고투자율 재료이기 때문에 내장된 코일(7)에서의 나선 패턴 간에 자속 누설을 방지할 수 있다. 이에 따라, 우수하게 1차측 에너지가 2차측으로 전달이 될 수 있게 된다.
그러나, 종래의 적층 트랜스포머 제조방법은 내부의 코일 형성 부분을 저투자율 재료로 만들기 위한 공정이 복잡하고 어려워서 제조원가가 상승하는 단점이 있으며, 그린 쉬트와 도전성 페이스트의 소결 수축율 차이에 의한 특성 저하가 발생하는 문제점이 있다.
또한, 종래의 적층 트랜스포머 제조방법은 비아홀에 도전성 페이스트를 채우는 공정에서의 편차와 비아홀을 이용하여 여러층을 연결시킬 때 정렬 공정에서의 미세한 편차에 의하여 신뢰성이 높은 층간연결을 달성하기 곤란한 단점이 있다.
따라서, 본 발명의 기술적 과제는 상술한 문제점을 해결하여 단순한 공정으로 적층세라믹 트랜스포머의 제조방법을 제공하는 데 있다.
도 1a 내지 도 1h는 종래 기술에 의한 적층 세라믹 트랜스포머의 제조방법을 설명하기 위하여 나타낸 도면들이다.
도 2 내지 도 5는 본 발명의 일 예에 의한 적층 세라믹 트랜스포머의 제조방법을 설명하기 위하여 도시한 도면들이다.
도 6 및 도 7은 본 발명의 다른 예에 의한 적층 세라믹 트랜스포머의 제조방법을 설명하기 위하여 도시한 도면들이다.
도 8은 도 2 내지 도 5에 도시한 본 발명의 적층 세라믹 트랜스포머를 도시한 단면도이다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 적층세라믹 트랜스포머의 제조방법은 제1 그린 쉬트 및 제2 그린 쉬트 상의 양단에 각각 제1 노출전극 및 제2 노출전극을 갖는 1차 코일 패턴 및 2차 코일 패턴을 인쇄하는 단계와, 상기 1차 코일 패턴 및 2차 코일 패턴이 인쇄된 제1 그린 쉬트 및 제2 그린 쉬트를 각각 페라이트 성형체에 말아서 감는 단계와, 상기 페라이트 성형체에 감아진 제1 그린 쉬트 및 제2 그린 쉬트의 외부 각각에 페라이트 그린 쉬트를 말아 제1 세라믹 코일 적층체 및 제2 세라믹 코일 적층체를 형성하는 단계와, 상기 제1 세라믹 코일 적층체 및 제2 세라믹 코일 적층체를 각각 절단하여 1차 코일 적층체 및 2차 코일 적층체를 형성하는 단계와, 상기 1차 코일 적층체의 하부에 상기 제1 노출 전극과 접속되는 제1 인출 전극을 갖는 하부 페라이트 그린 쉬트와, 상기 2차 코일 적층체의 상부에 상기 제2 노출전극과 접속되는 제2 인출 전극을 갖는 상부 페라이트 그린 쉬트를 마련하여 적층하는 단계와, 상기 1차 코일 적층체, 2차 코일 적층체, 상부 페라이트 그린 쉬트 및 하부 페라이트 그린 쉬트로 이루어진 적층체를 소결하는 단계와, 상기 적층체의 외부에 각각 상기 1차 코일 적층체 및 2차 코일 적층체의 제1 인출 전극과 제2 인출전극과 접속하는 제1 외부 단자 전극과 제2 외부 단자 전극을 형성하는 단계를 포함를 포함한다.
상기 1차 코일 패턴 및 2차 코일 패턴은 Ag, Cu 및 Au 중에서 선택된 어느 하나의 도전성 페이스트로 형성된다. 상기 상기 1차 코일 적층체, 2차 코일 적층체, 상부 페라이트 그린 쉬트 및 하부 페라이트 그린 쉬트로 이루어진 적층체의 소결은 850∼900℃에서 수행한다. 상기 제1 그린 쉬트 및 제2 그린 쉬트는 글라스와 세라믹 재료를 테이프 캐스팅 방법을 이용하여 형성된다. 상기 페라이트 성형체는 사각기둥 형태로 성형된 것을 이용하고, 상기 페라이트 그린 쉬트는 테이프 캐스팅 방법으로 쉬트 상태로 성형된 것을 이용한다.
또한, 본 발명의 적층세라믹 트랜스포머의 제조방법은 그린 쉬트 상의 양단에 제1 노출전극 및 제2 노출 전극을 갖는 1차 코일 패턴 및 2차 코일 패턴을 인쇄하는 단계와, 상기 1차 코일 패턴 및 2차 코일 패턴이 인쇄된 그린 쉬트를 페라이트 성형체에 말아서 감는 단계와, 상기 페라이트 성형체에 말아진 그린 쉬트의 외부에 페라이트 그린 쉬트를 말아 세라믹 코일 적층체를 형성하는 단계와, 상기 세라믹 코일 적층체를 절단하여 1차 코일 패턴과 2차 코일 패턴이 형성된 코일 적층체를 형성하는 단계와, 상기 코일 적층체의 하부 및 상부에 각각 제1 노출전극과 접속되는 제1 인출전극을 갖는 하부 페라이트 그린 쉬트와, 상기 제2 노출전극과 접속되는 제2 인출 전극을 갖는 상부 페라이트 그린 쉬트를 마련하여 적층하는 단계와, 상기 코일 적층체, 상부 페라이트 그린 쉬트 및 하부 페라이트 그린 쉬트로 이루어진 적층체를 소결하는 단계와, 상기 적층체의 외부에 상기 코일 적층체의 제1 인출 전극 및 제2 인출전극과 접속하는 제1 외부 단자 전극 및 제2 외부 단자 전극을 형성하는 단계를 포함한다.
상기 1차 코일 패턴 및 2차 코일 패턴은 Ag, Cu 및 Au 중에서 선택된 어느 하나의 도전성 페이스트로 형성된다. 상기 코일 적층체, 상부 페라이트 그린 쉬트 및 하부 페라이트 그린 쉬트로 이루어진 적층체의 소결은 850∼900℃에서 수행한다. 상기 그린 쉬트는 글라스와 세라믹 재료를 테이프 캐스팅 방법을 이용하여 형성된다. 제1항에 있어서, 상기 페라이트 성형체는 사각기둥 형태로 성형된 것을 이용하고, 상기 페라이트 그린 쉬트는 테이프 캐스팅 방법으로 쉬트 상태로 성형된 것을 이용한다.
본 발명은 제조공정을 획기적으로 단순화시킬 수 있으며 코일 패턴이 단순하여 종래기술의 층간연결시 발생할 수 있는 문제점을 없앨 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 2 내지 도 5는 본 발명의 제1 실시예에 의한 적층 세라믹 트랜스포머의 제조방법을 설명하기 위하여 도시한 도면들이다.
도 2를 참조하면, 세라믹의 제1 그린 쉬트(21) 및 제2 그린 쉬트(31) 상에 도전성 페이스트로 각각 1차 코일 패턴(23) 및 2차 코일 패턴(33)을 인쇄한다. 이때, 후에 인출전극 및 외부 단자 전극와의 연결을 위해 제1 노출 전극(23a, 23b) 및 제2 노출전극(33a, 33b)을 형성한다. 상기 1차 코일 패턴(23)과 2차 코일 패턴(33)의 인쇄 패턴 길이는 제1 그린 쉬트(21) 및 제2 그린 쉬트(31)를 소정의 사각기둥 형태로 감을 경우 원하는 권선수가 되도록 설정되며, 1차 코일과 2차 코일의 권선비는 1차 코일 패턴(23) 길이와 2차 코일 패턴(33) 길이를 조정함으로써 얻어질 수 있다.
상기 제1 그린 쉬트(21) 및 제2 그린 쉬트(31)는 저온 소결이 가능하고 저투자율(이하, 상대투자율이 1∼10정도의 값을 칭함) 특성을 가지는 MgO-Al2O3-SiO2등을 주성분으로 하는 글라스와 알루미나, 뮬라이트, 코디어라이트 등의 세라믹을 혼합한 글라스/세라믹 재료를 테이프 캐스팅(tape casting) 방법을 이용하여 쉬트 형태로 제조한다. 상기 도전성 페이스트는 면저항이 적고 제1 및 제2 그린 쉬트(21, 31)와 동시소결이 가능한 Ag, Cu, Au 등의 금속을 사용한다. 특히, 도 2에는 한 장의 그린 쉬트에 여러 개의 적층 세라믹 트랜스포머를 형성할 수 있도록 각각 1차 코일 패턴(23)과 2차 코일 패턴(33)을 여러개 인쇄한 경우이다.
도 3을 참조하면, 상기 1차 코일 패턴(23)이 인쇄된 제1 그린 쉬트(21)를 고투자율 재료이고 사각기둥 형태인 Ni-Cu-Zn계의 저온소결용 페라이트 성형체(26)에 일정하게 감아서 사각기둥 형태가 되도록 한다. 그리고 외부에는 고투자율 재료이고 저온소결용인 Ni-Cu-Zn계로 제조된 페라이트 그린 쉬트(27)를 감아 제1 세라믹 코일 적층체(28)를 형성한다. 상기 외부의 페라이트 그린 쉬트(27)은 테이프 캐스팅 방법을 이용하여 쉬트 상태로 성형된 것을 이용한다.
다음에, 상기 2차 코일 패턴(33)이 인쇄된 제2 그린 쉬트(31)를 고투자율(이하, 상대투자율이 50∼1000정도의 값을 칭함) 재료이고 사각기둥 형태인 Ni-Cu-Zn계의 저온소결용 페라이트 성형체(36)에 일정하게 감아서 사각기둥 형태가 되도록 한다. 그리고 외부에는 고투자율 재료이고 저온소결용인 Ni-Cu-Zn계로 제조된 페라이트 그린 쉬트(37)를 감아 제2 세라믹 코일 적층체(38)를 형성한다. 상기 외부의 페라이트 그린 쉬트(37)은 테이프 캐스팅 방법을 이용하여 쉬트 상태로 성형된 것을 이용한다.
이와 같이 만들어진 제1 세라믹 코일 적층체(28) 및 제2 세라믹 코일 적층체(38)를 절단선(25a, 35a)을 따라 절단함으로써 도 4에 도시한 바와 같이 각각 낱개의 1차 코일 적층체(29) 및 2차 코일 적층체(39)를 형성한다. 도 3에서, 참조번호 25 및 35는 절단홈(절단선)을 나타낸다.
도 4를 참조하면, 1차 코일 적층체(29)의 하부에 상기 제1 노출전극(23a, 23b)에 접속되는 제1 인출전극(43a, 43b)을 갖는 고투자율의 하부 페라이트 그린 쉬트(41)를 위치시키고, 상기 2차 코일 적층체(39)의 상부에 제2 노출전극(33a, 33b)에 접속되는 제2 인출전극(53a, 53b)을 갖는 상부 페라이트 그린 쉬트(51)를 적층한다.
도 5를 참조하면, 하부 페라이트 그린 쉬트(41), 1차 코일 적층체(29), 2차 코일 적층체(39)와 상부 페라이트 그린쉬트(51)로 이루어진 적층체를 열간 가압하여 소결함으로써 일체화된 적층체(61)를 형성한다. 상기 소결은 850∼900℃에서 고투자율의 페라이트 재료 부분과 저투자율의 세라믹 재료 부분 및 도전성 페이스트 재료 부분을 동시에 실시한다.
다음에, 상기 일체화된 적층체(61)의 외부에 상기 1차 코일 적층체(29) 및 2차 코일 적층체(39)의 제1 인출전극(43a 43b) 및 제2 인출전극(53a, 53b)에 접속되는 제1 외부 단자 전극(63a, 63b) 및 제2 외부 단자 전극(73a, 73b)을 측면 인쇄한다. 계속하여, 인쇄된 제1 외부 단자 전극(63a, 63b) 및 제2 외부 단자 전극(73a, 73b)을 소결하고 여기에 니켈 도금을 하고 다시 솔더 도금을 실시하여 표면 실장형의 적층 세라믹 트랜스포머가 완성된다.
도 6 및 도 7은 본 발명의 제2 실시예에 의한 적층 세라믹 트랜스포머의 제조방법을 설명하기 위하여 도시한 도면들이다. 도 6 및 도 7의 제2 실시예에서, 상기 제1 실시예와 동일한 참조번호는 동일한 부재를 나타낸다.
본 발명의 제1 실시예의 적층 세라믹 트랜스포머는 1차 코일 적층체와 2차 코일 적층체가 각각 제1 그린 쉬트 및 제2 그린 쉬트에 인쇄하여 만든다. 이에 반하여, 본 발명의 제2 실시예의 적층 세라믹 트랜스포머는 하나의 그린 쉬트(81)에 1차 코일 패턴과 2차 코일 패턴을 동시에 인쇄하여 만드는 것을 제외하고는 동일하다.
구체적으로, 하나의 그린 쉬트(81) 상에 각각 제1 노출전극(23a, 23b) 및 제2 노출전극(33a, 33b)을 갖는 1차 코일 패턴(23)과 2차 코일 패턴(33)을 동시에 인쇄한다. 이어서, 고투자율재료이고 사각 기둥 모양인 Ni-Cu-Zn계의 저온 소결용 페라이트 성형체(96)에 그린 쉬트(81)를 일정하게 말아서 사각기둥 형태가 되도록 한다. 그리고 외부에는 고투자율 재료이고 저온소결용인 Ni-Cu-Zn계로 제조된 페라이트 그린 쉬트(97)를 감아 세라믹 코일 적층체(98)를 형성한다. 상기 외부의 페라이트 그린 쉬트(97)은 테이프 캐스팅 방법을 이용하여 쉬트 상태로 성형된 것을 이용한다. 다음에, 상기 세라믹 코일 적층체(98)를 절단선(95a)을 따라서 절단하면 도 4의 1차 코일 적층체(29) 및 2차 코일 적층체(39)가 합쳐진 형태의 코일 적층체가 형성된다.
다음에, 상기 코일 적층체를 제1 실시예와 같이 고투자율의 하부 페라이트 그린쉬트(41) 상에 적층하고 그 위에 상부 페라이트 그린쉬트(51)를 적층하여 적층체를 형성한다. 이어서 제1 실시예와 마찬가지로 소결 및 외부단자 전극을 형성하여 적층 세라믹 트랜스포머를 제조한다.
도 8은 본 발명의 제1 실시예에 의한 적층 세라믹 트랜스포머를 도시한 단면도이다.
구체적으로, 1차 코일 패턴(23)과 2차 코일 패턴(33)을 형성하는 부분(101)은 저투자율 재료인 유리-세라믹 재료로 이루어지고 그외의 부분(103)은 고투자율 재료인 페라이트 재료로 이루어지며 모두가 일체화된 형태가 된다. 코일 패턴(23, 33)이 있는 부분은 저투자율 재료이므로 코일간의 누설자속이 최소화되어 1차 코일에서 나온 자속이 감소됨이 없이 대부분 2차 코일로 전달되게 된다. 도 8에서, 참조번호 63a, 63b, 73a, 73b는 편의상 도시한 외부 단자 전극들이다.
이상의 본 발명의 실시예에서, 2차측 출력이 하나인 경우를 설명하였으나, 2차측 코일을 외부와 연결하는 노출 전극을 여러 부분에 형성시키고 인출 전극도 여러개 만들어 접속하면 결과적으로 적층 세라믹 트랜스포머의 외부 단자 전극도 다수개 형성되어 다출력의 적층 세라믹 트랜스포머가 가능하다. 그리고, 적층 세라믹 트랜스포머의 표면에 소정의 회로패턴을 만들어 외부 단자 전극과 연결시킨 다음 그 위에 각종의 전자부품을 탑재시키면 혼성부품의 제조가 가능하다.
본 발명에 의하여 제조되는 적층세라믹 트랜스포머는 코일을 형성하는 부분이 저투자율 재료로 구성되므로 각각의 코일간에 발생하는 누설자속이 최소화되어 1차 코일의 자속이 감소됨이 없이 2차 코일에 전달되므로 에너지 전달효율이 향상될 수 있다.
또한, 코일이 페라이트 자성체 내부에 완전히 내장되는 형태인 자기 트랜스포머이므로 고주파 스위칭 트랜스포머로써 사용할 경우에도 누설 자속에 의한 외부로의 전자파 노이즈의 방사문제가 해결될 수 있다.
또한, 적층 세라믹 제조시에 가장 어려운 비아홀 형성공정과 여러층을 정렬하는 공정이 없으므로 제조공정의 신뢰성이 향상되며 제조공정의 자동화가 용이하게 된다.

Claims (10)

  1. 제1 그린 쉬트 및 제2 그린 쉬트 상의 양단에 각각 제1 노출전극 및 제2 노출전극을 갖는 1차 코일 패턴 및 2차 코일 패턴을 인쇄하는 단계;
    상기 1차 코일 패턴 및 2차 코일 패턴이 인쇄된 제1 그린 쉬트 및 제2 그린 쉬트를 각각 페라이트 성형체에 말아서 감는 단계;
    상기 페라이트 성형체에 감아진 제1 그린 쉬트 및 제2 그린 쉬트의 외부 각각에 페라이트 그린 쉬트를 말아 제1 세라믹 코일 적층체 및 제2 세라믹 코일 적층체를 형성하는 단계;
    상기 제1 세라믹 코일 적층체 및 제2 세라믹 코일 적층체를 각각 절단하여 1차 코일 적층체 및 2차 코일 적층체를 형성하는 단계;
    상기 1차 코일 적층체의 하부에 상기 제1 노출 전극과 접속되는 제1 인출 전극을 갖는 하부 페라이트 그린 쉬트와, 상기 2차 코일 적층체의 상부에 상기 제2 노출전극과 접속되는 제2 인출 전극을 갖는 상부 페라이트 그린 쉬트를 마련하여 적층하는 단계;
    상기 1차 코일 적층체, 2차 코일 적층체, 상부 페라이트 그린 쉬트 및 하부 페라이트 그린 쉬트로 이루어진 적층체를 소결하는 단계; 및
    상기 적층체의 외부에 각각 상기 1차 코일 적층체 및 2차 코일 적층체의 제1 인출 전극과 제2 인출전극과 접속하는 제1 외부 단자 전극과 제2 외부 단자 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 적층 세라믹 트랜스포머의 제조방법.
  2. 제1항에 있어서, 상기 1차 코일 패턴 및 2차 코일 패턴은 Ag, Cu 및 Au 중에서 선택된 어느 하나의 도전성 페이스트로 형성되는 것을 특징으로 하는 적층 세라믹 트랜스포머의 제조방법.
  3. 제1항에 있어서, 상기 상기 1차 코일 적층체, 2차 코일 적층체, 상부 페라이트 그린 쉬트 및 하부 페라이트 그린 쉬트로 이루어진 적층체의 소결은 850∼900℃에서 수행하는 것을 특징으로 하는 적층 세라믹 트랜스포머의 제조방법.
  4. 제1항에 있어서, 상기 제1 그린 쉬트 및 제2 그린 쉬트는 글라스와 세라믹 재료를 테이프 캐스팅 방법을 이용하여 형성되는 것을 특징으로 하는 적층 세라믹 트랜스포머의 제조방법.
  5. 제1항에 있어서, 상기 페라이트 성형체는 사각기둥 형태로 성형된 것을 이용하고, 상기 페라이트 그린 쉬트는 테이프 캐스팅 방법으로 쉬트 상태로 성형된 것을 이용하는 것을 특징으로 하는 적층 세라믹 트랜스포머의 제조방법.
  6. 그린 쉬트 상의 양단에 제1 노출전극 및 제2 노출 전극을 갖는 1차 코일 패턴 및 2차 코일 패턴을 인쇄하는 단계;
    상기 1차 코일 패턴 및 2차 코일 패턴이 인쇄된 그린 쉬트를 페라이트 성형체에 말아서 감는 단계;
    상기 페라이트 성형체에 말아진 그린 쉬트의 외부에 페라이트 그린 쉬트를 말아 세라믹 코일 적층체를 형성하는 단계;
    상기 세라믹 코일 적층체를 절단하여 1차 코일 패턴과 2차 코일 패턴이 형성된 코일 적층체를 형성하는 단계;
    상기 코일 적층체의 하부 및 상부에 각각 제1 노출전극과 접속되는 제1 인출전극을 갖는 하부 페라이트 그린 쉬트와, 상기 제2 노출전극과 접속되는 제2 인출 전극을 갖는 상부 페라이트 그린 쉬트를 마련하여 적층하는 단계;
    상기 코일 적층체, 상부 페라이트 그린 쉬트 및 하부 페라이트 그린 쉬트로 이루어진 적층체를 소결하는 단계; 및
    상기 적층체의 외부에 상기 코일 적층체의 제1 인출 전극 및 제2 인출전극과 접속하는 제1 외부 단자 전극 및 제2 외부 단자 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 적층 세라믹 트랜스포머의 제조방법.
  7. 제6항에 있어서, 상기 1차 코일 패턴 및 2차 코일 패턴은 Ag, Cu 및 Au 중에서 선택된 어느 하나의 도전성 페이스트로 형성되는 것을 특징으로 하는 적층 세라믹 트랜스포머의 제조방법.
  8. 제6항에 있어서, 상기 코일 적층체, 상부 페라이트 그린 쉬트 및 하부 페라이트 그린 쉬트로 이루어진 적층체의 소결은 850∼900℃에서 수행하는 것을 특징으로 하는 적층 세라믹 트랜스포머의 제조방법.
  9. 제6항에 있어서, 상기 그린 쉬트는 글라스와 세라믹 재료를 테이프 캐스팅 방법을 이용하여 형성하는 것을 특징으로 하는 적층 세라믹 트랜스포머의 제조방법.
  10. 제6항에 있어서, 상기 페라이트 성형체는 사각기둥 형태로 성형된 것을 이용하고, 상기 페라이트 그린 쉬트는 테이프 캐스팅 방법으로 쉬트 상태로 성형된 것을 이용하는 것을 특징으로 하는 적층 세라믹 트랜스포머의 제조방법.
KR1019970056027A 1997-10-29 1997-10-29 적층세라믹트랜스포머의제조방법 KR100243360B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970056027A KR100243360B1 (ko) 1997-10-29 1997-10-29 적층세라믹트랜스포머의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970056027A KR100243360B1 (ko) 1997-10-29 1997-10-29 적층세라믹트랜스포머의제조방법

Publications (2)

Publication Number Publication Date
KR19990034422A KR19990034422A (ko) 1999-05-15
KR100243360B1 true KR100243360B1 (ko) 2000-02-01

Family

ID=19523692

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970056027A KR100243360B1 (ko) 1997-10-29 1997-10-29 적층세라믹트랜스포머의제조방법

Country Status (1)

Country Link
KR (1) KR100243360B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140084970A (ko) * 2012-12-27 2014-07-07 삼성전기주식회사 적층형 칩 인덕터

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5381983B2 (ja) 2008-06-12 2014-01-08 株式会社村田製作所 電子部品
CN114743787B (zh) * 2022-03-29 2023-11-21 中国电子科技集团公司第四十三研究所 可拆分ltcc平面变压器的制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140084970A (ko) * 2012-12-27 2014-07-07 삼성전기주식회사 적층형 칩 인덕터

Also Published As

Publication number Publication date
KR19990034422A (ko) 1999-05-15

Similar Documents

Publication Publication Date Title
TWI279819B (en) Embedded toroidal transformers in ceramic substrates
JPH0696940A (ja) 固体複合磁性素子の製造方法
JPH0855726A (ja) 積層型電子部品及びその製造方法
CN101484957B (zh) 使用液晶聚合物（lcp）材料的变压器及其相关联的制作方法
EP1923894B1 (en) Inductor element and method of manufacturing the same
JPH08153623A (ja) コイル部品
KR100243360B1 (ko) 적층세라믹트랜스포머의제조방법
US20010054472A1 (en) Manufacturing method for a laminated ceramic electronic component
JPH10189342A (ja) コモンモードチョークコイルおよびその製造方法
JP2000216023A (ja) 積層インダクタ
JPS6346566B2 (ko)
KR100243356B1 (ko) 적층세라믹트랜스포머및그제조방법
JPS6373606A (ja) 厚膜インダクタの製造方法
KR100293307B1 (ko) 적층형페라이트인덕터및그제조방법
JPH09199331A (ja) コイル部品およびその製造方法
JPH08236409A (ja) 積層複合部品およびその製造方法
JPH11260647A (ja) 複合部品およびその製造方法
JPH06181122A (ja) コイル部品とその製造方法
JPH09190925A (ja) コイル部品およびその製造方法
JPH06215947A (ja) 積層インダクタ
JPH06290954A (ja) 積層アンテナとその製造方法
JPH0135487B2 (ko)
JPH1027718A (ja) コイル部品およびその製造方法
JPH09260142A (ja) コイル部品およびその製造方法
JPH09275014A (ja) コイル部品およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee