KR100226856B1 - 메스펫(mesfet) 제조방법 - Google Patents
메스펫(mesfet) 제조방법 Download PDFInfo
- Publication number
- KR100226856B1 KR100226856B1 KR1019970008115A KR19970008115A KR100226856B1 KR 100226856 B1 KR100226856 B1 KR 100226856B1 KR 1019970008115 A KR1019970008115 A KR 1019970008115A KR 19970008115 A KR19970008115 A KR 19970008115A KR 100226856 B1 KR100226856 B1 KR 100226856B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- active layer
- cap layer
- mask material
- cap
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 15
- 238000000034 method Methods 0.000 claims abstract description 36
- 238000005530 etching Methods 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000002955 isolation Methods 0.000 claims abstract description 12
- 239000007769 metal material Substances 0.000 claims abstract description 7
- 239000000463 material Substances 0.000 claims abstract 11
- 238000000059 patterning Methods 0.000 claims abstract 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 26
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 claims description 5
- 229910052796 boron Inorganic materials 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- -1 boron ions Chemical class 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
- H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/435—Resistive materials for field effect devices, e.g. resistive gate for MOSFET or MESFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
메스펫(MESFET) 제조방법에 관한 것으로, 그의 제조방법은 반절연성 기판상에 버퍼층, 활성층, 캡층을 순차적으로 형성하고 소자 격리를 위해 캡층, 활성층, 버퍼층의 소정영역을 메사식각하는 스텝과, 캡층상에 제 1 마스크 물질을 형성하고 패터닝하여 소정영역의 캡층을 노출시키는 스텝과, 제 1 마스크 물질을 마스크로 노출된 캡층, 활성층, 버퍼층에 이온주입하고 노출된 캡층을 제거하여 활성층을 노출시키는 스텝과, 제 1 마스크 물질을 제거하고 노출된 활성층상에 소오스 전극 및 드레인 전극을 형성하는 스텝과, 소오스 전극 및 드레인 전극을 포함한 기판 전면에 제 2 마스크 물질을 형성하고 패터닝하여 소오스 전극과 드레인 전극 사이의 캡층의 일부분을 노출시키는 스텝과, 노출된 캡층을 제거하는 스텝과, 제 2 마스크 물질을 포함한 기판 전면에 금속물질을 형성하고 제 2 마스크 물질을 리프트 오프하여 활성층상에 게이트 전극을 형성하는 스텝으로 이루어짐으로써, 소오스 및 드레인 전극의 저항을 줄이고 브레이크다운 전압을 증가시킬 수 있다.
Description
본 발명은 반도체 소자에 관한 것으로, 특히 메스펫(MESFET) 제조방법에 관한 것이다.
최근 메스펫 중에서 고출력(high power) 메스펫은 디지탈 통신의 발달로 인해 그 수요가 급증하고 있으며 그의 특성을 향상시키기 위한 기술 개발이 급속도로 전진되고 있다.
고출력 메스펫 소자는 퍼스널 핸디 폰 시스템(personal handy phone system)의 송신부에 장착되는 칩(chip)으로서, 약 2∼3 W 정도의 고출력이 요구되고 있다.
이에 많은 연구 그룹들은 높은 출력을 얻기 위하여 드레인-게이트 사이의 브레이크다운 전압(Breakdown Voltage)을 증가시키고, 드레인 및 소오스 자체의 저항을 줄이며, gm(mutual conductance)을 증가시키는 등 여러 방법들을 제안하였다.
즉, gm을 증가시키는 방법으로는 도핑(doping)을 증가시켜 활성층을 변화시킴으로써 메스펫의 특성을 향상하고자 하는 방법이 있으며, 드레인 및 소오스의 저항을 줄이면서 브레이크다운 전압을 증가시키는 방법으로는 n+-GaAs 층을 제거하거나 또는 더블 리세스 에칭(double recess etching)을 하여 메스펫의 특성을 향상하고자 하는 방법이 있다.
도 1a 내지 도 1c는 n+-GaAs 층을 제거하는 방법을 이용한 메스펫의 제조공정을 보여주는 공정 단면도로서, 도 1a에 도시된 바와 같이, 반절연성 GaAs 기판(1)상에 언도프트(undoped) GaAs 버퍼층(2), n-GaAs 활성층(3), n+-GaAs 캡층(4)을 차례로 형성하고, 소자간의 격리를 위해 캡층(4), 활성층(3), 버퍼층(2)의 소정영역을 메사 에칭한다.
이어, 도 1b에 도시된 바와 같이, 캡층(4)상의 소정영역에 소오스 및 드레인(5,6)을 형성하고, 소오스 및 드레인(5,6)을 마스크로 캡층(4)을 에칭하여 활성층(3)을 노출시킨다.
그리고, 도 1c에 도시된 바와 같이, 게이트를 형성하기 위해 포토리소그래피(photolithography) 공정으로 노출된 활성층(3)의 소정영역을 리세스(recess) 에칭하고, 리세스 에칭된 활성층(3)상에 게이트(7)를 형성하여 메스펫을 제조한다.
이와 같이, n+-GaAs 캡층(4)을 제거하는 방법은 캡층(4) 제거시 활성층(3)이 공기중에 노출된다는 점과 활성층(3)상에 직접 포토레지스트 패턴 작업을 하여야 한다는 점에서 여러 가지 문제점이 발생한다.
또한, 게이트와 드레인 사이의 거리가 충분히 떨어져야만 높은 출력을 얻을 수 있는 효과를 기대할 수 있지만 게이트와 드레인 사이의 거리가 너무 멀면 소오스와 드레인의 저항이 증가하므로 또 다른 문제점이 발생된다.
이러한 문제점들을 해결하기 위해서 더블 리세스 에칭하는 방법이 제안되었다.
도 2a 내지 도 2d는 더블 리세스 에칭 방법을 이용한 메스펫의 제조공정을 보여주는 공정단면도로서, 도 2a에 도시된 바와 같이, 반절연성 GaAs 기판(1)상에 언도프트(undoped) GaAs 버퍼층(2), n-GaAs 활성층(3), n+-GaAs 캡층(4)을 차례로 형성하고, 소자간의 격리를 위해 캡층(4), 활성층(3), 버퍼층(2)의 소정영역을 메사 에칭한다.
이어, 도 2b에 도시된 바와 같이, 캡층(4)상의 소정영역에 소오스 및 드레인(5,6)을 형성한 후, 도 2c에 도시된 바와 같이, 제 1 포토리소그래피 공정으로 소오스 및 드레인(5,6) 사이의 캡층(4) 및 활성층(3)의 소정영역을 와이드 리세스 에칭(wide recess etching)하여 한다.
그리고, 도 2d에 도시된 바와 같이, 제 2 포토리소그래피 공정으로 와이드 리세스 에칭된 활성층(3)의 소정영역을 파인 리세스 에칭(fine recess etching)하고, 파인 리세스 에칭된 활성층(3)상에 게이트(7)를 형성하여 메스펫을 제조한다.
더블 리세스 에칭방법을 이용한 메스펫 제조방법에 있어서는 다음과 같은 문제점이 있었다.
포토리소그래피 공정을 두 번 수행하여야 하므로 공정이 복잡하고, 포토리소그래피 공정중에 활성층이 공기중에 노출되어 발생되는 문제점을 해결할 수 없다.
또한, 와이드 리세스 에칭 영역과 깊이에 따른 불균일로 인하여 브레이크다운 전압의 변화가 크고, 소오스 및 드레인 저항이 변화는 것에 대한 제어가 어려우므로 와이드 리세스 에칭을 고려하여 에피층을 형성해야 하는 번거로움이 있다.
본 발명은 이와 같은 문제점을 해결하기 위한 것으로, 소오스 및 드레인의 저항을 줄이고 브레이크다운 전압을 증가시킬 수 있는 메스펫 제조방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1c는 종래 제 1 실시예에 따른 메스펫 제조공정을 보여주는 공정 단면도
도 2a 내지 도 2d는 종래 제 2 실시예에 따른 메스펫 제조공정을 보여주는 공정단면도
도 3a 내지 도 3e는 본 발명 제 1 실시예에 따른 메스펫 제조공정을 보여주는 공정단면도
도 4a 내지 도 4e는 본 발명 제 2 실시예에 따른 메스펫 제조공정을 보여주는 공정단면도
도면의 주요부분에 대한 부호의 설명
11 : 기판 12 : 버퍼층
13 : 활성층 14 : 캡층
15 : 제 1 포토레지스트 16 : 소오스 전극
17 : 드레인 전극 18 : 제 2 포토레지스트
19 : 게이트 금속물질 19a : 게이트 전극
20 : 이종접합층
본 발명에 따른 메스펫 제조방법은 반절연성 기판상에 버퍼층, 활성층, 캡층을 에피성장시키고 에피층의 소정영역을 메사식각하는 스텝과, 소정영역의 캡층, 활성층, 버퍼층에 이온주입하고 이온주입영역의 캡층을 제거하는 스텝과, 이온주입영역의 활성층상에 소오스 전극 및 드레인 전극을 형성하고 소오스 전극과 드레인 전극 사이의 캡층의 일부분 제거하는 스텝과, 캡층이 제거된 활성층상에 게이트 전극을 형성하는 스텝으로 이루어짐에 그 특징이 있다.
본 발명의 다른 특징은 캡층을 언도프트(undoped) GaAs층 또는 언도프트 이종접합층으로 형성함에 있다.
상기와 같은 특징을 갖는 본 발명에 따른 메스펫 제조방법을 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 3a 내지 도 3e는 본 발명 제 1 실시예에 따른 메스펫 제조공정을 보여주는 공정단면도로서, 도 3a에 도시된 바와 같이, 반절연성 GaAs 기판(11)상에 언도프트(undoped) GaAs 버퍼층(12), n-GaAs 활성층(13), 언도프트 GaAs 캡층(14)을 차례로 형성하고, 소자간의 격리를 위해 캡층(14), 활성층(13), 버퍼층(12)의 소정영역을 메사 에칭한다.
이때, 소자간의 격리를 위한 메사 에칭 대신에 캡층(14), 활성층(13), 버퍼층(12)에 보론(Boron) 이온을 주입하면 메사 에칭과 같은 동일한 효과가 있다.
이와 같이, 보론 이온을 주입하여 소자를 격리하는 잇점은 종래에는 n+-GaAs 캡층을 에칭하는 공정이 필요하지만, 본 발명은 에칭하는 공정이 필요 없다는 점이다.
이어, 도 3b에 도시된 바와 같이, 캡층(14)을 포함한 기판(11) 전면에 제 1 포토레지스트(15)를 형성하고 패터닝하여 소오스 전극 및 드레인 전극이 형성될 영역의 캡층(14)를 노출시킨 후, 노출된 캡층(14), 활성층(13), 버퍼층(12)에 소정 깊이로 실리콘(Si) 이온을 주입한다.
이때, 실리콘 이온을 주입하는 이유는 소오스 전극 및 드레인 전극이 형성될 영역의 에피층을 n+-GaAs 영역으로 만들기 위해서이다.
그리고, 도 3c에 도시된 바와 같이, 남아 있는 제 1 포토레지스트(15)를 제거하고 열처리하여 실리콘 이온을 활성화시킨 후, 포토리소그래피(Photo- lithography)공정으로 실리콘 이온이 주입된 영역의 캡층(14)을 제거하여 활성층(13)을 노출시키고 노출된 활성층(13)상에 소오스 전극 및 드레인 전극(16,17)을 형성한다.
이어, 도 3d에 도시된 바와 같이, 소오스 전극 및 드레인 전극(16,17)을 포함한 기판(11) 전면에 제 2 포토레지스트(18)를 형성하고 패터닝하여 소오스 전극(16)과 드레인 전극(17) 사이의 캡층(14)의 일부분을 노출시킨 후, 노출된 캡층(14) 및 활성층(13)을 소정 깊이로 제거한 다음, 제 2 포토레지스트(18)를 포함한 기판(11) 전면에 게이트 금속물질(19)을 형성한다.
그리고, 도 3e에 도시된 바와 같이, 리프트-오프(lift-off) 공정으로 제 2 포토레지스트(18) 및 게이트 금속물질(19)을 제거하여 게이트 전극(19a)을 형성함으로써 메스펫을 제작한다.
도 4a 내지 도 4e는 본 발명 제 2 실시예에 따른 메스펫 제조공정을 보여주는 공정단면도로서, 도 4a에 도시된 바와 같이, 반절연성 GaAs 기판(11)상에 언도프트(undoped) GaAs 버퍼층(12), n-GaAs 활성층(13), 언도프트 이종접합층(het- erojunction layer)(20)을 차례로 형성하고, 소자간의 격리를 위해 이종접합층(20), 활성층(13), 버퍼층(12)의 소정영역을 메사 에칭한다.
이때, 활성층(13)의 두께는 본 발명 제 1 실시예의 리세스 식각된 활성층의 두께이다.
그리고, 도 4b 및 도 4c는 본 발명 제 1 실시예의 도 3b 및 도 3c와 제조공정이 동일하므로 설명을 생략하기로 한다.
도 4d에 도시된 바와 같이, 소오스 전극 및 드레인 전극(16,17)을 포함한 기판(11) 전면에 제 2 포토레지스트(18)를 형성하고 패터닝하여 소오스 전극(16)과 드레인 전극(17) 사이의 이종접합층(20)의 일부분을 노출시킨 후, 노출된 이종접합층(20)을 소정 깊이로 제거한 다음, 제 2 포토레지스트(18)를 포함한 기판(11) 전면에 게이트 금속물질(19)을 형성한다.
그리고, 도 4e에 도시된 바와 같이, 리프트-오프(lift-off) 공정으로 제 2 포토레지스트(18) 및 게이트 금속물질(19)을 제거하여 게이트 전극(19a)을 형성함으로써 메스펫을 제작한다.
본 발명에 따른 메스펫 제조방법에 있어서는 다음과 같은 효과가 있다.
첫째, 소오스 전극 및 드레인 전극 아래의 n+-GaAs층을 실리콘 이온을 주입하여 수직적으로 만들기 때문에 소자를 소형화할 수 있어 소오스 전극과 드레인 전극의 저항을 줄일 수 있다. 그리고, 드레인 전극이 위치한 n+-GaAs층과 게이트 전극을 확실하게 격리시킬 수 있어 브레이크다운 전압을 증가시킬 수 있다.
둘째, 종래에 게이트 전극 형성시 리세스 식각으로 인하여 발생되는 활성층의 노출을 언도프트 GaAs 캡층으로 패시베이션(passivation)시킴으로써, 활성층의 노출로 인한 문제점을 방지할 수 있다.
셋째, 본 발명 제 2 실시예에서 활성층을 리세스 식각하지 않고 캡층만을 제거하여 게이트 전극을 형성함으로써, 리세스 에칭 균일도(recess etching uniformity)를 향상시킬 수 있으며 런 투 런 베리에이션(run to run variation)도 현저히 줄일 수 있다.
넷째, 소자간의 격리를 위해 메사 식각 대신에 보론 이온을 주입함으로써, 종래와 같이 소자 격리를 위한 n+-GaAs층의 에칭공정이 필요하지 않으므로 공정이 간단하다.
Claims (6)
- 반절연성 기판상에 버퍼층, 활성층, 캡층을 순차적으로 형성하고 소자 격리를 위해 상기 캡층, 활성층, 버퍼층의 소정영역을 메사식각하는 제 1 스텝; 상기 캡층상에 제 1 마스크 물질을 형성하고 패터닝하여 소정영역의 캡층을 노출시키는 제 2 스텝; 상기 제 1 마스크 물질을 마스크로 노출된 캡층, 활성층, 버퍼층에 이온주입하고 상기 노출된 캡층을 제거하여 상기 활성층을 노출시키는 제 3 스텝; 상기 제 1 마스크 물질을 제거하고 상기 노출된 활성층상에 소오스 전극 및 드레인 전극을 형성하는 제 4 스텝; 상기 소오스 전극 및 드레인 전극을 포함한 기판 전면에 제 2 마스크 물질을 형성하고 패터닝하여 상기 소오스 전극과 드레인 전극 사이의 캡층의 일부분을 노출시키는 제 5 스텝; 상기 노출된 캡층을 제거하는 제 6 스텝; 상기 제 2 마스크 물질을 포함한 기판 전면에 금속물질을 형성하고 상기 제 2 마스크 물질을 리프트 오프하여 상기 활성층상에 게이트 전극을 형성하는 제 7 스텝을 구비함을 특징으로 하는 메스펫 제조방법.
- 제 1 항에 있어서, 상기 캡층은 언도프트(undoped) GaAs층 또는 언도프트 이종접합층으로 형성함을 특징으로 하는 메스펫 제조방법.
- 제 1 항에 있어서, 상기 제 1 스텝에서 소자 격리를 위해 수행하는 메사식각 대신 메사식각되는 영역에 소자 격리용 이온을 주입함을 특징으로 하는 메스펫 제조방법.
- 제 3 항에 있어서, 상기 소자 격리용 이온은 보론(Boron)임을 특징으로 하는 메스펫 제조방법.
- 제 1 항에 있어서, 상기 제 3 스텝에서 캡층, 활성층, 버퍼층에 주입되는 이온은 실리콘임을 특징으로 하는 메스펫 제조방법.
- 제 1 항에 있어서, 상기 제 6 스텝은 노출된 캡층의 제거는 물론 활성층도 소정깊이로 제거함을 특징으로 하는 메스펫 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970008115A KR100226856B1 (ko) | 1997-03-11 | 1997-03-11 | 메스펫(mesfet) 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970008115A KR100226856B1 (ko) | 1997-03-11 | 1997-03-11 | 메스펫(mesfet) 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980073050A KR19980073050A (ko) | 1998-11-05 |
| KR100226856B1 true KR100226856B1 (ko) | 1999-10-15 |
Family
ID=19499360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970008115A KR100226856B1 (ko) | 1997-03-11 | 1997-03-11 | 메스펫(mesfet) 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100226856B1 (ko) |
-
1997
- 1997-03-11 KR KR1019970008115A patent/KR100226856B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980073050A (ko) | 1998-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1266812A (en) | Method of fabricating a self-aligned metal- semiconductor fet | |
| US4728621A (en) | Fabricating a field effect transistor utilizing a dummy gate | |
| JPH02219253A (ja) | 半導体集積回路装置の製造方法 | |
| KR100226856B1 (ko) | 메스펫(mesfet) 제조방법 | |
| KR0161201B1 (ko) | T형 게이트와 자기정렬 ldd 구조를 갖는 전계효과 트랜지스터의 제조방법 | |
| KR100532978B1 (ko) | 반도체소자의 제조방법 | |
| KR100266695B1 (ko) | 고전압 수평 확산 모스 트랜지스터 제조방법 | |
| KR100929422B1 (ko) | 반도체소자의 제조방법 | |
| KR20010060552A (ko) | 플래쉬 메모리 소자 제조방법 | |
| KR100937650B1 (ko) | 반도체 장치의 트랜지스터 제조 방법 | |
| KR0136456B1 (ko) | 반도체소자의 제조방법 | |
| KR19980060870A (ko) | 반도체 소자의 듀얼 게이트전극 형성방법 | |
| KR0141780B1 (ko) | 반도체소자 제조방법 | |
| KR0142782B1 (ko) | 반도체소자의 제조방법 | |
| KR100247170B1 (ko) | 트렌치 구조를 갖는 트랜지스터 제조방법 | |
| KR100239455B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100414231B1 (ko) | 반도체소자의 제조방법 | |
| KR0129585B1 (ko) | 자기정합에 의한 트랜지스터 제조방법 | |
| KR100202642B1 (ko) | 모스형 트랜지스터 및 그 제조 방법 | |
| KR0172832B1 (ko) | 반도체소자 제조방법 | |
| KR19990081274A (ko) | 트렌치 게이트 구조를 갖는 전력 반도체장치의제조방법 | |
| KR100518239B1 (ko) | 반도체 장치 제조방법 | |
| KR100337201B1 (ko) | 반도체소자의트랜지스터형성방법 | |
| KR100591151B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| KR0152936B1 (ko) | 반도체 소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050607 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |