KR100212225B1 - 칩형상전자부품 및 그 제조방법 - Google Patents

Abstract

본 발명은 칩형상저항기나 칩형상콘덴서등의 칩형상전자부품 및 그 제조방법에 관한 것으로서, 전기특성의 정밀도에 뛰어나고, 또한 기계적강도에 뛰어난 외부전극을 가진 칩형상전자부품 및 그 제조방법을 제공하는 것을 목적으로 한것이며, 그 구성에 있어서, 기판(1)의 표면에 저항체층(4)과 1쌍의 상부면전극층(2)과 보호층(6)이 형성되고, 양단부면에 제 1전극층(3)과 땜납층의 제 2전극층(7)으로 이루어진 외부전극이 형성된 칩저항기에 있어서, 외부전극의 기계적강도를 개선하기 위하여, 제 1전극층(3)에, 표면에 다수의 돌기를 가진 도전성금속분말을 혼합한 도전재료를 사용하는 것을 특징으로 한것이다.

Description

칩형상전자부품 및 그 제조방법

제1도는 본 발명의 제1실시예에 있어서의 각형(角形)칩 저항기의 사시도.

제2도는 제1도에 표시한 각형칩저항기의 A-A단면도.

제3도는 본 발명의 제2실시예에 있어서의 각형칩저항기의 단면도.

제4도는 인장(引張)시험에 사용하는 시료의 사시도.

제5도는 본 발명의 제1전극층의 모식단면도.

제6도는 본 발명의 제3실시예 및 종래예의 변형시험결과를 표시한 도면.

제7도는 본 발명의 제3실시예 및 종래예에 있어서의 제1전극층의 도포상태를 설명하는 단면도.

제8도는 본 발명의 제3실시예 및 종래예에 사용하는 도전성페이스트이 점도특성을 표시한 도면.

제9도는 종래의 각형칩저항기의 사시도.

제10도는 제9도에 표시한 각형칩저항기의 B-B단면도.

제11도는 종래의 도전성페이스트에 있어서의 실자아내는(cobwebbing)현상을 설명하는 도면.

제12도는 제11도의 설명도에 있어서의 C-C단면도.

* 도면의 주요부분에 대한 부호의 설명

1 : 기판 2 : 상부면전극층

3 : 제1전극층 4 : 저항체층

6 : 수지보호층 7 : 제2전극층

8 : 니켈도막(塗膜)층 9a : 도전성금속분말

9b : 수지바인더 10 : 알루미나기판

11 : 상부면전극층 12 : 저항체층

13 : 단부면전극 14 : 유리보호층

15 : 니켈도금층 16 : 땜납도금층

17 : 롤러 21 : 칩저항기

22 : 땜납 23, 24 : 금속선

본 발명은 칩형상저항기나 칩형상콘덴서등의 칩형상전자부품 및 그 제조방법에 관한 것이다.

최근의 전자기기의 소형화 및 경량화에 대한 요구가 점점 증대하여가는 와중에, 회로기판의 배선밀도를 높이기 위하여, 전자부품에 있어서도 매우 소형인 칩형상전자부품을 많이 사용하도록 되어왔다. 또, 이와같은 칩형상전자부품에 있어서는, 특성치의 정밀도가 향상된 것을 요구하게 되고, 예를들면, 정밀급칩저항기의 수요가 늘어가고 있다.

종래의 칩형상전자부품의 일예로서 각형칩저항을 들어, 이것에 대해서 제9도 및 제10도를 참조하면서 설명한다. 제9도는 종래의 각형칩저항기의 사시도, 제10도는 제9도에 표시한 B-B단면에 있어서의 단면구조도이다.

종래의 각형칩저항기는, 알루미나기판(10)과, 이 알루미나기판(10)위에 형성된 은계서어멧(silver cermet)재료의 두꺼운 막으로 이루어진 1쌍의 상부면전극층(11)과, 이 상부면전극층(11)과 접속하도록 형성된 산화루테늄계재료의 두꺼운 막으로 이루어진 저항체층(12)과, 이 저항체층(12)을 완전히 덮는 유리보호층(14)과, 상부면전극(11)의 일부와 포개지도록 형성된 은계서어멧재료의 두꺼운 막으로 이루어진 1쌍의 단부면전극(13)으로 구성되어 있다. 그리고, 전극의 납땜성을 확보하기 위해, 상부면전극층(11) 및 단부면전극(13)의 표면을 덮도록, 니켈도금층(15) 및 땜납도금층(16)의 2층이 형성되고, 단부면전극(13)과 니켈도금층(15)과 땜납도금층(16)과의 3층에 의해 외부전극이 구성되어 있다. 상부면전극층(11) 및 단부면전극(13)은, 은계서어멧재료를 수지에 혼합한 페이스트를 약 600℃정도의 온도로 소성하므로써 형성된다. 또한, 단부면전극(13)의 다른 예로서, 에폭시계수지 또는 페놀계수지에 은분말을 혼합한 도전성수지를 사용한 예도 알려져 있다.

그러나, 단부면전극(13)에 소성된 은계서어멧재료를 사용한 경우에는, 소성시에 있어서의 가열에 의해 저항체층(12)의 저항치가 변화하기 때문에, 칩저항기로서의 단부면전극(13)간의 저항치가 변화한다. 이 저항치의 변화는, 최근 시장이 커지고 있는 저항치의 정밀도±1%이하, 또는 정밀도±0.5%이하를 유지하는 각형칩저항기의 제조에 있어서의 수율악화의 주요인으로 되어있다.

한편, 단부면전극(13)에 은분말을 혼합한 도전성수지를 사용한 경우에는, 다음과 같은 2가지의 과제가 있다. 그 하나는, 상기의 소성전극과 비교해서, 전극으로서의 기계적 강도가 약한것이다. 은분말에는 구(球)형상 또는 인편(鱗片)형상의 것이 사용되나, 구형상의 은분말은 도전성수지중에 있어서의 앵커링력이 약하기 때문에, 전극으로서의 강도도 약하다. 인편형상의 은분말은, 두들겨으깨서 제조되기 때문에, 은분말의 표면에 응집방지처리가 행하여져 있다. 이 때문에, 은분말과 수지와의 계면강도가 낮고, 전극으로서의 기계적강도도 약하다.

다른하나는 제11도 및 제12도에 표시한 바와 같이, 도전성수지(17)를 롤러(18)을 사용해서 도포할 때, 그 표면이 파상(波狀)으로 되는 실자아내는 현상이 발행하기 쉽고, 도포면의 형상이 불안정하다는 것이다. 즉, 도전성수지의 경우에는, 전극의 강도를 수지바인더에 의해 확보하기 때문에 은분말의 함유율에는 상한이 있고, 또 저항치를 작게하기 위해서는 은분말입자직경에 하한치가 존재한다. 이 때문에, 도전성수지를 도포할때, 2∼3의 작은 틱소트로피(thixotropy)지수를 가진 도전성수지를 사용한다. 그러나 틱소트로피지수가 작으면, 제11도 및 제12도에 표시한 바와 같은 실자아내는 현상이 발생한다. 또한, 틱소트로퍼지수는, E형점도계에 있어서, 그 설정조건이 3°R14코운(cone), 1rpm인때의 점도치를, 설정조건이 10rpm인때의 점도치로 나누기한 값으로 표시되어 있다.

본 발명은, 이와 같은 과제를 해결하는 것으로서, 전기특성의 정밀도에 뛰어나고, 또한 기계적강도에 뛰어난 외부전극을 가진 칩형상전자부품 및 그 제조방법을 제공하는 것을 목적으로 한다.

본 발명은, 칩본체의 표면의 일부에 외부전극을 형성한 칩형상전자부품에 있어서, 외부전극을 복수개의 돌기를 가진 도전성금속분말과 수지바인더로 이루어진 도전재료에 의해 구성한 것이다.

이 구성에 의하면, 도전성금속분말의 형상에 의한 앵커효과에 의해, 도전성금속분말과 수지바인더와의 결합이 강해지고, 기계적강도가 큰 외부전극을 얻을 수 있다. 또, 외부전극을 형성하는데 있어서, 600℃와 같은 고온의 열처리가 불필요하기 때문에, 전기특성의 정밀도에 뛰어난 칩형상전자부품을 얻을 수 있다.

본 발명의 제1실시예에 대해서, 도면을 참조하면서 설명한다. 제1도 및 제2도는, 칩형상전자부품중에서 가장 사용수량이 많은 각형칩저항기를 표시한 도면이다.

이 각형칩저항기는, 96중량%알루미나로 우리어진 기판(1)과, 기판(1)위의 양단부근처에 형성한 은계서어멧후막(厚膜)으로 이루어진 1쌍의 상부면전극층(2)과, 상부면전극층(2)의 일부와 포개지는 산화루테늄계후막의 저항체층(4)과, 저항체층(4)의 전체면을 덮는 수지보호층(6)과, 단부면으로부터 표면 및 뒷면으로 돌아서 들어가도록 형성된 두께 10∼50㎛의 1쌍의 제1전극층(3)과, 제1전극층(3)을 덮는 땜납도막층으로 이루어진 제2전극층(7)으로 구성되어 있다. 제1전극층(3)은 복수개의 사마귀형상의 돌기를 가진 구리분말과 복수개의 사마귀형상의 돌기를 가진 니켈분말과의 혼합분말체에, 바인더로서 열경화성폴리머를 혼합한 도전성페이스트를 도포경화한 것으로 이루어진다. 제1전극층(3)과 제2전극층(7)에 의해 외부전극이 구성되어 있다.

이하에, 이 각형칩저항기의 제조방법에 대해서 설명한다. 먼저, 내열성 및 절연성에 뛰어난 96중량%알루미나로 이루어진 기판(1)을 준비한다. 이 기판(1)에는, 이것을 얇고조봇한(短冊)형상 및 낱개조각(個片)형상으로 분할하기 위하여, 그린시트(green sheet)의 상태인때에 분할하기 위한 홈이 금형성형에 의해 미리 형성되어 있다.

다음에, 기판(1)의 표면에 은페이스트의 막두께를 스크린인쇄하여, 건조한다. 그리고, 벨트식연속소성로를 사용해서, 소성온도 850℃, 피이크시간 6분, IN-OUT시간 45분의 프로파일(profile)의 조건하에서 소성하고, 상부면전극층(2)을 형성한다. 또, 상부면전극층(2)의 일부와 포개지도록, RuO₂를 주성분으로한 저항체페이스트의 후막을 스크린인쇄하고, 벨트식연속소성로에 의해, 850℃의 온도로 피이크시간 6분, IN-OUT시간 45분의 프로파일의 조건하에서 소성하여, 저항체층(4)을 형성한다. 그리고, 상부면전극층(2)간의 저항체층(4)의 저항치를 갖추기위하여, 레이저광을 사용해서 저항체층(4)의 일부를 절단파괴하고, 저항치의 수정을 행한다. 절단조건은, L커드, 30㎜/초, 12KHz, 5W이다.

다음에, 저항체층(4)을 완전히 덮도록 에폭시계수지로 이루어진 페이스트를 스크린인쇄하고, 벨트식연속경화로를 사용하여 200℃의 온도로, 피이크시간 30분, IN-OUT시간 50분의 경화프로파일의 조건하에서 경화하고, 보호층(6)을 형성한다. 그후, 외부전극을 형성하기 위한 준비공정으로서, 기판(1)을 낱개조각으로 분할하고, 외부전극을 형성하는 개소를 노출시켜 둔다.

제1전극층(3)으로 되는 도전성페이스트를 제작하기 위하여, 복수개의 사마귀형상의 돌기를 가진 구리분말(입자직경이 약 2∼30㎛이고, 표면이 두께 1㎛이하의 은으로 피복되어 있음), 및 복수개의 사마귀형상의 돌기를 가진 니켈분말(입자직경이 약 2∼10㎛이고, 표면이 두께 1㎛이하의 은으로 피복되어 있음)을 준비한다. 그리고, 이 구리분말 및 니켈분말을 동등량 혼합한 혼합문말체 83중량%와, 레졸계페놀수지(예를들면, 페놀포름알데히드) 17중량%를, 디에틸렌글리콜모노부틸에테르(부틸카르비톨이라고도함)을 용제로서 3개롤러로 혼련하여, 도전성 수지페이스트로 한다. 이 도전성수지페이스트를 미리 약 200㎛의 막두께로 균일하게 스테인레스금속판위에 도포해두고, 디핑법에 의해 상기의 기판(1)이 분할된 날개조각의 측면으로부터 표면 및 뒷면에 이르는 소정의 면에 도포한다. 그리고, 벨트식연속먼적외선경화로를 사용하여, 가열온도 160℃, 피이크시간 15분, IN-OUT시간 40분의 온도프로파일의 조건하에서 열처리를 행하고, 측면부의 두께가 약 30∼40㎛의 제1전극층(3)을 형성한다.

다음에, 플럭스(flux)을 침지한 후, 230℃의 땜납용융액속에 10초동안 침지하고, 제1전극층(3)위에 땜납도막층으로 이루어진 제2전극층(7)을 형성한다. 이와 같이해서, 각형칩저항기를 제작한다.

본 발명의 제2실시예에 대해서, 제3도를 사용하여 설명한다. 제2실시예는 제1실시예의 변형예이고, 제1실시예와는, 외부전극의 구성 및 그 형성방법이 다르다. 기판(1)위에 형성되는 상부면전극층(2), 저항체층(4), 보호층(6)의 재료 및 이들의 형성방법은, 제1실시예의 경우와 동일하다.

본 실시예에서는, 제1전극층(3)의 형성에, 복수개의 돌기를 가진 니켈분말(평균입자직경 5㎛)80중량%과 에폭시변성페놀수지 20중량%를, 부틸카르비톨을 용제로해서 3개롤러로 혼련한 도전성수지페이스트를 사용한다. 그리고, 이 도전성수지페이스트를, 롤러를 사용하여, 얇고 조봇한 형상의 기판(1)의 소정위치에 도포한다. 또, 벨트식연속면적외선경화로를 사용하여, 가열온도 160℃, 피이크시간 15분, IN-OUT시간 40분의 온도프로파일에 의해서 열처리를 행한다. 이와같이 해서, 측면부의 두께가 약 30∼40㎛의 제1전극층(3)을 형성한다.

다음에, 얇고조봇한 형상의 기판(1)을 날개조각으로 분할한 후, 노출하고 있는 상부면전극층(2) 및 제1전극층(3)위에, 전기도금에 의해 니켈도막층(8)을 형성한다. 그리고, 니켈도막층(8)위에 땜납도막층으로 이루어진 제2전극층(7)을 형성하고, 각형칩저항기로 완성시킨다.

상기 제1 및 제2의 실시예에 표시한 각형칩저항기의 평균저항치, 저항치분포, 외부전극의 인장강도를 종래의 각형칩저항기와 비교해서, 표 1에 표시한다. 또한, 종래품 1및 2는 제10도에 표시한 구성의 것이고, 종래품 1은 단부면전극(13)에 은계서어멧의 소성후막을 사용한 것, 종래품 2는 은계수지의 후막을 사용한 것이다.

평균저항치 및 저항치분포는, 생산 1롯에 있어서의 저항치의 측정결과로부터 산출한 것이다. 저항치분포는, 표준편차를 σ, 평균저항치를 Rm로 했을때, 3σ/Rm으로 나타내고 있다. 인장강도시험은, 제4도에 표시한 칩저항기(21)의 외부전극을 땜납(22)으로 금속선(23) 및 (24)에 접속한 시료를 사용하여, 금속선(23)을 고정하고, 금속선(24)를 인장하는 방법으로 행하였다.

표 1로부터 명백한 바와 같이, 본 발명품은, 종래품 1보다도 현저하게 개선된 저항치분포를 가지고, 저항트리밍(trimming)후의 저항치시프트가 극히 적은 것을 알 수 있다. 또, 종래품 1에 있어서의 고온에서의 소성이 없기 때문에, 저항치분포가 매우작다.

본 발명의 인장강도는, 소성전극을 사용한 종래품 1과 거의 동등하고, 은계수지전극을 사용한 종래품보다도 현저하게 크다. 이것은, 제5도의 모식도에 표시한 바와 같이, 외부전극의 표면에 복수개의 돌기를 가진 도전성금속분말(9a)을 사용하였으므로, 도전성금속분말(9a)과 경화한 수지바인더(9b)에 있어서 앵커효과가 충분히 발휘된 것에 의한다고 생각할 수 있다.

본 발명의 제3실시예에 대해서, 제3도를 겸용하여 설명한다. 제3실시예가 제2실시예와 다른점은, 제1전극층(3)에, 도전성분말로서 니켈분말과 탄소분말과의 혼합분말을 사용한 점이다. 기판(1)위에 형성되는 상부면전극층(2), 저항체층(4), 보호층(6)의 재료 및 이들의 형성방법은, 제2실시예의 경우와 동일하여, 설명을 생각한다.

제1전극층(3)을 형성하기 전에, 전극형성면이 수평으로 되도록, 단척형상의 기판(1)을 요철(凹凸)형상의 유지지그를 사용해서 고정한다. 한편, 제1전극층(3)을 형성하기 위하여, 도전성분말로서, 복수개의 돌기를 가진 입자직경 2∼20㎛의 니켈분말과, 사슬형상구조의 입자직경 약 0.04㎛의 탄소분말을 준비한다. 그리고, 니켈분말 80중량%와 탄소분말 5중량%와 레졸계페놀수지 15중량%를 부틸카르비톨을 용제로해서 3개롤러를 사용해서 혼련하여, 도전성수지페이스트를 제작한다. 이 도전성수지페이스트의 틱소트로피지수는, 약 6이었다.

다음에, 이 도전성수지페이스트를 미리 약 70㎛의 막두께로 균일하게 스테인레스롤러위에 도포한다. 그리고, 롤러를 회전시키는 동시에 요철형상의 유지지그를 이동시키고, 롤러위의 페이스트를 기판(1)의 측면에 접촉시켜서 도포한다. 그 후, 벨트식연속면적외선경화로를 사용하여, 가열온도 160℃, 피이크시간 30분, IN-OUT시간 40분의 온도프로파일에 의해서 열처리를 행한다. 이와같이해서, 측면부의 두께가 약 30∼40㎛의 제1전극층(3)을 형성한다.

다음에, 얇고조봇한 형상의 기판(1)을 날개조각으로 분할한 후, 노출하고 있는 상부면전극층(2) 및 제1전극층(3)위에 배럴방식의 전기도금에 의해 니켈도금막층(8) 및 땜납도막층으로 이루어진 제2전극층(7)을 형성하고, 각형칩저항기로 완성시킨다.

제3의 실시예에서 얻어진 칩형저항기에 대해서, 변형강도시험(시험법 JIS C-5202에 의거함)을 행하였다. 그 결과를, 소성전극을 사용한 종래품 1및 수지전극을 사용한 종래품 2와 비교해서, 제6도에 표시한다. 또, 제3실시예 및 종래품 1, 2에 있어서의 도전성페이스트의 도포상태를 제7도에, 도전성페이스트의 점도특성을 제8도에 각각 표시한다.

제6도로부터 명백한 바와같이, 본 실시예의 변형강도는, 소성전극을 사용한 종래품 1과 동등이상이고, 수지전극을 사용한 종래품 2보다도 분명히 강하다. 이것은, 돌기를 가진 니켈분말과 수지바인더와의 앵커링효과가 충분히 발휘된 것에 의한다고 생각할 수 있다.

제7도에 표시한 바와 같이, 본 실시예의 경우는, 종래품 2의 경우보다도, 도전성수지페이스트가 안정된 형상으로 도포되어 있는 것을 알 수 있다. 이것은, 비표면적이 큰 미세한 사슬형상구조탄소분말을 첨가하므로써 도전성수지페이스트의 점도특성이 개량되어, 틱소트로피지수가 높아진 것에 의한다고 생각할 수 있다. 또한, 안정된 형상의 제1전극층을 형성하기 위하여, 도전성수지페이스트의 틱소트로피수지가 5∼8의 범위에 있는 것이 바람직한 것으로 확인되었다

상기 제1, 제2, 제3실시예로부터 명백한 바와 같이, 외부전극에 복수개의 돌기를 가진 도전성금속분말을 사용하므로써, 기계적강도에 뛰어난 외부전극이 실현된다.

또한, 제1전극층(3)에 함유되는 도전성금속분말의 양은, 상기 실시예에 표시한 비율에 한정되는 것은 아니고, 여러가지의 비율이 가능하다. 단, 바람직한 도전성금속분말의 양은, 60∼90중량%의 범위이다. 도전성금속분말의 양이 60%보다도 적으면, 수지바인더의 양이 너무 많아져서 저항치가 커지고, 또, 틱소트로피지수가 작아진다. 한편, 도전성금속분말의 양이 96%를 초과하면, 수지바인더의 양이 너무 적어져서 외부전극의 기계적강도가 약해지기 때문에, 바람직하지 못하다.

또, 도전성금속분말의 바람직한 예로서 니켈분말 및 구리분말의 혼합분말을 표시하였으나, Au, Ag, Pd등의 귀금속분말이나, Fe, Al, Sn, Zn등의 금속분말을 사용해도 된다. 또, 제1실시예에 표시한 바와 같이, 표면을 도전성이 있는 이종(異種)금속으로 피복한 금속분말도 적용가능하고, 특히 Au, Pt, Ag, Pd의 귀금속으로 피복한 금속분말을 사용하는 것이 바람직하다.

도전성금속분말의 크기는, 기본적으로는, 최대입자직경 100㎛이하이면 상관없으나, 평균입자직경이 2∼15㎛의 것이 바람직하다. 또, 금속분말의 형상은 구형상이나 판형상등 특별히 따지지 않으나, 금속분말의 표면에 요철돌기가 있는 것이 필요하다. 요철돌기의 크기 및 그 분포상태의 대소는 분말의 체적환산의 비표면적(비표면적×진비중)으로 나타내지나, 상기 실시예의 경우에는, 이 값이 1.2∼7.0㎡/㎤인 것이 적합하였다.

상기 실시예에서는, 도전성금속분말전체량이 돌기를 가진 금속분말인 예를 표시하였으나, 도전성금속분말전체량중, 돌기를 가진 금속분말이 50중량%이상 함유되어 있으면, 돌기를 가지지 않은 도전성금속분말이 필요에 따라서 가해져도 된다. 또, 도전성금속분말을 가하는 대신에, 통상의 도전성페이스트재료에 사용되는 도전성세라믹분말이나 탄소분말등을 가해도 된다. 또한, 가해지는 도전성분말로서는, 은분말 및 탄소분말이 바람직하다.

수지바인더에는, 레졸계페놀수지를 사용한 예를 표시하였으나, 땜납젖음성 및 전기도금성을 저해하지 않고, 또 충분히 낮은 도체(導體)저항을 확보할 수 있으면, 노보락수지나 아랄킬수지와 같은 고내열의 페놀수지, 이미드계수지, 에폭시계수지, 또는 이들 수지의 공중합물, 변성물도 사용가능하다. 단, 수지의 특성으로부터, 페놀계수지가 상기의 특성을 만족하는데 있어서는, 가장 적절하였다.

보호층(6)으로서는, 에폭시계수지를 사용하였으나, 폴리이미드계수지나 아크릴계수지등의 밀폐성에 뛰어난 수지도 사용가능하다. 또, 유리를 보호층(6)으로서 사용한 경우에도, 저항치분포(3σ/Rm)는 0.5%정도이고, 소성전극을 사용한 종래품 1보다도 저항치분포가 작아진다고 하는 효과를 확인하고 있다. 단, 이런 경우에는, 레이저트리밍전에 프리코우트유리의 인쇄 및 소성이 필요하다.

제2전극층(7)으로서는, 땜납도막층대신에, 주석도막층을 사용해도 된다. 또, 제2전극층(7)의 형성방법은, 땜납침지법이외에, 주석 또는 땜납을 주성분으로하는 페이스트를 제1전극층(3)을 덮도록 디핑 또는 전사인쇄하고, 200℃∼280℃의 분위기속에서 열처리하는 방법에 의해 형성해도, 땜납침지법 동등의 성능을 얻을 수 있는 것을 확인하고 있다. 또한, 다량의 칩저항기를 제조하는 경우에는, 제2전극층(7)의 형성에 전해도금법을 사용하는 것이 코스트적으로 유리하다. 또, 제1전극층(3)과 제2전극층(7)과의 사이에 형성되는 니켈도막층(8)도, 다량생산의 경우에는, 전해도금법을 사용하는 것이 코스트적으로 유리하다.

상기 실시예에서는 칩저항기에 대해서 설명하였으나, 본 발명은 이것에 한정되는 것은 아니고, 여러가지의 변형예가 가능한 것은 말할것도 없다. 예를들면, 칩콘덴서나 칩인덕터등, 상기와 같은 외부전극을 가진 칩형상전자부품에는, 본 발명을 적용하는 것이 가능하다. 따라서, 본 발명의 정신 및 범위에 있는 변형에는, 모두 특허청구의 범위내에 있다.

Claims (20)

1. 칩본체와, 상기 칩본체의 표면의 일부에 형성한 외부전극으로 이루어지고, 상기 외부전극이, 표면에 복수개의 돌기를 가진 도전성금속분말과 수지바인더로 이루어진 도전재료로 이루어진 것을 특징으로 하는 칩형상전자부품.
2. 제1항에 있어서, 상기 도전재료가 60∼96중량%의 상기 도전성금속분말을 함유한 것을 특징으로 하는 칩형상전자부품.
3. 제1항에 있어서, 상기 도전성금속분말이, 구리분말 및 니켈분말중의 적어도 한쪽으로 이루어진 것을 특징으로 하는 칩형상전자부품.
4. 제3항에 있어서, 상기 도전성금속분말이, 금, 백금, 은, 팔라듐중에서 선택된 하나의 귀금속으로 피복되어 있는 것을 특징으로 하는 칩형상전자부품.
5. 제3항에 있어서, 상기 도전재료가, 또 은분말을 함유한 것을 특징으로 하는 칩형상전자부품.
6. 제1항에 있어서, 상기 도전재료가 또 탄소분말을 함유하고, 또한 상기 도전성금속분말이 니켈분말로 이루어진 것을 특징으로 하는 칩형상전자부품.
7. 제6항에 있어서, 상기 탄소분말이 사슬형상구조를 가진 것을 특징으로 하는 칩형상전자부품.
8. 제6항에 있어서, 상기 칩본체가, 기판과, 상기 기판의 상부면단부에 형성된 1쌍의 상부면전극층과, 상기 기판위에 형성되고 또한 상기 1쌍의 상부면전극층에 전기적으로 접속된 저항체층으로 이루어지고, 상기 외부전극이 상기 상부면전극층에 전기적으로 접속된 것을 특징으로 하는 칩형상전자부품.
9. 제1항에 있어서, 상기 외부전극이, 상기 도전재료로 이루어진 제1전극층과 상기 제1전극층위에 형성된 제2전극층으로 이루어지고, 상기 제2전극층은, 주석도막층 및 땜납도막층중의 한쪽으로 이루어진 것을 특징으로 하는 칩형상전자부품.
10. 제9항에 있어서, 상기 제2전극층이 전기도금층으로 이루어진 것을 특징으로 하는 칩형상전자부품.
11. 제9항에 있어서, 상기 제1전극층과 상기 제2전극층과의 사이에, 니켈도막층을 형성한 것을 특징으로 하는 칩형상전자부품.
12. 제11항에 있어서, 상기 니켈도막층이 전기도금층으로 이루어진 것을 특징으로 하는 칩형상전자부품.
13. 칩본체를 준비하는 공정과, 표면에 복수개의 돌기를 가진 도전성금속분말과 지방바인더로 이루어진 도전재료를 준비하는 공정과, 상기 도전재료를 상기 칩본체의 표면의 일부에 도포경화시켜서 외부전극을 형성하는 공정으로 이루어진 것을 특징으로 하는 칩형상전자부품의 제조방법.
14. 제13항에 있어서, 상기 도전성금속분말이, 구리분말 및 니켈분말중의 적어도 한쪽으로 이루어진 것을 특징으로 하는 칩형상전자부품의 제조방법.
15. 제13항에 있어서, 상기 도전재료가 또 탄소분말을 함유하고, 또한 상기 도전성금속분말이 니켈분말로 이루어진 것을 특징으로 하는 칩형상전자부품의 제조방법.
16. 제15항에 있어서, 외부전극을 형성하는 상기 공정이, 상기 도전재료를 롤러에 도포한 후 상기 롤러를 회전시켜서 상기 도전재료를 상기 칩본체의 표면의 일부에 도포하는 공정을 포함한 것을 특징으로 하는 칩형상전자부품의 제조방법.
17. 제16항에 있어서, 상기 도전재료의 틱소트로피지수가 5∼8의 범위에 있는 것을 특징으로 하는 칩형상전자부품의 제조방법.
18. 제13항에 있어서, 상기 외부전극을 형성하는 공정이, 상기 도전재료를 도포경화시켜서 제1전극층을 형성하는 공정과, 상기 제1전극층위에 주석도막층 및 땜납도막층중의 한쪽으로 이루어진 제2전극층을 형성하는 공정으로 이루어진 것을 특징으로 하는 칩형상전자부품의 제조방법.
19. 제18항에 있어서, 상기 제2전극층을 형성하는 공정이, 200℃∼250℃의 온도에 유지된 주석 및 땜납중의 한쪽의 용융액속에 침지하는 공정으로 이루어진 것을 특징으로 하는 칩형상전자부품의 제조방법.
20. 제18항에 있어서, 상기 제2전극층을 형성하는 공정이, 주석 및 땜납중의 한쪽을 주성분으로 하는 페이스트를 전사인쇄한 후, 200℃∼280℃의 온도에서 열처리하는 공정으로 이루어진 것을 특징으로 하는 칩형상전자부품의 제조방법.