KR100203728B1 - 박막 캐패시터 - Google Patents

박막 캐패시터 Download PDF

Info

Publication number
KR100203728B1
KR100203728B1 KR1019920001459A KR920001459A KR100203728B1 KR 100203728 B1 KR100203728 B1 KR 100203728B1 KR 1019920001459 A KR1019920001459 A KR 1019920001459A KR 920001459 A KR920001459 A KR 920001459A KR 100203728 B1 KR100203728 B1 KR 100203728B1
Authority
KR
South Korea
Prior art keywords
thin film
capacitor
silica
electrically conductive
film
Prior art date
Application number
KR1019920001459A
Other languages
English (en)
Other versions
KR920017283A (ko
Inventor
카즈오 다께무라
하루노부 요시다
히데오 가와하라
에이지 미즈시마
마사나가 기꾸자와
Original Assignee
마쯔무라 미노루
닛폰 이따 가라스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마쯔무라 미노루, 닛폰 이따 가라스 가부시키가이샤 filed Critical 마쯔무라 미노루
Publication of KR920017283A publication Critical patent/KR920017283A/ko
Application granted granted Critical
Publication of KR100203728B1 publication Critical patent/KR100203728B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92Capacitors having potential barriers
    • H01L29/94Metal-insulator-semiconductors, e.g. MOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

전기 전도성 기판, 실리카로 과포화된 하이드로실리코플루오르산의 수용액과 상기 기판을 접촉시키므로써 기판상에 형성된 실리카 박막 및 상기 실리카 박막상에 전극으로서 형성된 전기 전도성 필름을 포함하고 있으며, 고성능, 예를 들면 고주파수 특성, 내열성 및 유전강도를 갖고 있고 전자 소자의 고집적화 및 소형화에 대한 요구에 부합될 수 있는 박막 캐패시터.

Description

박막 캐패시터
제 1도는 차후에 기술되는 실시예 1에서 제조된 박막 캐패시터(capacitor)용량의 주파수 의존성과 캐패시터의 손실각을 나타내는 그래프이다.
제2도는 차후에 기술되는 실시예 1에서 제조된 박막 캐패시터 용량의 온도 의존성을 나타내는 그래프이다.
제3도는 실리카 박막 필름을 풀림 처리하지 않은, 하기 실시예 2에서 제조된 박막 캐패시터 용량의 주파수 의존성과 상기 캐패시터의 손실각을 나타내는 그래프이다.
제4도는 실리카 박막 필름을 풀림처리한, 하기 실시예 2에서 제조된 박막 캐패시터 용량의 주파수 의존성과 상기 캐패시터의 손실각을 나타내는 그래프이다.
본 발명은 유전체로서 실리콘 디옥사이드를 사용한 박막 캐패시터(capacitor)에 관한 것이며, 더욱 구체적으로는 전기 특성이 우수한 실리콘 디옥사이드의 박막층을 포함하고 고집적 회로에 사용하는데 적합한 박막 캐패시터에 관한 것이다.
캐패시터는 전기 회로 및 전자 회로에 없어서는 안될 수동 소자 또는 부속품으로서, 저항기, 코일 및 IC등과 결합시켜 회로에서 다양한 기능을 수행한다. 전력회로에서 잡음을 제거하기 위한 필터, 필요한 신호를 안정하게 발생시키기 위한 발진 회로, 필요한 신호를 선택하기 위한 동조 회로 및 회로의 온도 보상을 위한 바이-패스(by-pass)회로를 비롯하여 전기 회로에서의 많은 주기능은 캐패시터의 특성에 따라 많이 변화한다.
일반적으로, 캐패시터는 한쌍의 평행 전극사이에 유전체를 샌드위치시킨 구조를 갖고 있으며, 평행 전극사이에 전압을 인가하므로써 유전체내에 일어난 전기 분극 현상을 이용하여 전기를 저장하는 작용을 한다. 캐패시터의 특성은 사용되는 유전체들의 종류에 따라서 매우 변화한다. 현재, 유전성 세라믹, 전형적으로 티탄산 바륨을 사용하는 세라믹 캐패시터, 티탄산 바륨에 산화 란탄을 가하므로써 발생괸 반전도 특성을 이용하는 반도체 세라믹 캐패시터, 유전체로서 로리스티렌 또는 폴리에틸렌 테레프탈레이트와 같은 플라스틱 필름을 사용하는 필름 캐패시터, 및 고순도 알루미늄 박의 표면을 양극 산화시키므로써 제조된 다공성층을 유전층으로서 사용하는 알루미늄 전해 캐패시터들은 목적에 따라 캐패시터의 용량 온도계수, 절연저항, 유전손실 및 고주파수 특성을 고려하여 적절하게 사용하고 있다.
최근에는 전자 소자 및 전자 장치의 고집적화 및 고성능에 대한 수요가 더욱 증가하고 있다. 따라서, 캐패시터에 대한 소형화, 경량화, 다중기능화 및 높은 신뢰성이 요구되고 있다. 그러나, 이러한 요구와 상반되는 각종 문제점들이 존재하고 있다. 예를 들면, 고집적화에 의한 열방출의 문제점을 해결하여야 한다. 이러한 문제는 회로 설계 및 충진 기법, 예를 들면 낮은 전력 작동 및 열 방출가능한 구조에 의해 해결될 수 도 있지만, 기본적으로는 고온 작동에 저항성이 있는 캐패시터의 제조에 의한 해결책을 모색해야 한다.
또한, 고집적화는 항상 고속의 회로 작동을 수반하고 있으므로 취급하고 있는 신호들의 주파수 증가와 부합시키는 것이 매우 중요하다. 예를 들면, 전자 소자 및 장치의 대표적인 실례인 컴퓨터에서는 작동 주파수가 더욱 증가하고 있으며, 심지어는 보통 퍼스널 컴퓨터에서도 20MHz 이상의 작동 주파수가 통상 요구되고 있다. 또한, 위성 통신 등의 분야에서도 기가헤르쯔(GHz) 대역에서의 작동 주파수가 요구되어 있다. 이러한 분야에 있어서, 캐패시터들은 고주파수 영역에서 파형 왜곡 및 잡음을 스스로 발생시키지 않는 것이 요청된다. 또한, 집적화도의 증가에 따라 터미널의 수도 필연적으로 증가하므로, 터미널사이의 피치를 감소시키는 것이 필요하며, 이에 따라서 새로운 접속수단 및 배치가 요구되고 있다.
고집적화이외에도, 소형화 및 경량화에 대한 대책이 필요하므로, 크기가 작고 얇은 형태로 되어 있을지라도 많은 용량을 갖는 캐패시터를 제조하기 위해서는 박막 캐패시터가 필연적이라고 말할 수 있다.
고집적화 및 소형화 등에 필요한 캐패시터의 성능을 개선시키는데 있어서, 현재 널리 사용하고 있는 캐패시터들은 다음과 같은 문제점들을 갖고 있다.
(1) 세라믹 캐패시터들은 용량이 온도에 따라서 크게 변화하는 결함을 갖고 있다. 또한, 커다란 용량을 얻기 위해서는 세라믹의 얇은 단편들을 크게 하는 것이 필요하므로, 세라믹 캐패시터들은 소형화에 제한을 받게 된다. 추가로 이러한 배치는 크기가 커진 개개의 캐패시터들을 제조하고, 이들을 세라믹 기판 또는 에폭시 기판과 같은 통상적인 기판상에 일치시켜 접착시키므로써 수행되어야만 하므로, 상기 배치로 인해 공정단계가 복잡해진다.
(2) 세라믹 캐패시터들의 소형화 및 배치에 의해 일어난 것과 동일한 문제점이외에도, 반도체 캐패시터들은 전압에 따라서 용량이 매우 변화하며, 내전압성이 불량한 결함을 갖고 있다.
(3) 필름 캐패시터들은 인덕턴스를 갖고 있어, 고주파수에 사용하는데 적합치 않다. 또한, 상기 캐패시터는 용량이 비교적 작으며, 사용온도가 사용되는 프라스틱 종류에 의해 제한받는 문제점을 갖고 있다.
(4) 알루미늄 전해 캐패시터들은 인가가능한 주파수가 1MHz이하로 낮으며, 용량 온도계수가 크다는 문제점을 갖고 있다. 또한, 제조 공정단계로부터 판단할 때, 배치가 곤란하다.
본 발명의 주 목적은 전자 소자 및 전자 장치의 고집적화 및 소형화와 부합할 수 있으며, 고주파수 영역에서 유용한 우수한 고주파수 특성을 갖고 있을 뿐만 아니라, 내열성이 양호한 작은 크기의 캐패시터를 제공하는데 있다.
본 발명의 추가의 목적은 온도 및 주파수 변화에 대한 용량이 안정하며, 고질의 캐패시터 배치장치의 제조와 부합할 수 있는 박막 캐패시터를 제공하는데 있다.
본 발명의 상기 목적 및 기타 목적은 다음과 같은 설명으로부터 명백히 이해할 수 있을 것이다.
실리카로 과포화된 하이드로실리코플루오르산의 수용액에 기판을 함침시키므로써 실리카 필름을 기판의 표면상에 침착시키는 액상 침착(LPD) 공정에 의해 제조된 실리콘 디옥사이드(실리카)의 박막은 우수한 전기 특성, 예를 들면 고주파수특성(즉, 고주파수 영역에서도 손실이 적은 특성), 내열성, 온도 및 주파수 변화에 대한 용량의 안정성 및 특히 고유전 강도를 갖고 있으며, 캐패시터의 유전체로서 사용하는데 매우 적합하다는 것이 밝혀졌다.
본 발명에 따라서, 전기 전도성 기판, 상기 기판상에 형성된 실리카 박막, 및 상기 실리카 박막상에 형성된 전기 전도성 필름을 포함하고 있는 박막 캐패시터가 제공되며, 여기서 상기 실리카 박막은 실리카로 과포화된 하이드로실리코플루오르산의 수용액과 상기 전기 전도성 기판과의 접촉에 의해 형성된다.
본 발명의 박막 캐패시터에 사용된 전기 전도성 기판의 실례로는 내식성 금속 물질, 예를 들면 금, 백금 또는 팔라듐과 같은 귀금속, 크롬과 같은 표면내의 금속 산화물이 화학적으로 안정한 금속, 및 내식성 합금, 전형적으로 스테인레스강; 전기 저항이 낮은 실리콘 웨이퍼; 및 전기 전도성층을 갖는 비전도성 물질의 필름 또는 시이트, 예를 들면 상기 언급한 내식성 금속 물질 또는 산화 주석이 덮혀 있는 유리, 세라믹, 금속 및 플라스틱을 들 수 있다. 전기 전도성 기판의 두께는 박막 캐패시터에 통상 적용되는 두께이며, 이에 특정적으로 제한되어 있지 않다.
본 발명에 있어서, 액상 침착(LPD) 공정에 의해 형성된 실리카의 박막은 캐패시터의 유전체로서 사용한다. 실리카의 상대 유전상수는 약 5.0으로 작지만, 박막 형태, 특히 10㎛ 이상의 두께를 갖는 박막 형태로 실리카를 형성시키므로써, 낮은 상대 유전상수를 보상할 수 있으므로, 높은 용량을 수득할 수 있다. 또한, 실리카는 높은 주파수 영역에서도 낮은 손실을 나타낸다. 더욱이, 용량 온도 계수가 매우 낮을 뿐만 아니라, 주파수 용량 특성이 매우 안정하다. 일반적으로, 박막으로 형성할 때, 실리카는 유전 강도의 문제점을 야기시킨다.
그러나, LPD공정에 의해 형성된 실리카 박막은 유전 강도가 약 10MV/cm 이고, 스퍼터링 및 스핀 코팅과 같은 통상적으로 사용되는 공정에 의해 형성된 실리카 박막의 유전강도(보통 1 내지 5MV/cm임) 보다 매우 높은 장점을 갖고 있다. LPD공정에 의해 제조된 실리카 박막의 이러한 높은 유전강도는 이러한 박막이 원자 배열의 순서로 우수하며 핀홀(pinhole)이 다른 공정에 의해 형성된 실리카 박막에 비해 매우 적다는 특징으로부터 얻어진다고 사료된다. LPD 공정에 의해 형성된 실리카 박막은 보편적으로 100내지 200KV/cm인 캐패시터에 필요한 유전강도의 10배이상의 유전강도를 갖고 있다.
실리카의 박막을 형성하기 위한 LPD공정은 예를 들면 미합중국 특허 제 2,505,629호, 미합중국 특허 제 5,073,408호 및 일본국 특허 공고공보 제 63-65621호 및 제 1-27574호에 공지되어 있다.
본 발명에서 실리카 박막은 공지된 LPD공정에 의해 형성된다. 다시 말하면 실리카로 과포화된 하이드로실리코플루오르산의 수용액을 처리용액으로서 사용하고, 목적하는 두께를 갖는 실리카 필름이 기판의 표면상에 침착될 때까지, 처리용액과 기판을 접촉시키므로써, 전형적으로는 처리용액내에 기판을 함침시키므로써 실리카 필름을 전도성 기판상에 형성시킨다. 실리카로 과포화된 하이드로실리코플루오르산 용액의 제조 방법은 특정방법에 의해 한정되어 있지 않으며, 적합한 공지 방법으로 수행할 수 있다. 예를 들면, 과포화된 용액은 하이드로실리코플루오르산(H2SiF6)의 분해를 촉진시킬 수 있는 반응물질, 예를 들면 붕산, 수성 암모니아, 할로켄화 금속, 또는 수소보다 더 큰 이온화 경향을 갖는 알루미늄과 같은 금속을, 실리카로 거의 포화된 하이드로실리코플루오르산의 수용액에 가하므로써 제조할 수 있다.
또한 저온, 보편적으로 35℃ 이하의 온도에서 거의 포화된 용액을 제조하고, 상기 거의 포화된 용액의 온도를 바람직하게는 70℃ 이하의 온도로 상승시키므로써 상기 과포화된 용액을 제조할 수 있다. H2SiF6의 농도는 보편적으로 1.0몰/ℓ 이상, 바람직하게는 1.0내지 4몰/ℓ, 더욱 바람직하게는 1.5내지 3.0몰/ℓ이다.
전기 전도성 기판과 접촉하게될 처리 용액의 온도, 즉 기판상에 실리카를 침착시키기 위한 온도는 15내지 60℃, 바람직하게는 25내지 40 ℃ 이다. 온도차이를 이용하여 과포화된 용액을 형성시킬 경우에는 실리카로 거의 포화된 H2SiF6의 수용액을 10 ℃ 이하의 온도에서 제조한 다음 20내지 60 ℃ 의 온도로 가열하여 과포화된 용액을 형성시키고, 상기 온도에서 포화된 용액과 전도성 기판을 접촉시키는 것이 바랍직하다.
처리용액과 전기 전도성 기판과의 접촉은 보편적으로 처리용액내에 기판을 함침시키므로써 수행된다. 기판의 일부분상에 실리카 필름을 형성시키는 것이 필요한 경우, 예를 들면 리이드(lead) 접속부를 제공하기 위해 기판의 일부분을 그대로 두거나 또는 기판의 한 표면상에 실리카 필름을 형성시킬 경우에는 기판을 적합한 수단에 의해 부분적으로 마스킹할 수도 있다. 이로 인해 형성된 실리카 필름은 보편적으로 1내지 2중량 %의 물을 함유하며, 이들 필름을 박막캐패시터에 사용할 경우에는 유전 손실이 약간 증가하는 경향이 있다.
따라서, 실리카 필름을 형성시킨 후에는 이들을 열처리하는 것이 필요하다. 실리카 필름의 열처리(풀림)는 흡수된 물이 방출하기 시작하는 100℃ 이상의 온도, 바람직하게는 실란올 그룹을 포함한 전체의 하이드록실 그룹을 제거하는 관점에서 볼 때 400℃ 이상의 온도에서 수행한다. 열처리 시간은 보편적으로 10분내지 5시간이다.
실리카 박막의 두꼐는 100Å 내지 10 ㎛ 이다.
LPD공정은 전기 전도성 기판의 전체 표면상에 일정한 두께를 갖는 실리카 박막을 제공할 수 있으므로, 캐패시터의 유전층으로서 기판의 거의 전체 표면, 즉 양표면을 이용하는 것이 가능하므로, 용량이 추가로 증가될 수 있다.
본 발명에 따라서, 전자 소자 또는 캐패시터의 소형화가 용이하다. 구성물질은 모두 박막 형태로 되어 있으므로, 전기 전도성 기판을 보통 전극으로서 사용하고, 복수의 전기 차단된 전도성 필름을 독립전극으로서 사용하는 소위 캐패시터 배치 장치는, 기판상에 실리카 박막을 형성시키고, 실리카 필름 표면의 일부를 마스킹하고, 진공 증착 또는 스퍼터링 방식으로 노출된 표명상에 전기 전도성 필름을 형성시키므로써 용이하게 제조할 수 있다. 특히, 실리카 박막을 전도성 기판의 양표면상에 형성시키고, 독립 전극을 도금에 의해 형성시킬 경우에는 전기 전도성 필름을 양표면상에 동시에 형성시킬 수 있으므로, 캐패시터의 수를 증가시킨 캐패시터 배치 장치를 제조할 수 있다.
전극으로서 전기 전도성 필름을 형성시킬 경우에는 통상의 물질을 사용 할 수 있다. 예를 들면, 진공 증착 또는 스퍼터링에 의해 상기 필름을 형성시킬 경우에는 보편적으로 Al, Cr, Ni, Cu, Pd, Pt, Au 등을 사용항다. 습식 도금 방법의 경우에 있어서는 Ni, Cu, Au 등을 보편적으로 사용한다. 물론, 전기 전도성 필름에 사용되는 물질은 상기 예시된 물질에 한정되어 있지 않다.
본 발명의 박막 캐패시터들은 고주파수 특성 ; 내열성 ; 온도, 주파수 또는 전압변화에 대한 용량의 높은 안정성, 및 높은 유전강도 등과 같은 우수한 특성을 갖고 있으므로, 전자소자의 고집적화 및 소형화와 부합한다. 또한, 개개의 캐패시터들사이에 품질변화가 없는 캐패시터 배치장치를 본 발명에 따라서 용이하게 제조할 수 있다. 포토레지스트를 사용하는 석판 인쇄에 따라서 매우 미세한 전극을 형성시킬 수 있으므로, 초소형 크기의 고밀도 캐패시터 배치장치를 제공하는 것도 가능하다.
본 발명은 다음의 실시예에 의해 더욱 상세히 설명하고자 하며, 본 발명은 이들 실시예에 한정되어 있지 않음을 이해해야 한다.
[실시예 1]
실리카켈 분말을 30℃에서 하이드로실리코플루오르산의 3몰/ℓ의 수용액에 용해시켜 포화시킨 다음, 알루미늄을 교반하면서 포화용액 1ℓ당 0.4g의 양으로 포화용액에 용해시켜 실리카로 과포화된 처리용액을 형성시켰다.
1cm×1cm× 0.47mm(두께)의 크기 및 0.018 Ω.cm의 비저항을 갖는 P형 실리콘 웨이프(이것의 한 표면은 플라스틱 테이프로 마스킹됨)를 35℃ 에서 6시간 동안 처리용액에 함침시켜 실리콘 웨이퍼의 마스킹되지 않은 표면상에 3,000 Å의 두께를 갖는 실리카 필름을 형성시켰다. 마스킹 테이프를 제거한 후, 실리콘 웨이퍼를 순수한 물로 전부 세척하였다.
1.000Å의 두께를 갖는 알루미늄 박막 전극(1m×2mm)을 진공증착에 의해 실리카 박막상에 형성시켰다. 추가로 오옴 접속을 하기위해 2.000Å의 두께를 갖는 금박막을 진공 증착에 의해 실리콘 웨이퍼의 반대측면상에 형성시켰다. 그 다음, 리이드선을 은 납땜으로 알루미늄 박막 및 금 박막 양쪽위에 고착시켰다.
상부 및 하부 전극으로서 A1과 Au 필름 및 유전층으로서 실리카 필름을 포함한 박막 캐패시터로서의 상기 제조된 샘플에 있어서, 온도 및 주파수에 대한 상기 캐패시터의 용량 의존성을 임피던스 분석기(HEWLETT-PACKARD CO.에서 제조된 HP 4194모델 A)에 의해 측정하였다.
결과는 제1도 및 제2도에 나타나 있다.
제1도 및 제2도로 부터 명백히 알 수 있는 바와같이, 용량은 약 160pF이며, 온도 및 주파수에 거의 영향을 받지 않는다는 것을 확인하였다. 온도에 의해 야기된 용량의 변동이 고주파수 영역에서도 거의 없는 박막 캐패시터를 본 발명에 의해 제조할 수 있음을 알아야 한다.
[실시예 2]
두께 1㎛ 의 실리카 필름을 실시에 1과 동일한 방식으로 두 개의 실리콘 웨이퍼상에 각각 형성시켰다. 이러한 웨이퍼 중의 하나를 500 ℃에서 30분간 공기중에서 풀림처리 하였다.
이러한 2개의 샘플을 사용하여 실시예 1과 동일한 방식으로 2개의 박막 캐패시터를 제조하고, 그의 용량 및 유전 손실을 측정하였다.
풀림 처리하지 않은 샘플에 대한 결과를 제 3도에 나타내었으며, 풀림처리한 샘플에 대해서는 제 4도에 나타내었다. 제 3도 및 제 4도로부터 유전 손실은 형성된 실리카 박막을 풀림처리하므로써 감소 되었음을 알 수 있다.
[실시예 3]
두께 1,000, 3,000, 5,000 및 10,000Å 의 실리카층을 갖는 박막 캐패시터를 실시예 1의 방법에 따라서 제조하고, 그의 용량을 주파수를 변화시켜 측정하였다.
1MHz에서 얻은 결과는 표 1에 나타나 있다.
표 1에서, 용량은 대략 실리카 필름의 두께에 대해 역비율이라는 것을 관찰하였다.
또한, 용량은 주파수의 변화에 대해 매우 안정함을 확인하였다. 이러한 효과는 LPD 공정에 의해 제조된, 핀홀을 갖지 않는 실리카 박막의 우수한 품질로부터 나타난다고 사료된다.
[실시예 4]
1cm x 1cm x 1.1mm(두께)의 크기를 갖는 유리 시이트(그이 한표 면상에는 두께 1,000Å 및 시이트 저항 50Ω/스퀘어를 갖는 산화주석 층이 형성되었음)를 전기 전도성 기판으로서 사용하였다. 산화 주석 층의 일부상에 실리카 박막 및 알루미뉼 박막을 실시예 1과 동일한 방식으로 연속적으로 형성시켰다. 그 다음, 리이드 선을 은 납땜에 의해 실리카가 침착되지 않은 산화 주석 층 부분 및 알루미늄 층에 고착시켰다.
두께 3,000Å의 실리카층을 갖는 상기 제조된 캐패시터의 특성을 실시예 1과 동일한 방식으로 측정하였다. 그 결과는 제조된 박막 캐패시터가 온도 및 주파수 변화에 안정한 것으로 나타났다.
[실시예 5]
두께 5,000Å을 갖는 실리카의 박막을, 폭 8mm, 길이 22mm 및 두께 0.47mm의 크기를 가지며 실시예 1의 방법에 따라서 비저항 0.018 Ω. cm를 갖는 P형 실리콘 웨이퍼의 한 표면상에 침착시켰다.
실리카층을 패턴화된 금속 마스크로 입히고, 두께 1,000 Å의 알루미늄 박막을 진공 증착법에 의해 마스크를 통해 실리카층상에 증착시켜 간격 2mm의 선으로 배열된 크기 1mm x 2mm의 5개의 전극을 형성시켰다. 추가로, 두께 2,000Å의 금박막을 진공 증착법에 의해 실리콘 웨이퍼의 배면상에 형성시켰다.
보통 전극으로서 금박막 및 독립 전극으로서 5개의 알루미늄 필름 단편을 갖는 캐패시터의 배치 장치로 제조된 제품에 있어서, 5개의 캐패시터의 특성을 실시예 1에서 다 동일한 방식으로 측정하였다. 5개의 캐패시터들은 대략적으로 동일한 특성을 갖고 있었으며, 제 1도 및 제 2도에 나타난 경향과 부합하는 온도 및 주파수의 변화에 대한 용량 안정성을 갖고 있었다.
실시예에서 사용된 성분이외에도, 명세서에 나타난 기타 성분들을 실시예에 사용하여 실질적으로 동일한 결과를 얻을 수 있다.

Claims (8)

  1. 전기 전도성 기판, 이 기판에 실리카로 과포화된 하이드로실리코플루오르산의 수용액을 접축시킴으로써 상기 기판상에 형성된 실리카 박막, 및 상기 실리카 박막상에 형성된 전기 전도성 필름을 포함하는 박막 캐패시터(capacitor).
  2. 제 1항에 있어서, 상기 전기 전도성 기판이 내식성 금속물질, 낮은 저항을 갖는 실리콘 웨이퍼 및 전기 전도성 층을 갖는 비전도성 물질의 필름 또는 시이트로 이루어진 그룹으로부터 선택되는 캐패시터.
  3. 제 2항에 있어서, 상기 내식성 금속물질이 내식성 귀금속, 표면에 있는 그의 산화물이 화학적으로 안정한 내식성 금속 및 내식성 합금으로 이루어진 그룹으로부터 선택되는 캐패시터.
  4. 제 2항에 있어서, 상기 내식성 금속물질이 금, 백금, 팔라듐, 크롬 및 스테인레스강으로 이루어진 그룹으로부터 선택되는 캐패시터.
  5. 제 2항에 있어서, 상기 전기 전도성 층을 갖는 비전도성 물질의 필름 또는 시이트가 내식성 금속물질 및 산화주석으로 이루어진 그룹으로부터 선택된 물질의 전기 전도성 층을 갖는, 유리, 세라믹, 금속 및 플라스틱으로 이루어진 그룹으로부터 선택된 물질의 필름 또는 시이트인 캐패시터.
  6. 제 1항에 있어서, 상기 실리카 박막을 형성시킨 후, 이를 100 ℃ 이상의 온도에서 열처리한 캐패시터.
  7. 제 1항에 있어서, 상기 기판에서 리이드(lead) 접속부를 제외한 전표면상에 상기 실리카 박막을 형성시키고, 상기 실리카 박막의 일부 또는 전체에 상기 전기 전도성 필름을 상부 전극으로서 형성시킨 캐패시터.
  8. 제 1항에 있어서, 상기 전기 전도성 필름을 상기 실리카 박막상에 복수의 독립 전극으로서 형성시킨 캐패시터.
KR1019920001459A 1991-02-01 1992-01-31 박막 캐패시터 KR100203728B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP91-012213 1991-02-01
JP3012213A JP2912457B2 (ja) 1991-02-01 1991-02-01 薄膜コンデンサ

Publications (2)

Publication Number Publication Date
KR920017283A KR920017283A (ko) 1992-09-26
KR100203728B1 true KR100203728B1 (ko) 1999-07-01

Family

ID=11799105

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920001459A KR100203728B1 (ko) 1991-02-01 1992-01-31 박막 캐패시터

Country Status (4)

Country Link
US (1) US5220482A (ko)
EP (1) EP0499842A3 (ko)
JP (1) JP2912457B2 (ko)
KR (1) KR100203728B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2912457B2 (ja) * 1991-02-01 1999-06-28 日本板硝子株式会社 薄膜コンデンサ
JPH06163585A (ja) * 1992-11-18 1994-06-10 Nippon Sheet Glass Co Ltd 薄膜トランジスタアレイの製造方法
JP4003888B2 (ja) * 1995-06-06 2007-11-07 旭化成エレクトロニクス株式会社 半導体装置およびその製造方法
IL132834A (en) * 1998-11-23 2006-06-11 Micro Coating Technologies Production of capacitors with a thin layer
US6433993B1 (en) * 1998-11-23 2002-08-13 Microcoating Technologies, Inc. Formation of thin film capacitors
TW477029B (en) * 2001-02-21 2002-02-21 Nat Science Council Method of reducing thick film stress of spin on dielectric and the resulting sandwich dielectric structure
US6757152B2 (en) * 2001-09-05 2004-06-29 Avx Corporation Cascade capacitor
KR100447234B1 (ko) * 2001-12-28 2004-09-04 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성방법
US20050063136A1 (en) * 2003-09-18 2005-03-24 Philofsky Elliott Malcolm Decoupling capacitor and method
JP5696024B2 (ja) 2011-11-09 2015-04-08 株式会社東芝 化学的平坦化方法及び化学的平坦化装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2505629A (en) * 1949-06-30 1950-04-25 Rca Corp Method of depositing silica films and preparation of solutions therefor
US3113253A (en) * 1958-09-22 1963-12-03 Nippon Electric Co Capacitors
US4015175A (en) * 1975-06-02 1977-03-29 Texas Instruments Incorporated Discrete, fixed-value capacitor
JPS6033233A (ja) * 1983-07-27 1985-02-20 Nippon Sheet Glass Co Ltd 酸化珪素被膜の製造方法
JPS6021810A (ja) * 1983-07-14 1985-02-04 Nippon Sheet Glass Co Ltd 酸化珪素厚膜被覆体の形成方法
EP0356212B1 (en) * 1988-08-25 1993-04-28 Matsushita Electric Industrial Co., Ltd. Thin-film capacitor and method of manufacturing a hybrid microwave integrated circuit
JPH0265111A (ja) * 1988-08-30 1990-03-05 Nec Corp 薄膜キャパシタおよびその製造方法
US4914546A (en) * 1989-02-03 1990-04-03 Micrel Incorporated Stacked multi-polysilicon layer capacitor
JPH02222512A (ja) * 1989-02-23 1990-09-05 Mitsui Petrochem Ind Ltd 電極構造体
JPH02260621A (ja) * 1989-03-31 1990-10-23 Mitsui Petrochem Ind Ltd 薄膜コンデンサ
JP2912457B2 (ja) * 1991-02-01 1999-06-28 日本板硝子株式会社 薄膜コンデンサ

Also Published As

Publication number Publication date
EP0499842A3 (en) 1994-06-01
EP0499842A2 (en) 1992-08-26
JPH04246854A (ja) 1992-09-02
KR920017283A (ko) 1992-09-26
US5220482A (en) 1993-06-15
JP2912457B2 (ja) 1999-06-28

Similar Documents

Publication Publication Date Title
KR100345031B1 (ko) 전자장치 및 그 제조방법
EP1335392B1 (en) Ceramic electronic device and method of manufacturing the device
KR20060005342A (ko) 금속 포일상의 바륨 스트론튬 티탄산염 함유 다층 구조물
KR100203728B1 (ko) 박막 캐패시터
EP1758153A2 (en) Perovskite type capacitor and method of manufacturing the same
EP0414542A2 (en) Laminated silicon oxide film capacitors and method for their production
JP2024038418A (ja) 広帯域性能を有するコンパクトな薄膜表面実装可能結合器
JP3304798B2 (ja) 電子部品およびその製造方法
TW200811891A (en) Thin film dielectrics with co-fired electrodes for capacitors and methods of making thereof
US20130314842A1 (en) Thin film condenser for high-density packaging, method for manufacturing the same, and high-density package substrate including the same
US3201667A (en) Titanium dioxide capacitor and method for making same
JPH11214249A (ja) 薄膜コンデンサ
JP2000223347A (ja) 受動セラミック素子
JP3471655B2 (ja) 高誘電体薄膜コンデンサの製造方法
JP3600734B2 (ja) 薄膜コンデンサおよび基板
JP3591814B2 (ja) 薄膜コンデンサおよび基板
JPS634332B2 (ko)
JPH0133928B2 (ko)
Lu et al. Dielectric properties of titanate based ceramic capacitors using electroless Ni as contact electrodes
JP3591815B2 (ja) 薄膜コンデンサおよび基板
JP2000260654A (ja) 極小チップ型電子部品
JPS634328B2 (ko)
JP3600740B2 (ja) 薄膜コンデンサおよび基板
JPH04225510A (ja) コンデンサアレー
JPS634329B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee