JPH04225510A - コンデンサアレー - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００２】

【産業上の利用分野】本発明は、素子の厚さが薄く、容
量値のばらつきが小さく、さらに高周波特性に優れ温度
特性の制御された、クリップ端子の装着に対応した薄膜
コンデンサアレーに関するものである。

【０００３】

【従来の技術】近年、電子機器の超小形化、高周波領域
での使用などの高性能化にともない、内臓される回路部
品の超小形化、複合化など高集積化されていること、又
、高周波特性に優れていることなどの特性が必然的に求
められている。この様な要請から電子回路の基本素子で
あるコンデンサについても同様な要求がなされている。 この要求に対する一つの対応が、チップコンデンサの超
小形化である。そこで従来から、回路を印刷した基板上
に複数個のチップコンデンサを搭載した複合素子として
のコンデンサアレーが開発されていた。

【０００４】このチップコンデンサを回路基板上に複数
個、平面状に配列したコンデンサアレーは、チップコン
デンサを自動的に回路基板上に装着していくため、自動
装着機の作動スペ−スやハンダ付けのため、相互のチッ
プコンデンサの間隔を一定以上確保する必要がある。 又、チップコンデンサの厚みの分コンデンサアレーの厚
さが厚くなるなど、小形化には限界があった。

【０００５】これを解決する方法として、セラミック誘
電体の薄板の両面に電極を配列したコンデンサアレー、
あるいはアルミナセラミックスを基板とし、その一方の
面上に下部電極を付与した上に誘電体ペーストを印刷、
焼成して誘電体厚膜を形成し、その上に電極を配列した
コンデンサアレーなどが開発されている。しかし、前者
のコンデンサアレーでは誘電層が厚いため、電極間隔を
縮めるとコンデンサ相互の干渉が生じるため特性の低下
を生じる。また、後者では、誘電体厚膜の単層を使用す
るためチップコンデンサに比較して容量を大きくする場
合、厚みを薄くするには技術的に限界が有り、これに対
しては電極面積の増加で対応しなければならず、前記し
たような超小形化の要求に対しては不適当である。さら
に、その電極形成法として電極ペーストの印刷法が用い
られるため、電極の寸法の高精度化は困難であり、各コ
ンデンサ間の容量のばらつきが問題となる。

【０００６】一方、電子機器の高周波化に対応して、高
周波特性に優れた、また、温度特性を制御した回路部品
の要求がある。この場合、これらの要求に対応した材料
は、誘電率が、比較的低周波で使用する材料に比して小
さいため、コンデンサの容量を上げるためには、積層チ
ップコンデンサ、誘電体厚膜を使用したいずれの場合で
も、積層数又は面積を増加する必要がある。このように
素子の高性能化と超小形化の要求は、それぞれを同時に
満たすためには互いに相反するという矛盾が生ずる。

【０００７】

【発明が解決しようとする課題】本発明はこれら回路素
子の高性能化と超小形化の要求を同時に解決しようとす
るものである。すなわち、高密度にコンデンサ素子を配
列することにより超小形化を可能とし、かつ高周波特性
に優れ温度特性を制御するという互いに矛盾する問題点
を同時に解決しようとするものである。

【０００８】

【課題を解決するための手段および作用】本発明者らは
これらの課題を解決するために鋭意検討を行った結果、
本発明に到達した。すなわち本発明は、半導性Ｓｉ基板
の一方の面上に誘電体薄膜を形成し、この誘電体薄膜上
に複数個の電極を配設し、かつＳｉ基板の他方の面上の
全面もしくは一部分に電極を形成した誘電体薄膜コンデ
ンサアレーに関するものである。この様な構造で誘電体
薄膜を持つ誘電体薄膜コンデンサアレ−は、前記問題点
を解決し得るものであることを見出だした。

【０００９】次に本発明を図面に基づいてさらに詳しく
説明する。図１及び２は、本発明の一実施態様の誘電体
薄膜コンデンサアレ−の構造及び等価回路図の一例を示
すものである。図１に示した誘電体薄膜コンデンサアレ
−は、Ｓｉ基板上に４つのコンデンサが形成された例で
ある。すなわち、図１中８は半導性のＳｉ基板で、この
基板上に誘電体層（図１中５）を形成する。この誘電体
層上に電極（図１中１〜４）を配列することにより、電
極と基板間にコンデンサが形成される。この基板から端
子を接続するために、この基板の裏面には電極が形成さ
れる。この下部電極と上部電極から図２の等価回路図に
示した端子を取り出すことにより、４つのコンデンサか
らなるコンデンサアレ−が得られる。

【００１０】本発明での誘電体層は、ＳｉＯ２、ＭｇＴ
ｉＯ３、ＣａＴｉＯ３、ＭｇＴｉＯ３−ＣａＴｉＯ３固
溶体のいずれかからなる。コンデンサアレ−の特性は、
その誘電体層の特性に基本的に依存している。例えば誘
電体層がＳｉＯ２においては、誘電率は４程度であるが
、誘電損失は小で、高いＱ値を有し、かつ温度変化によ
る誘電率の変化率は極めて小さいという特徴を有する。 また誘電体層がＭｇＴｉＯ３、ＣａＴｉＯ３では、誘電
率は、各々２０、１５０程度の値を有し、小さな誘電損
失を示す。またこれらの誘電率の温度依存性はほぼ直線
的であり、その温度係数は各々、約＋１００ｐｐｍ／℃
、−１５００ｐｐｍ／℃である。誘電体層が、これら２
種の複合系ＭｇＴｉＯ３−ＣａＴｉＯ３においては、誘
電率、誘電率の温度係数はその組成比に応じて両端成分
の値の範囲で制御される。また、上記した各誘電体層に
おいては、いずれも、高周波領域においても上述の低、
中周波領域での誘電特性が維持されるという特長を有し
ている。それ故、これらを薄膜化して誘電体層とした本
発明のコンデンサアレーは、誘電体固有の優れた誘電特
性を示し、なおかつ誘電率が小さな値であるにもかかわ
らず大きな静電容量を有するものとなる。

【００１１】次に本発明を製造する方法について説明す
る。まず、本発明で使用される基板について説明する。 コンデンサアレーの構成においてその基本構造である単
板薄膜コンデンサの基板としては、半導性Ｓｉ基板を用
いるとよい。この場合、１０Ω・ｃｍ以下の比抵抗を有
するＳｉ基板を用いるのが好ましい。さらに数百メガヘ
ルツ以上の使用範囲で使用する場合には、１　Ω・ｃｍ
以下の比抵抗を有するＳｉ基板を使用することが好まし
い。

【００１２】このような半導性Ｓｉ基板の一方の面上に
前記した種々の誘電体薄膜が形成される。この時、誘電
体薄膜を形成するＳｉ基板の表面は鏡面状に研磨されて
いることが好ましい。この誘電体薄膜の形成方法には、
反応蒸着法、反応スパッタ法、あるいはＭＯＣＶＤ法な
どの方法が使用できる。しかしながら、このような方法
では、誘電体層の組成が２成分系もしくは３成分系以上
の酸化物の場合は均一な組成の誘電体層を得ることが困
難で、その際は、熱処理により目的組成になるように調
製した誘電体の前駆体溶液をスピンコート法、ディップ
法等により塗布し、それを熱処理して得る方法が良い。

【００１３】このようにして得られる誘電体薄膜の厚み
は、通常０．１〜２μｍ程度である。また、誘電体の前
駆体溶液は、通常誘電体の構成金属元素を含む有機酸塩
、金属アルコキシド等の有機金属化合物を有機溶剤中で
混合し、必要に応じて加水分解した溶液が用いられる。 誘電体層をＳｉＯ２とする場合には、Ｓｉ基板を酸化雰
囲気にて熱処理し、その表面にＳｉＯ２薄膜を形成する
ことも可能である。この方法の場合、Ｓｉ基板の両面に
ＳｉＯ２薄膜が生成するが、これはＨＦ−ＮＨ４Ｆ溶液
等を用いたエッチングにより一方の面のＳｉＯ２を除去
すればよい。このようにして形成された誘電体薄膜を有
する基板は、さらにそれら両方の面、即ち誘電体面、Ｓ
ｉ面上に電極としてＡｌ等のオーミック接触が容易に得
られる金属層を形成する。さらにその上にＮｉ、Ｓｎ、
Ｃｕ等のはんだ付け性に優れ、電極材表面の酸化などを
保護する金属層を蒸着法、スパッタ法、あるいはメッキ
法により形成させる。得られた誘電体面上の金属層は、
フォトリソグラフィなどを用いてエッチング加工し、高
精度の電極配列を形成させる（以降、これを上部電極と
称する）。

【００１４】このようにして形成された薄膜及び電極配
列は、大口径の基板上に複数個の素子が一度に形成され
るため、この基板から、個々の素子を切出す必要がある
。この切断には、ダイシングソーなどの超精密切断機が
使用され、所定の大きさに素子が切出される。このよう
にして得られた個々の素子は、誘電体層の裏面のＳｉ面
上の金属層（以降、これを下部電極と称する）の一部を
除いた部分および下部電極を含む面に対して垂直な４つ
の側面を、耐熱性、耐溶剤性に優れた絶縁体で外部との
絶縁を確保する。この場合、絶縁性の高分子樹脂、例え
ばポリイミド樹脂などを用いることが可能である。この
ポリイミド樹脂の前駆体であるポリアミック酸ワニスは
、ハケ塗り、ディッピング等により所定の箇所に塗布し
、還元ガス雰囲気中、もしくは真空中にて熱処理して硬
化させることが好ましい。このようにポリイミド樹脂の
硬化条件として無酸素状態を選択するのは熱処理中にお
ける電極の酸化を防ぐためである。

【００１５】このようにして得られた、コンデンサアレ
−素子は、通常クリップ端子などで、図１に示した電極
１〜４及び６からリ−ドが形成される。この後、電極と
のハンダによる接合、さらにエポキシ樹脂などにより素
子全体の絶縁が行われ、誘電体薄膜コンデンサアレ−が
得られる。

【００１６】

【発明の効果】本発明は次の特徴がある。高容量のコン
デンサを、極めて狭く、薄い形状で高密度に形成できる
。誘電体層の厚さが薄いため、高周波特性、温度特性の
制御された誘電率の小さな材料でも高容量のコンデンサ
が得られる。基板として半導性Ｓｉ基板を用いるため、
表面平滑性の優れた誘電体薄膜を形成することができフ
ォトリソグラフィ法によって電極サイズの高精度化が可
能となり、容量のばらつきが極めて少ない素子を得るこ
とができる。Ｓｉ基板の厚さが素子の厚さとほぼ等しい
ため、Ｓｉ基板をより薄くすることで、さらに素子の小
形化を図ることができる。

【００１７】

【実施例】以下、本発明の実施例について説明する。

【００１８】実施例１ 市販の、比抵抗０．０２Ω・ｃｍのＮ形半導性Ｓｉ基板
（厚さ０．５ｍｍ、直径４インチ）を、９５℃の温水中
を通した酸素ガスを３ｌ／ｍｉｎの流量で流した気流中
において１０５０℃に１０時間保持して１μｍのＳｉＯ
２膜を基板上に形成させた。一方の面上に形成されたＳ
ｉＯ２膜をＨＦ−ＮＨ４Ｆ溶液を用いてエッチング除去
した。

【００１９】実施例２ 実施例１で用いたＳｉ基板の一方の面上に、ＳｉＯ２前
駆体溶液を回転数３０００ｒｐｍでスピンコーティング
して塗布し、２５０℃に１分間保持して乾燥した。この
操作を５回繰り返した後、大気中において９００℃に２
時間保持して焼成した。塗布、乾燥、焼成の工程を５回
繰り返して１μｍのＳｉＯ２膜を形成させた。ここでＳ
ｉＯ２前駆体溶液としてテトラエトキシシラン／水／メ
トキシエタノールをモル比で１／６／２５の割合で混合
し、還流下で１００℃において６時間加熱したものを用
いた。

【００２０】実施例３ 実施例１で用いたＳｉ基板の一方の面上に、ＭｇＴｉＯ
３前駆体溶液を回転数５０００ｒｐｍでスピンコーティ
ングして塗布し、４００℃に５分間保持して乾燥した。 この操作を３回繰り返した後、さらに大気中において８
００℃に１時間保持して焼成した。塗布、乾燥、焼成の
工程を２回繰り返して１μｍのＭｇＴｉＯ３膜を得た。 ここでＭｇＴｉＯ３前駆体溶液は、金属マグネシウム粉
末／テトライソプロポキシチタン／メトキシエタノール
をモル比で１／１／１３の割合で混合し、還流下で１０
０℃において２時間加熱して調製した。

【００２１】実施例４ 実施例３に於いて金属マグネシウム粉末の代わりに金属
カルシウム粉末を用いたＣａＴｉＯ３前駆体溶液を用い
た以外は同例と同様にしてＣａＴｉＯ３膜を形成した基
板とした。

【００２２】実施例５ 実施例３に於いて金属マグネシウム粉末の代わりに、金
属マグネシウム粉末／金属カルシウム粉末／テトライソ
プロポキシチタン／メトキシエタノールをモル比で０．
５／０．５／１／１３の割合で混合したものを用いた以
外は同例と同様にして０．５ＭｇＴｉＯ３−０．５Ｃａ
ＴｉＯ３膜を形成した基板とした。

【００２３】実施例６ 実施例１〜５で得た、誘電体薄膜を付与したＳｉ基板の
両方の面上にＡｌ膜を１μｍの厚さで真空蒸着法により
付与した。さらに両方の面上のＡｌ膜の上に無電解メッ
キ法により厚さ２μｍのＮｉ−Ｐ膜を形成し、ポジ型フ
ォトレジストを塗布、乾燥後、誘電体薄膜側の面上を図
１に示す電極配列のパターンに露光、現像した。その後
、酢酸と硝酸の混合溶液中に浸漬してＮｉ−Ｐ膜をエッ
チングし、水洗後、燐酸と硝酸の混合溶液中に浸漬して
Ａｌ膜をエッチングし、さらに水洗後、アセトンで洗浄
してフォトレジストを除去し、ダイシングソーを用いて
図１に示す形状、及び電極配列を有するチップに切断し
た。得られたチップの下部電極上の図１に示す箇所、及
び下部電極面に対して垂直な４つの面にポリアミック酸
ワニスをハケを用いて塗布、乾燥した後、１×１０−４
ｔｏｒｒの減圧下において３５０℃に３０分間保持して
５０μｍのポリイミド樹脂の絶縁層を形成させた。

【００２４】得られたコンデンサアレーの上部電極及び
共通端子取出し部にクリップ端子をはんだ付けして取り
付け、ベクトルインピーダンスメーターを用いて、各コ
ンデンサの１ｋＨｚ、及び１０ＭＨｚにおける静電容量
及び誘電損失を求めた。この測定結果を各々表１、表２
に示す。また１ｋＨｚにおける静電容量の温度係数の測
定結果を表３に示す。表１、２中、コンデンサ番号１〜
４は各々図１中の番号１−６、２−６、３−６、４−６
間のコンデンサに対応する。

【００２５】

【表１】

【００２６】

【表２】

【００２７】

【表３】

【図面の簡単な説明】

【図１】図１は本発明の実施例６で得たコンデンサアレ
ーの概略図（上面、下面、断面）である。

【図２】図２は実施例６のコンデンサアレーの等価回路
図である。

【符号の説明】

１：上部電極（１）　　２：上部電極（２）　　３：上
部電極（３）　　４：上部電極 （４）　　５：誘電体薄膜　　６：下部電極（共通端子
取出部）　　７：絶縁層　　８：Ｓｉ基板

Claims (4)

【特許請求の範囲】
1. 【請求項１】半導性Ｓｉ基板の一方の面上に誘電体薄膜
   を形成し、この誘電体薄膜上に複数個の電極を配設し、
   かつ基板の他方の面上の全面もしくは一部分に電極を形
   成した誘電体薄膜コンデンサアレー。
2. 【請求項２】半導性Ｓｉ基板面上に形成した電極の一部
   分、及び半導性Ｓｉ基板の側面に絶縁層を設けた請求項
   １記載の誘電体薄膜コンデンサアレー。
3. 【請求項３】半導性Ｓｉ基板面上の電極が、その面上に
   絶縁層を有しない部分を共通端子の取り出し部とした請
   求項１又は２記載のコンデンサアレー。
4. 【請求項４】誘電体薄膜がＳｉＯ２、ＭｇＴｉＯ３、Ｃ
   ａＴｉＯ３、ＭｇＴｉＯ３とＣａＴｉＯ３との固溶体の
   いずれかからなる請求項１〜３いづれか記載のコンデン
   サアレー。 【０００１】