KR100187964B1 - 비터비 복호방법 및 비터비 복호장치 - Google Patents

비터비 복호방법 및 비터비 복호장치 Download PDF

Info

Publication number
KR100187964B1
KR100187964B1 KR1019960025344A KR19960025344A KR100187964B1 KR 100187964 B1 KR100187964 B1 KR 100187964B1 KR 1019960025344 A KR1019960025344 A KR 1019960025344A KR 19960025344 A KR19960025344 A KR 19960025344A KR 100187964 B1 KR100187964 B1 KR 100187964B1
Authority
KR
South Korea
Prior art keywords
time point
processing
acs
time
path
Prior art date
Application number
KR1019960025344A
Other languages
English (en)
Other versions
KR970013799A (ko
Inventor
시게루 오노
히로시 가쓰라가와
Original Assignee
사와무라 시코
오키 덴키고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사와무라 시코, 오키 덴키고교 가부시키가이샤 filed Critical 사와무라 시코
Publication of KR970013799A publication Critical patent/KR970013799A/ko
Application granted granted Critical
Publication of KR100187964B1 publication Critical patent/KR100187964B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing
    • H03M13/6505—Memory efficient implementations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4161—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management
    • H03M13/4169—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management using traceback

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

[과제]
복소를 위한 처리량의 증대를 초래하는 일 없이, 패스정보의 기억용량의 감소와 복호를 위한 지연시간의 단축을 도모한다.
[해결수단]
먼저 최초의 시점에서 이로부터 미리 정한 길이 N의 2배 만큼 떨어진 시점까지 ACS 처리를 한 후, 최초의 시점까지 패스 트래이스 처리를 행하고, 최초의 시점에서 이로부터 N 만큼 떨어진 시점까지의 복호결과가 확정된다. 다음에 아직 ACS 처리가 실행되어 있지 않은 시점에서 이로부터 N 만큼 떨어진 시점까지 ACS 처리를 행하고, 복호결과가 아직 확정되어 있지 않은 시점까지 패스 트레이스 처리를 행하고, N 만큼 떨어진 시점까지의 복호결과를 확정하는 처리를 반복하여 실행한다. 이 상태에서, 최후의 시점ㄹ에 달하면, 복호결과가 아직 확정되어 있지 않은 시점까지 패스 트레이스 처리를 행하고, 최후의 시점까지의 복호 결과를 확정한다. 이들은, 전체 제어수단(3)의 제어하에서, ACS 처리수단(14)이 트레이스 백 처리수단(19) 등에 의해 실행된다.

Description

비터비 복호방법 및 비터비 복호장치
제1도는 본 발명의 비터비(viterbi) 복호장치의 1실시의 형태의 구성을 나타내는 블록도.
제2도는 패스 매모리의 구성의 1예를 나타내는 도면.
제3도는 트레리스(trellis)선도의 1예를 나타내는 도면.
* 도면의 주요부분에 대한 부호의 설명
11 : 입력수단 12 : 버퍼수단
13 : 브렌치 메트릭 계산수단 14 : ACS 처리수단
15 : 매트릭 메모리수단 16 : 전체 제어수단
17 : 메모리 제어수단 18 : 패스 메모리수단
19 : 패스 트레리스수단 20 : 출력수단
본 발명은, 컨벌루션 부호로 대표되는 트레리스 부호를 복호하기 위한 비터비 복호방법에 관한 것이다. 또, 본 발명은, 이 비터비 복호방법을 사용하여 트레리스 부호를 복호하는 비터비 복호방법을 사용하여 트레리스 부호를 복호하는 비터비 복호장치에 관한 것이다.
일반적으로, 컨벌루션 부호로 대표되는 트레리스부호를 복호하기 위한 복호방법으로서는 비터비 복호방법이 사용된다. 이 비터비 복호방법은, 트레리스 선도를 사용하여 트레리스부호를 복호하는 것이다. 비터비 복호방법의 기본조작은 예를 들면, 하기의 문헌에 기재되어 있다.
문헌 : 이마이 히데끼저, 부호이론, 전자정보 통신학회 발행 제12장.
여기에서, 이 문헌에 다라 비터비 복호방법의 기본 조작을 설명하면 다음과 같이 된다.
(1) 먼저, 트레리스 선도에 있어서, 시점 t의 각 상태 Si로부터 시점 t+1의 각 상태 Sj로의 모든 브랜치b(i, j)에 관하여 브렌치 매트릭 λ[y(t), b(i, j)]를 계산한다. 여기에서 y(t)는 시점 t에 있어서의 복호할 데이터이다.
(2) 다음에, 모든 브랜치 b(i, j)에 대하여, 시점 t의 각 상태 Si에 잔존 패스 P(i, t)의 매트릭 λ(i, t)와 브랜치 매트릭λ[y(t), b(i, j)]를 계산한다.
(3) 다음에, 시점 t+1의 각 상태 Si 마다, 이 상태 Sj로 천이하는 모든 패스에 대하여, (2) 항에서 구한 합계를 비교하여 최소치를 부여하는 잔존 패스 P(i, t)와 브랜치 b(i, j)와의 세트를 구하고, 이 세트를 연결한 패스를 상태 Sj의 잔존 패스 P(j, t+1)로 한다. 이 잔존 패스 P(j, t+1)의 매트릭 λ(j, t+1)는 다음 식으로 나타낸다.
λ{j, (t+1)=λ(i, t)+λ[y (t), b (i,j)]
또한, 합계가 최소치를 부여하는 세트가 복수개 있을 때는 그 중의 하나가 임의로 선택된다.
(4) 시각 t+1의 각 상태 Sj 마다 (3)항에서 얻어진 잔존 패스 P(j, t+1)를 나타내는 패스정보를 패스메모리에 기억시킨다.
(5) 복호할 최후의 데이터에 대응하는 시점까지, (2)부터 (4)항의 처리가 끝났으면 패스 메모리에 격납되어 있는 패스정보를 최초의 시점까지 시간을 거슬러 올라가서 복호결과를 얻는다.
이상이 비터비 복호방법의 기본 조작이다.
이 기본 조작에 있어서, (2)항의 가산처리와, (3)항의 매트릭 비교처리와, (3)항의 최소치를 부여하는 패스의 선택처리는 비터비 복호방법의 주요한 처리 부분이며, 가산·비교·선택처리(이하,「ACS 처리」라고 한다)라 불려지고 있다. (5)항의 처리는, 패스 트레이스 처리라고 불리우고 있다.
또한, 매트릭으로서는, 컨벌루션 부호의 복호의 경우는, 일반적으로 해밍(hamming)거리나 유클리드거리의 제곱이 사용된다.
그런데, 상술한 기본조작에 있어서는, 패스 메모리에 패스정보를 기억할 때 복호를 실행하는 데이터의 모든 시간 기간에 대응하는 길이에 걸쳐서 기억하지 않으면 안된다.
그러나, 이와 같은 구성에서는 이 길이가 일반적으로 매우 길기 때문에, 패스 메모리의 기억용량이 방대하게 되고, 또한 복호를 위한 지연시간이 과대하게 된다는 문제가 있었다.
이 문제를 해결하기 위하여, 종래는, 패스 메모리의 기억 용량을, 각 상태에 대하여 부호의 구속길이의 5배로부터 6배 정도의 길이의 패스 정보를 기억시킬 수 있는 용량으로 하고, 이 패스 메모리에, 최근의 잔존 패스를 나타내는 패스정보를 기억하고, 잔존 패스의 새로운 브랜치를 나타내는 정보가 들어갈 때마다 가장 오래된 브렌치를 나타내는 정보를 버리도록 하고 있다. 이 경우, 그 오레된 브랜치를 나타내는 정보는, 그 시점에 있어서의 복호결과를 확정하고 나서 버려진다.
그러나, 이와 같은 구성에서는 잔존 패스의 새새로운 브랜치를 나타내는 정보가 들어갈 때마다, 가장 오랜 브랜치를 나타내는 정보를 버리기 위하여, 그 시점의 패스 메모리의 내용에 대하여 패스드레이스처리를 행하지 않으면 안된다. 이에 따라, 이와 같은 구성에서는, 복호를 위한 처리량이 방대하게 된다는 문제가 있었다.
따라서, 비터비 복호를 실행하는 경우는, 복호를 위한 처리량의 증대를 초래하는 일이 없고, 패스 메모리의 기억 용량의 감소와, 복호를 위한 지연시간의 단축을 도모할 수 있는 기술이 요망된다.
상기 과제를 해결하기 위하여, 본 발명은 먼저, 트레리스 선도의 최초의 시점에서 이로부터 미리 정한 길이의 X(X의 2 이상의 값)배 만큼 떨어진 시점까지, ACS 처리를 행한 후, 이 시점으로부터 최초의 시점까지 패스 트레이스 처리를 행하고, 이 처리 결과에 의거하여, 최초의 시점에서 이로부터 상기 미리 정한 길이의 (X-1)배 만큼 떨어진 시점까지의 복호결과를 확정하고, 다음에, 아직 ACS 처리가 실시되어 있지 않은 시점에서 이로부터 상기 미리 정한 길이의 (X-1)배 만큼 떨어진 시점까지, ACS 처리를 행한 후. 이 시점으로부터 아직 복호결과가 확정되어 있지 않은 시점까지, 패스 트레이스 처리를 행하고, 이 처리 결과에 의거하여, 아직 복호결과가 확정되어 있지 않은 시점에서 이로부터 상기 미리 정한 길이의 (X-1)배 만큼 떨어진 시점까지의 복호결과를 확정하는 처리를 반복 실행하고, 이 과정에서, 복호할 최후의 데이터의 시점에 달하면, ACS 처리를 정지하고, 이 시점으로부터 아직 복호결과가 확정되어 있지 않은 시점까지, 패스 트레이스 처리를 행하고, 이 처리결과에 의거하여, 아직 복호결과가 확정되어 있지 않은 시점으로부터 복호할 최후의 데이터의 시점까지의 복호결과를 확정하도록 한 것이다.
이하, 도면을 참조하면서, 본 발명의 실시의 형태를 상세히 설명한다.
제1도는 본 발명의 비터비 복호장치의 1 실시의 형태의 구성을 나타내는 블럭도이다.
도시한 비터비 복호장치는, 입력수단(11)과, 버퍼수단(12)과, 브랜치 매트릭 계산수단(13)과, ACS 처리수단(14)과, 매트릭 메모리수단(15)과, 전체제어수단(16)과, 메모리 제어수단(17)과, 패스 메모리수단(18)과, 패스 트레이스수단(19)과, 출력수단(20)을 갖는다.
여기에서, 입력수단(11)은 복호할 데이터를 입력하는 기능을 갖는다.
버퍼수단(12)은, 입력수단(11)에 의해 입력된 데이터를 일시적으로 축적하는 기능을 갖는다.
브렌치 메트릭 계산수단(13)은 브랜드 메트릭을 계산하는 기능을 갖는다.
ACS 처리수단(14)은 트래리스 선도의 각 시점의 각 상태의 잔존 패스를 선택하는 ACS 처리를 실행하는 기능을 갖는다.
메트릭 메모리수단(15)은, ACS 처리수단(14)에 의해 산출된 패스 메트릭을 기억하기 위한 메모리 기능을 갖는다.
전체 제어수단(16)은, 브랜치 메트릭 계산수단(13)과, ACS 처리수단(14)과, 메모리 제어수단(17)과, 패스 트레이스 처리수단(19)의 동작을 제어하는 기능을 갖는다.
메모리 제어수단(17)은, 패스 메모리수단(18)의 기입과 읽어내기를 제어하는 기능을 갖는다.
패스 메모리수단(18)은 ACS 처리수단(14)에 의해 선택된 잔존 패스를 나타내는 정보를 기억하는 메모리 기능을 갖는다.
패스 트레리스 처리수단(19)은, ACS 처리수단(14)에 의해, 선택된 잔존 패스를 시간을 거슬러 올라감으로써 복호할 데이터의 복호결과를 얻는 패스 트레이스 처리를 실행하는 기능을 갖는다.
출력수단(20)은 패스 트레이스 처리수단(19)에 의해 얻어진 복호 결과를 출력하는 기능을 갖는다.
이상이 제1도에 도시하는 비터비 부호장치의 구성이다.
제2도는, 패스 메모리수단(18)의 구성의 1예를 나타내는 도면이다.
도시한 패스 메모리수단(18)은, 각 기억 영역이 종방향의 어드레스와 횡방향의 어드레스에 의해서 지정되는 2차원 구조를 갖는다.
여기에서, 종방향의 어드레스는, RO로부터 R(M-1)까지의 M개가 있고, 각각 트레리스 선도상의 상태로 대응한다. 다라서, 이 종방향의 어드레스의 수 M은, 부호의 부호화율과 구속길이에 의해 규정된다.
횡방향의 어드레스는 C0으로부터 C(2N-1)까지의 2N개 있으며, 각각 트레리스 선도상의 시점에 대응한다. 이 횡방향의 어드레스수를 규정하는 N은, 본 발명의「미리 결정된 길이」에 상당하다. 이 N은, 예를 들면, 부호의 구속길이의 5배 정도로 설정되어 있다.
제3도는 트레리스 선도의 1예를 나타내는 도면이다.
도면에는, 부호화율이 1/2이고, 부호의 생성다항식 G가 수학식 1로 나타내는 컨벌루션 부호에 대한 트레리스 선도를 대표로서 나타낸다.
이 트레리스 선도의 실선은 정보비트 0에 대응하는 패스를 나타내고, 파선은 정보 비트(1)에 대응하는 패스를 나타낸다. 또, 각 패스에따라 붙어서 기재되어 있는 2비트의 값은, 그 패스의 상태천이로 부호기가 출력하는 부호계열을 나타낸다. 또, 트레리스 선도의 왼쪽의 S00로부터 S11은, 각 상태의 이름을 나타내고, S에 붙여진 2비트의 값은 부호기의 시프트레지스터의 내용에 대응하고 있다.
이 부호의 구속길이는 3이기 때문에, 상태수 M은 4(=23-1)로 된다. 또 N은, 15에서 18 정도로 설정된다.
상기 구성에 있어서, 동작을 설명한다.
입력수단(11)에 의해 입력된 데이터는, 버퍼수단(12)에 일시 축적된다. 버퍼수단(12)에 일시 축적된 데이터는, 브랜치 메트릭 계산수단(13)에 공급되고, 브랜치 메트릭이 산출된다.
지금, 트리리스선도의 시점 t에서의 데이터는 y(t), 상태를 Si로 나타내는 것으로 한다. 제3도의 트레리스 선도의 예에서는, 각 시점 t의 데이터 y(t)는 2비트로 나타낸다. 이하, 각 비트의 값을 y1, y2로 한다. 마찬가지로, 상태 Si의 i도 2비트의 데이터로 표시된다.
여기에서, 시각 t+1의 상태를 Sj로 나타내는 것으로 하면, 시각 t의 상태 Sj로부터 시각 t+1의 상태 Sj로 천이하는 브랜치 b(i, j)의 브랜치 메트릭 λ[y(t), b(i, j)]는, 수학식 2로 표시된다.
단, ◎는 배타적 논리합계를 나타낸다. 또, b1, b2는 제3도에서 b(i, j)의 옆에 기재되어 있는 2비트의 데이터의 각 비트의 값을 나타낸다. 이 2비트의 데이터는 부호기의 출력을 나타낸다.
예를 들면, 시각 t의 상태 SO1로부터 시각 t+1의 상태 S10로 천이하는 브랜치b(01, 10)의 브랜치 메트릭 λ[y(t), b(i, j)]은, 데이터 y(t)를 00으로 하면, 수학식 3과 같이 표시된다.
브렌치 메트릭스 계산수단(13)은, 버퍼수단(12)으로부터 데이터가 입력될 때마다, 모든 상태로 천이하는 모든 브랜치의 브랜치 메트릭을 산출한다.
이 계산이 종료하면, ACS 처리수단(14)에 의해, 잔존 패스를 선택하기 위한 ACS 처리가 실행된다.
이 ACS 처리에 있어서는, 먼저. 시각 t+1인 상태 Sj 로 천이하는 모든 패스의 패스 메트릭 λ(i, j, t+1)를 산출하는 처리가 실행된다. 이패스 메트릭 λ(i, j, t+1)는, 수학식 4로 나타낸다.
여기에서, λ(i, t)는, 시각 t의 상태 Si에 있어서의 잔존 패스 P(i, t)의 패스 메트릭을 나타낸다.
이 산출이 종료하면, 산출된 복수의 패스 매트릭 λ(i, j, t+1) 중에서 가장 작은 패스 메트릭을 선택하는 처리가 실행된다.
이 처리는, 수학식 5로 표시된다.
여기에서, λ(i, j, t+1)는, 선택된 잔존 패스 P(j, t+1)의 패스 메트릭이다. 또 min은 i에 관하여 최소치를 선택하는 것을 의미한다.
이 경우, 잔존 패스 P(j, t+1)는 식 5의 요건을 만족시키는 시각 t의 상태 Si의 잔존 패스 P(i, t)와 브랜치 b(i, j)를 연결한 것으로 된다.
예를 들면, 제3도의 트레리스 선도에 있어서는, 시각 t+1의 상태 S10으로 천이하는 패스는, 시각 t의 상태 S01로부터의 패스와 상태 S11로부터의 패스의 2개가 있다.
여기에서. 시각 t에 있어서의 이것들의 상태 S01, S11의 패스 메트릭 λ(01, t), λ(11, t)을 수학식 6, 7에 표시한 바와 같은 것으로 한다.
데이터 y(t)가 00인 경우, 대응하는 브랜치 메트릭 λ[y(t), b(01, 10)], λ[y(t), b(11, 10)는 각각 수학식 8, 9로 나타낸다.
이로서 패스 메트릭 λ(01, 10, t+1), λ(11, 10, t+1)은 각각 수학식 10, 11과 같이 표시된다.
이 2개의 패스 매트릭 λ(01, 10, t+1), λ(11, 10, t+1)을 비교하면, 전자의 쪽이 후자의 쪽보다 작다. 이로써, 이 경우는 잔존 패스 P(10, t+1)의 패스 메트릭 λ(10, t+1)의 패스 매트릭 λ(10 t+1)는 다음 식(13)과 같이 표시된다.
λ(10, t+1)=21
또 잔존 패스 P(10, t+1)는, 시각 t의 상태 S01의 잔존 패스 잔존 패스 P(01, t)에 브랜치 b(01, 10)를 접속한 것으로 된다.
시각 t+1의 하나의 상태 Sj에 대한 ACS 처리가 끝나면 이 처리에 의해 얻어진 패스 메트릭 λ(j, t+1)가 ACS 처리수단(14)에 의해 메트릭 메모리수단(15)의 대응하는 영역에 기억된다. 이 메트릭 메모리수단(15)은, 상태수 M분의 기억영역을 가지며, 항상, 최신의 시점의 패스 메트릭을 기억하도록 되어 있다.
또 잔존 패스 P(j, t+1)를 나타내는 패스 정보가 메모리 제어부(17)에 의해 패스 메모리수단(18)에 격납된다. 이 패스정보로서는 제3오의 트레리스 선도의 예에서는 위의 패스를 선택하였을 때에는 0, 아래의 패스를 선택하였을 때에는 1을 사용하면 편리하다. 이것은 이와 같이 하면, 패스정보가 그 상태로 천이 하였을 때의 부호기로부터 지워지는 가장 오래된 시프트 레지스터의 내용을 나타내고 있기 때문이다.
이 예에는 제2도의 메모리수단(18)의 각 기억영역은, 1비트분의 기억용량을 가지며, 대응하는 선택 정보 0 또는 1이 격납된다.
브랜치 메트릭 계산수단(13)에 의해, 시점 t+1으로 천이하였을 때의 모든 브랜치 메트릭이 얻어지면, ACS 수단(14)과 메모리 제어수단(17)은, 상태수 M 만큼 이상의 처리를 반복한다. 이 제어는, 전체수단(16)에 의해 실시된다.
데이터의 최초에 대응하는 시점 0에서 이로부터 2N 만큼 떨어진 시점 2N-1까지, 이상의 처리가 끝났으면, 전체 제어수단(16)은 이상의 처리를 일시 중단하고, 패스 트레이스 처리수단(19)에 패스 트레이스 처리의 실행을 지시한다. 이에 따라, 시점 2N-1로부터 시점 0까지 패스 트레이스 처리가 실행된다. 이 처리는, 메모리 제어수단(17)을 통하여 패스 메모리수단(18)을 액세스 함으로써 실시된다.
시점 t+1로부터 시점 t로의 패스 트레이스 처리에서는 예를 들면, 제3도의 트레이스선도의 경우, 제2도의 대응하는 상태의 시점, t, t+1의 요소를 2비트라고 보고 읽으면, 이것이 패스 트레이스 처리에서 천이할 시점 t의 상태를 나타내고 있다.
시점 2N-1로부터 시점 0까지의 패스 트레이스 처리에 의해 시점 2N-1로부터 시점 0까지의 복호결과가 얻어진다. 이 경우, 시점 0에서 이로부터 N 만큼 떨어진 시점 N-1까지의 복호결과만이 확정된 복호결과로서, 출력수단(10)에 의해 출력된다.
그리고, 시점 0으로부터 N-1까지의 복호결과는, 통상은, 패스 트레이스 처리의 출발점은 시점 2N-1의 어느 상태로 설정하더라도 동일하다. 따라서, 패스 트레이스 처리는, 시점 2N-1의 어느 상태에서 개시하여도 좋다.
이 최초의 ACS 처리 및 패스 트레이스 처리가 종료되면, 전체 제어수단(16)은 버퍼수단(12)과, 브랜치 메트릭 계산수단(13)과, ACS 처리수단(14)과, 메모리 제어수단(17)에 처리의 재개를 지시한다. 이에 의해 아직 ACS 처리가 실시되어 있지 않은 시점 2N에서 이로부터 N만큼 떨어진 시점 3N-1까지, 브랜치 메트릭의 계산으로부터 패스 정보의 기억까지의 일련의 처리가 재개된다.
이 경우, 패스정보는 시점 2N의 패스정보가 패스 메모리수단(18)의 횡방향의 어드레스 C0의 위치에, 시점 3N-1의 패스정보가 횡방향의 어드레스 C(N-1)의 위치에 격납디도록 격납된다. 즉 패스정보의 격납은, 패스 메모리수단(18)을 링상이라 가정하고 실시된다.
그리고, 시점 3N-1까지 처리가 끝나면, 전체 제어수단(16)은 이 처리를 일시 중단하고, 패스 트레이스 처리수단(19)에 패스 트레이스 처리의 실행을 지시한다. 이에 의해, 시점 3N-1로부터 아직 복호결과가 확정되어 있지 않은 시점 N까지 패스 트레이스 처리가 실행된다. 그리고, 이 처리 결과에 의거하여, 시점 N으로부터 시점 2N-1까지의 복호결과가, 확정된 복호 결과로서, 출력수단(20)에 의해 출력된다.
이하, 동일하게 기간 N 만큼의 패스정보가 생성될 때마다, 기간 2N 만큼의 패스 트레이스 처리가 실행되고, 기간 N 분의 복호결과를 출력하는 처리가 반복된다.
이 상태에서, 최후의 데이터의 시점에 달하면, 전체 제어수단(16)은, 패스 트레이스 처리수단(19)에 패스 트레이스 처리를 지시한다. 이로써, 최후의 데이터에 대응하는 시점으로부터 아직 복호결과가 확정되어 있지 않은 시점까지 패스 트레이스 처리가 실행된다. 그리고 이 처리결과에 의거하여, 아직 복호결과가 확정되어 있지 않은 시점으로부터 최후의 데이터에 대응하는 시점까지의 복호결과가, 확정된 부호 결과로서 출력수단(20)에 의해 출력된다.
이상 상세히 설명한 이 실시의 형태에 의하면, 다음과 같은 효과가 얻어진다.
(1) 먼저, 이 실시의 형태에 의하면, 최초의 시점에서 이로부터 미리 정한 길이 N의 2배 만큼 떨어진 시점까지 ACS 처리를 한 후, 최초의 시점까지 패스 트레이스 처리를 행하고, 이 처리 결과에 의거하여 최초의 시점에서 이로부터 미리 정한 길이 N 만큼 떨어진 시점까지의 복호결과를 확정하고, 다음에 아직, ACS 처리가 실시되어 있지 않은 시점에서 이로부터 미리 정한 길이 N 만큼 떨어진 시점까지 ACS 처리를 실행한 후, 아직 복호결과가 확정되어 있지 않은 시점까지 패스 트레이스 처리를 행하고, 이 처리 결과에 의거하여, 이 시점으로부터 미리 정한 길이 N 만큼 떨어진 시점까지의 복호결과를 확정하는 처리를 반복 실시하고, 마지막으로, 최후의 데이터가 나타난 시점에서 ACS 처리를 정지하고, 아직 복호 결과가 확정되어 있지 않은 시점까지 패스 트레이스 처리를 행하고, 이 처리결과에 의거하여, 이 시점으로부터 최후의 시점까지의 복호결과를 확정하도록 하였으므로, 복호를 위한 처리량의 증대를 초래하는 일이 없고, 패스 메모리수단(18)의 용량의 감소와, 복호를 위한 지연시간의 단축을 도모할 수 있다.
즉, 이와 같은 구성에 의하면, 미리 정한 길이 N분의 ACS 처리가 끝날 때마다, 패스 트레이스 처리를 행하면 되므로, 미리 정한 길이 N을 부호의 구속길이의 5개 정도로 설정하면, 비교적 긴 간격으로 패스 트레이스 처리를 행할 수가 있다. 이로써, 복호를 위한 처리량을 적게 할 수가 있다.
또, 이와 같은 구성에 의하면, 패스 메모리수단(18)에 미리 정한 길이 N의 2배의 패스정보를 기억하면 되므로 미리 정한 길이 N을 부호의 구속길이의 5배 정도로 설정하면, 패스 메모리수단(18)에 부호의 구속길이의 10배 정도의 패스 정보를 기억하면 된다. 이로써, 패스 메모리수단(18)을 10배 정도의 패스 정보를 기억하면 된다. 이로써, 패스 메모리수단(18)의 기억용량을 적게할 수가 있음과 동시에, 복호를 위한 지연 시간을 단축할 수 있다.
(2) 또, 이 실시의 형태에 의하면, 최초로 미리 정한 길이 N의 2배의 ACS 처리를 행하도록 하였으므로, 패스 메모리수단(18)의 기억용량으로 하여, 필요하면서 충분한 기억용량을 설정할 수가 있다.
(3) 또한, 이 실시의 형태에 의하면, 미리 정한 길이 N을 부호의 구속길이의 5배 정도로 설정하도록 하였으므로, 양호한 복호 정밀도를 확보할 수 있다.
[기타의 실시예]
이상, 본 발명의 1실시의 형태를 상세히 설명하였으나, 본 발명은 상술한 바와 같은 실시의 형태로 한정되는 것은 아니다.
(1) 예를 들면, 앞에서의 실시의 형태에서는, 브랜치 메트릭의 계산 처리와 ACS 처리를 병행으로 실행하는 경우를 설명하였다. 그러나, 본 발명은, 모든 브랜치 메트릭을 산출하고 나서, ACS 처리를 행하도록 하여도 좋다.
(2) 또, 앞에서의 실시예 형태에서는, 최초로, 미리 정한 길이의 2배 길이만큼 ACS 처리를 행하고, 다음은, 미리 정한 길이씩 ACS 처리와 복호 결과의 확장처리를 행하는 경우를 설명하였다. 즉, 앞에서의 실시의 형태에서는, X가 2인 경우를 설명하였다. 그러나 본 발명에서는, X는 2 이상의 값이라면, 어떤 값이라도 무방하다. 즉 X는 2, 4 든지 4, 6이라고 하는 정수치 이외의 수치라도 좋다.
(3) 또한, 앞서의 실시의 형태에서는, 미리 정한 길이를 부호의 구속길이의 5배 정도로 설정하는 경우를 설명하였다. 그러나, 본 발명은 이 이외의 길이로 설정하도록 하여도 좋다.
(4) 이외에도, 본 발명은, 그 요지를 벗어나지 않고, 여러 가지의 변형 실시가 가능한 것은 물론이다.
이상 상세히 설명한 바와 같이, 본 발명에 의하면, 최초의 시점에서 이로부터 미리 정한 길이의 X(X는 2 이상의 값)배 만큼 떨어진 시점까지 ACS 처리를 행한 후, 최초의 시점까지 패스 트레이스 처리를 행하고, 이 처리 결과에 의거하여, 최초의 시점으로부터 미리 정한 길이의 (X-1)배 만큼 떨어진 시점까지의 복호결과를 확정하고, 다음에 아직 ACS 처리가 실시되고 있지 않고 시점에서 이로부터 미리 정한 길이의 (X-1)배 만큼 떨어진 시점까지 ACS 처리를 행한 후, 복호결과가 확정되어 있지 않은 시점까지 패스 트레이스 처리를 행하고, 이 처리결과에 의거하여 이 시점에서 이로부터 미리 정한 길이의 (X-1)배 만큼 떨어진 시점까지 복호결과를 확정하는 처리를 반복 실시하고, 마지막으로 최후의 데이터가 나타난 시점에서 ACS 처리를 정지하고, 아직 복호결과가 확정되어 있지 않은 시점까지 패스 트레이스 처리를 행하고, 이 처리결과에 의거하여 최후의 시점까지의 복호결과를 확정하도록 하였으므로, 복호를 위한 처리량의 증대를 초래하는 일이 없고, 패스 메모리의 기억용량을 감소시킬 수가 있는 동시에, 복호를 위한 지연시간을 단축시킬 수가 있다.

Claims (6)

  1. 트레리스 선도를 사용하여 트레리스부호를 복호하는 비터비 복호방법에 있어서, 상기 트레리스 선도의 최초의 시점에서 이로부터 미리 정한 길이의 X(X는 2 이상의 값)배 만큼 떨어진 시점까지, 각 시점의 각 상태의 잔존 패스를 선택하는 ACS 처리를 행한 후, 이 시점으로부터 최초의 시점까지, 상기 ACS 처리에 의해 선택된 잔존 패스를 시간을 거슬러 올라감으로써 복호결과를 얻는 패스 트레이스 처리를 행하고, 이 처리결과에 의거하여, 최초의 시점에서 이로부터 상기 미리 정한 길이의 (X-1)배 만큼 떨어진 시점까지의 복호결과를 확정하는 제1단계와, 이 제1단계의 처리가 종료하면, 아직 상기 ACS 처리가 실시되어 있지 않은 시점에서 이로부터 상기 미리 정한 길이의 (X-1)배 만큼 떨어진 시점까지, 상기 ACS 처리를 행한 후, 이 시점으로부터 아직 복호결과가 확정되어 있지 않은 시점까지, 상기 패스 트레이스 처리를 행하고, 이 처리결과에 의거하여, 아직 복호결과가 확정되어 있지 않은 시점에서 이로부터 상기 미리 정한 길이의 (X-1)배 만큼 떨어진 시점까지의 복호결과를 확정하는 처리를 반복 실행하는 제2단계와, 이 제2단계의 상기 ACS 처리가 실시되고 있을 때에, 복호한 최후의 데이터의 시점에 달하면, 이 ACS 처리를 정지하고, 이 시점으로부터 아직 상기 복호 결과가 확정되어 있지 않은 시점까지, 상기 패스 트레이스 처리를 행하고, 이 처리결과에 의거하여, 아직 상기 복호결과가 확정되어 있지 않은 시점으로부터 복호할 최호의 데이터의 시점까지의 복호결과를 확정하는 제3의 단계를 구비한 것을 특징으로 하는 비터비 복호방법.
  2. 제1항에 있어서, 상기 X는 2인 것을 특징으로 하는 비터비 복호방법.
  3. 트레리스 선도를 사용하여 트레리스부호를 복호하는 비터비 복호방법에 있어서, 상기 트레리스 선도의 최초의 시점에서 이로부터 미리 정한 길이의 X(X는 2 이상의 값)배 만큼 떨어진 시점까지, 각 시점의 각 상태의 잔존 패스를 선택하는 ACS 처리를 행한 후, 이 시점으로부터 최초의 시점까지, 상기 ACS 처리에 의해 선택된 잔존 패스를 시간을 거슬러 올라감으로써 복호결과를 얻는 패스 트레이스 처리를 행하고, 이 처리결과에 의거하여, 최초의 시점에서 이로부터 상기 미리 정한 길이의 (X-1)배 만큼 떨어진 시점까지의 복호결과를 확정하는 제1수단과, 이 제1의 수단의 처리가 끝나면, 아직 상기 ACS 처리가 실시되어 있지 않은 시점에서 이로부터 상기 미리 정한 길이의 (X-1)배 만큼 떨어진 시점까지, 상기 ACS 처리를 실행한 후, 이 시점으로부터 아직 복호결과가 확정되어 있지 않은 시점까지, 상기 패스 트레이스 처리를 행하고, 이 처리결과에 의거하여, 아직 복호결과가 확정되어 있지 않은 시점에서 이로부터 상기 미리 정한 길이의 (X-1)배 만큼 떨어진 시점까지의 복호결과를 확정하는 처리를 반복 실행하는 제2수단과, 이 제2수단의 상기 ACS 처리가 실시되고 있을 때에, 복호한 최후의 데이터의 시점에 달하면, 이 ACS 처리를 정지하고, 이 시점으로부터 아직 상기 복호 결과가 확정되어 있지 않은 시점까지, 상기 패스 트레이스 처리를 행하고, 이 처리결과에 의거하여, 아직 상기 복호결과가 확정되어 있지 않은 시점으로부터 복호할 최호의 데이터의 시점까지의 복호결과를 확정하는 제3의 수단을 구비한 것을 특징으로 하는 비터비 복호방법.
  4. 트레리스 선도를 사용하여, 트레리스부호를 복호하는 버터리 복호장치에 있어서, 각 시점의 각 상태의 잔존 패스를 선택하는 ACS 처리를 실행하는 ACS 처리수단과, 이 ACS 처리수단에 의해 선택된 잔존 패스를 나타내는 패스정보를 ACS 처리수단의 출력에 맞추어서 순차적으로 기억하는 패스 기억수단과, 이 패스 기억수단에 의해 기억된 패스정보를 시간을 거슬러 올라감으로써 복호결과를 얻는 패스 트레이스 처리를 실행하는 패스 트레이스 수단과, 제1, 제2, 제3의 단계가 순차적으로 실행되도록 상기 ACS 처리수단과, 상기 패스 기억수단과, 상기 패스 트레이스수단의 동작을 제어하는 제어수단을 구비하고, 상기 1단계는 상기 트레리스 선도의 최초의 시점에서 이로부터 미리 정한 길이의 X(X는 2 이상의 값)배 만큼 떨어진 시점까지, 상기 ACS 처리를 행한 후, 이 시점으로부터 최초의 시점까지, 상기 패스 트레이스 처리를 행하고, 이 처리결과에 의거하여, 최초의 시점에서 이로부터 상기 미리 정한 길이의 (X-1)배 만큼 떨어진 시점까지의 복호결과를 확정하는 단계이며, 상기 제2단계는 상기 제1단계의 처리가 끝나면, 아직 상기 ACS 처리가 실시되어 있지 않은 시점에서 이로부터 상기 미리 정한 길이의 (X-1)배 만큼 떨어진 시점까지, 상기 ACS 처리를 행한 후, 이 시점으로부터 아직 복호결과가 확정되어 있지 않은 시점까지, 상기 패스 트레이스 처리를 행하고, 이 처리결과에 의거하여, 아직 상기 복호결과가 확정되어 있지 않은 시점에서 이로부터 상기 미리 정한 길이의 (X-1)배 만큼 떨어진 시점까지의 복호결과를 확정하는 처리를 반복실행하는 단계이며, 상기 제3단계는, 상기 제2단계의 상기 ACS 처리가 실시되고 있을 때에, 복호한 최후의 데이터의 시점에 달하면, 이 ACS 처리를 정지하고, 이 시점으로부터 아직 상기 복호 결과가 확정되어 있지 않은 시점까지, 상기 패스 트레이스 처리를 행하고, 이 처리결과에 의거하여, 아직 상기 복호결과가 확정되어 있지 않은 시점으로부터 복호할 최호의 데이터의 시점까지의 복호결과를 확정하는 단계인 것을 특징으로 하는 비터비 복호방법.
  5. 제3항에 있어서, 상기 X는 2인 것을 특징으로 하는 비터비 복호장치.
  6. 제4항에 있어서, 상기 X는 2인 것을 특징으로 하는 비터비 복호장치.
KR1019960025344A 1995-08-23 1996-06-28 비터비 복호방법 및 비터비 복호장치 KR100187964B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP21441795A JP3171772B2 (ja) 1995-08-23 1995-08-23 ビタビ復号方法及びビタビ復号装置
JP95-214417 1995-08-23

Publications (2)

Publication Number Publication Date
KR970013799A KR970013799A (ko) 1997-03-29
KR100187964B1 true KR100187964B1 (ko) 1999-06-01

Family

ID=16655450

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960025344A KR100187964B1 (ko) 1995-08-23 1996-06-28 비터비 복호방법 및 비터비 복호장치

Country Status (6)

Country Link
US (1) US5787127A (ko)
JP (1) JP3171772B2 (ko)
KR (1) KR100187964B1 (ko)
CN (1) CN1149218A (ko)
AU (1) AU699743B2 (ko)
GB (1) GB2305086B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100708025B1 (ko) * 1999-04-12 2007-04-16 마츠시타 덴끼 산교 가부시키가이샤 비터비 복호장치 및 방법

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2996615B2 (ja) * 1996-01-08 2000-01-11 松下電器産業株式会社 ビタビ復号装置及びその方法
KR100223735B1 (ko) * 1996-06-29 1999-10-15 김영환 비터비 복호 신호의 동기/비동기 판단 방법 및 장치
KR100190291B1 (ko) * 1996-07-30 1999-06-01 윤종용 비터비 디코더의 트레이스백 제어 장치
DE69706639T2 (de) * 1996-12-24 2002-02-07 Matsushita Electric Ind Co Ltd Datenprozessor und Verfahren zur Datenverarbeitung
US6263473B1 (en) 1997-04-07 2001-07-17 Matsushita Electric Industrial Co., Ltd. Viterbi decoder and Viterbi decoding method
US5872817A (en) * 1997-07-02 1999-02-16 Lucent Technologies Inc. Joint viterbi decoder and decision feedback equalizer
US6201840B1 (en) * 1997-10-08 2001-03-13 Seagate Technology, Inc. Method and apparatus for detecting data in magnetic recording using decision feedback
KR100249046B1 (ko) * 1998-03-31 2000-03-15 김영환 격자복호기의 역추적장치
JP2002526965A (ja) 1998-09-28 2002-08-20 アドバンスト ハードウェア アーキテクチャーズ，インコーポレイテッド ターボプロダクト符号復号器
EP1215730B9 (en) 1999-09-07 2007-08-01 Sixon Inc. SiC WAFER, SiC SEMICONDUCTOR DEVICE AND PRODUCTION METHOD OF SiC WAFER
JP3259725B2 (ja) * 1999-12-20 2002-02-25 日本電気株式会社 ビタビ復号装置
US6449002B1 (en) * 1999-12-21 2002-09-10 Thomson Licensing S.A. Truncated metric for NTSC interference rejection in the ATSC-HDTV trellis decoder
US6999521B1 (en) * 1999-12-23 2006-02-14 Lucent Technologies Inc. Method and apparatus for shortening the critical path of reduced complexity sequence estimation techniques
US6622283B1 (en) * 2000-01-28 2003-09-16 Nec Electronics, Inc. Digital signal processor decoding of convolutionally encoded symbols
KR100335146B1 (ko) * 2000-03-09 2002-05-04 서평원 비터비 디코더의 트레이스 백 장치
US7356752B2 (en) * 2000-03-14 2008-04-08 Comtech Telecommunications Corp. Enhanced turbo product codes
CA2404984A1 (en) * 2000-04-04 2001-10-11 Comtech Telecommunications Corp. Enhanced turbo product code decoder system
TWI232652B (en) * 2000-10-08 2005-05-11 Koninkl Philips Electronics Nv Device for reconstructing a runlength constrained sequence
KR100478835B1 (ko) * 2000-10-30 2005-03-25 엘지전자 주식회사 고속 비터비 디코딩 장치
US7046746B1 (en) * 2001-03-19 2006-05-16 Cisco Systems Wireless Networking (Australia) Pty Limited Adaptive Viterbi decoder for a wireless data network receiver
US7185268B2 (en) * 2003-02-28 2007-02-27 Maher Amer Memory system and method for use in trellis-based decoding
CN1299532C (zh) * 2004-01-08 2007-02-07 华为技术有限公司 一种目标用户设备发起位置信息请求的处理方法
JP4408783B2 (ja) * 2004-09-29 2010-02-03 Ｎｅｃエレクトロニクス株式会社 復号装置及び復号方法
US7603613B2 (en) 2005-02-17 2009-10-13 Samsung Electronics Co., Ltd. Viterbi decoder architecture for use in software-defined radio systems
US20070230606A1 (en) * 2006-03-31 2007-10-04 Anders Mark A Viterbi traceback
US8077790B2 (en) * 2007-10-23 2011-12-13 Eric Morgan Dowling Tiled-building-block trellis encoders
WO2019234903A1 (ja) * 2018-06-08 2019-12-12 日本電気株式会社 復号装置、復号方法、及び非一時的なコンピュータ可読媒体

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2675968B1 (fr) * 1991-04-23 1994-02-04 France Telecom Procede de decodage d'un code convolutif a maximum de vraisemblance et ponderation des decisions, et decodeur correspondant.
US5325402A (en) * 1991-04-30 1994-06-28 Nec Corporation Method and arrangement for estimating data sequences transmsitted using Viterbi algorithm
US5233630A (en) * 1991-05-03 1993-08-03 Qualcomm Incorporated Method and apparatus for resolving phase ambiguities in trellis coded modulated data
JP2702831B2 (ja) * 1991-08-28 1998-01-26 松下電送株式会社 ヴィタビ復号法
JP3120511B2 (ja) * 1991-11-21 2000-12-25 ソニー株式会社 ビタビ復号装置
US5408502A (en) * 1992-07-13 1995-04-18 General Instrument Corporation Apparatus and method for communicating digital data using trellis coded QAM with punctured convolutional codes
JPH06140951A (ja) * 1992-10-27 1994-05-20 Sony Corp ビタビ等化器
JPH06205053A (ja) * 1993-01-05 1994-07-22 Yamaha Corp 復号装置
KR0144837B1 (ko) * 1993-03-26 1998-08-17 김광호 최적의 복호경로를 갖는 복호화방법 및 그 장치
JP2872004B2 (ja) * 1993-06-30 1999-03-17 日本電気株式会社 デジタル通信システム
US5651032A (en) * 1993-11-04 1997-07-22 Kabushiki Kaisha Toshiba Apparatus and method for trellis decoder
US5490178A (en) * 1993-11-16 1996-02-06 At&T Corp. Power and time saving initial tracebacks
US5465275A (en) * 1993-11-16 1995-11-07 At&T Ipm Corp. Efficient utilization of present state/next state registers
EP0656712A1 (en) * 1993-11-16 1995-06-07 AT&T Corp. Viterbi equaliser using variable length tracebacks
US5533065A (en) * 1993-12-28 1996-07-02 At&T Corp. Decreasing length tracebacks
US5583889A (en) * 1994-07-08 1996-12-10 Zenith Electronics Corporation Trellis coded modulation system for HDTV
US5548600A (en) * 1994-08-12 1996-08-20 International Business Machines Corporation Method and means for generating and detecting spectrally constrained coded partial response waveforms using a time varying trellis modified by selective output state splitting
US5497401A (en) * 1994-11-18 1996-03-05 Thomson Consumer Electronics, Inc. Branch metric computer for a Viterbi decoder of a punctured and pragmatic trellis code convolutional decoder suitable for use in a multi-channel receiver of satellite, terrestrial and cable transmitted FEC compressed-digital television data

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100708025B1 (ko) * 1999-04-12 2007-04-16 마츠시타 덴끼 산교 가부시키가이샤 비터비 복호장치 및 방법

Also Published As

Publication number Publication date
GB2305086A (en) 1997-03-26
AU6420796A (en) 1997-02-27
AU699743B2 (en) 1998-12-10
JPH0964755A (ja) 1997-03-07
CN1149218A (zh) 1997-05-07
US5787127A (en) 1998-07-28
GB9615880D0 (en) 1996-09-11
KR970013799A (ko) 1997-03-29
JP3171772B2 (ja) 2001-06-04
GB2305086B (en) 1999-10-27

Similar Documents

Publication Publication Date Title
KR100187964B1 (ko) 비터비 복호방법 및 비터비 복호장치
KR100426712B1 (ko) 비터비 복호기
KR940010435B1 (ko) 비터비 복호기의 경로기억장치
KR19990015603A (ko) 비터비 디코더
CN1175825A (zh) 用于viterbi解码器中的追溯方法及装置
US6601215B1 (en) Traceback buffer management for VLSI Viterbi decoders
US7590928B2 (en) Apparatus and method for Viterbi decoding
JP4580927B2 (ja) ビタビ復号装置、およびビタビ復号方法
JP4047697B2 (ja) ビタビ復号装置
CN106452461A (zh) 一种通过矢量处理器实现viterbi解码的方法
KR100262303B1 (ko) 비터비알고리즘을적용하는복호과정에서의생존경로역추적방법및그장치
JP3235333B2 (ja) ビタビ復号方法およびビタビ復号化装置
JP4729938B2 (ja) ビタビ復号器及びそれを用いる移動体通信装置、基地局装置、移動体通信端末
JP2001331381A (ja) メモリ装置及びメモリ管理方法
KR100205547B1 (ko) 비터비 디코더의 트레이스 백 장치
JP5370487B2 (ja) 復号方法および復号装置
JP2622014B2 (ja) ビタビデコーダ
JP3288328B2 (ja) ビタビ復号器のトレースバック処理の高速化装置およびその高速化方法
JPH04421B2 (ko)
US20200274557A1 (en) Method of viterbi algorithm and receiving device
JP2000196468A (ja) ビタビ復号化装置およびビタビ復号化方法
KR20040031323A (ko) 비터비 복호기의 경로 메트릭 저장 장치 및 방법
KR0183116B1 (ko) 비터비 디코터의 패스 메모리의 제어회로 및 방법
JP2004120791A (ja) ビタビ復号器
JPS63129714A (ja) ビタビ復号器

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020104

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee