KR0185607B1 - 볼 그리드 어레이 타입의 반도체 장치 - Google Patents

볼 그리드 어레이 타입의 반도체 장치 Download PDF

Info

Publication number
KR0185607B1
KR0185607B1 KR1019950028620A KR19950028620A KR0185607B1 KR 0185607 B1 KR0185607 B1 KR 0185607B1 KR 1019950028620 A KR1019950028620 A KR 1019950028620A KR 19950028620 A KR19950028620 A KR 19950028620A KR 0185607 B1 KR0185607 B1 KR 0185607B1
Authority
KR
South Korea
Prior art keywords
board
semiconductor device
lsi chip
resin layer
sealing resin
Prior art date
Application number
KR1019950028620A
Other languages
English (en)
Other versions
KR960012441A (ko
Inventor
히로시 사이토
Original Assignee
우에시마 세이스케
야마하 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 우에시마 세이스케, 야마하 가부시키가이샤 filed Critical 우에시마 세이스케
Publication of KR960012441A publication Critical patent/KR960012441A/ko
Application granted granted Critical
Publication of KR0185607B1 publication Critical patent/KR0185607B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06579—TAB carriers; beam leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/049—PCB for one component, e.g. for mounting onto mother PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09072—Hole or recess under component or special relationship between hole and component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본판에는 그 전면 및 후면위에 배선 패턴이 형성되어 있다. 땜납 볼은 후면위의 각각의 배선 패턴의 단부에서의 아일랜드 위에 형성되어 있다. 관통부는 본판상에서 상기 보드의 LSI 칩 장착 영역을 둘러싸는 위치에 형성되어 있다. 본판 위에 장착된 LSI 칩은 전면 밀봉 수지층에 의해 밀봉되어 있다. 전면 밀봉 수지층과 대체로 같은 크기 및 두께를 가지는 후면 밀봉 수지층은 상기 전면 밀봉 수지층과 일치하는 위치에서 본판의 후면위에 주조된다. 전면 및 후면 밀봉 수지층은 상기 관통부를 통해 일체로 형성되어 있다. 관통부내의 수지층은 상부 및 하부 밀봉 수지층을 통합시키는 앵커로서 작용한다. 수지 주조 타입의 반도체 장치는 신뢰도를 향상시킨다.

Description

볼 그리드 어레이 타입의 반도체 장치
제1도는 본 발명의 일실시예에 따른 반도체 장치의 단면도.
제2a도 내지 제2d도는 제1도에 도시한 반도체 장치의 칩 장착 구조를 도시한 사시도 및 단면도.
제3a도 내지 제3c도는 본 발명의 다른 실시예에 따른 반도체 장치의 단면도 및 사시도.
제4a도는 본 발명의 또다른 실시예에 따른 반도체 장치의 단면도.
제4b도는 다층 회로판의 구조를 도시한 개략적인 단면도.
제5도는 본 발명의 다른 실시예에 따른 반도체 장치의 단면도.
제6도는 본 발명의 반도체 장치의 장착의 일예를 도시한 개략도.
제7도는 본 발명의 반도체 장치의 장착의 또다른 예를 도시한 개략도.
제8도는 본 발명의 반도체 장치의 장착의 다른 예를 도시한 개략도이다.
* 도면의 주요 부분에 대한 부호의 설명
1 : 본판 2 : LSI 칩
3 : 본딩 와이어 4 : 전면 밀봉 수지층
5 : 후면 밀봉 수지층 6 : 히트 싱크
8 : 장착 보드 9 : LSI 칩 장착용 구멍
10 : 중간 장착 보드 11 : 패턴
12 : LSI 칩 장착 영역 13a,13b,13c,13d : 슬릿 관통부
14 : 땜납 볼 15 : LSI 칩 장착용 구멍
16 : 관통 구멍 17 : 배선 패턴
18 : 아일랜드 19 : 배선 패턴
61a,61b,61c,61d : 관통부 Ma, Mb : 수지층
본 발명은 배선 패턴을 구비한 회로판 위에 장착된 수지 주조의 LSI 칩을 가진 반도체 장치에 관한 것이다.
LSI 패키지의 하나로, 다수의 연결 핀을 가진 장치에 적합한 칩 캐리어 패키지가 있다. 예를 들면, LSI 칩은 회로판의 전면(前面)상에 장착되어 있다. 회로판은 그 전면에 배선 패턴을 가지고 있으며, 그 후면위에 결합된 배선 패턴 및 땜납 볼을 가지고 있고, LSI 칩을 용접 밀봉시키기 위해 수지로써 주조되어 있다. 이러한 타입의 패키지(BGA: 볼 그리드 어레이라고 칭함)은 USP No. 5,241,133에 개시되어 있다.
이러한 BGA 패키지에서, LSI 칩은 회로판의 한 표면위에 장착되며, 수지에 의해 용접 밀봉된다. 이러한 타입의 패키지는 다음 문제들을 가지고 있다.
먼저, 회로판이 주조의 압축으로 인해서 휘어지게 된다. 이러한 왜곡은 주로 회로판과 밀봉 수지층의 열팽창계수의 차이에 기인하는 것으로 여겨진다. 회로판의 크기가 커짐에 따라, 많은 땜납볼의 동일 평면성이 저하되고, 패키지 결합이 발생하기 쉽다.
두 번째로, LSI 칩을 장착하기 위한 회로판(특히, 플라스틱 회로판) 부분의 하부 둘레, 또는 상기 판에 형성된 관통 구멍으로부터 상기 장치내로 수분이 침투될 수 있다. 따라서, 수분에 의한 장치결합이 발생되기 쉽다.
세 번째로, 수분이 패키지내에 침투되면, 패키지 공정동안에 고온에서 패키지를 건조시키는 과정이 필요한데, 이러한 고온 처리로 인해서 밀봉수지막 및 회로판이 벗겨지는 문제점이 있다.
본 발명의 목적은 장치 신뢰도를 개선시킨 수지-주조 타입의 반도체 장치를 제공하는 데에 있다.
본 발명의 일실시예에 따르면, 다수의 배선 패턴을 가진 보드와; 상기 보드의 전면에 장착된 LSI 칩과; 상기 LSI 칩이 장착된 상기 판의 상기 전면을 밀봉시키는 전면 밀봉 수지층과; 상기 전면 밀봉 수지층에 일치하는 위치에서 상기 보드의 후면을 밀봉시키는 후면 밀봉 수지층으로 구성되고, 상기 후면 밀봉 수지층은 상기 전면 밀봉 수지층과 대체로 같은 크기 및 두께를 가지는 것을 특징으로 하는 반도체 장치가 제공되어 있다.
바람직하게, 관통부는 상기 판에서 LSI 칩의 장착 영역 부근에 형성되어 있으며, 전면 밀봉 수지층 및 후면 밀봉 수지층을 일체화 시킨다.
본 발명의 또 다른 실시예에 따르면, 다수의 배선 패턴 및 LSI 칩 장착용 구멍을 가지는 보드와; 상기 보드의 후면위에 배치되고 상기 LSI 칩 장착용 구멍을 폐쇄시키는 히트 싱크와; 상기 보드의 LSI 칩 장착용 구멍에서 상기 히트 싱크상에 장착되는 LSI 칩과; 상기 장착용 구멍을 포함하는 상기 보드의 전면과, 상기 히트 싱크상에 장착된 LSI 칩을 밀봉시키는 전면 밀봉 수지층과; 상기 히트 싱크가 배치되어 있는 영역에서 상기 보드의 후면을 밀봉시키는 후면 밀봉 수지층으로 구성된 반도체 장치가 제공되어 있다.
바람직하게, 히트 싱크내에서 LSI 칩의 장착 영역 부근에는 관통부가 형성되어 있으며, 전면 밀봉 수지층 및 후면 밀봉 수지층을 일체화시킨다.
상기 보드상에 장착된 LSI 칩은 전면 및 후면 밀봉 수지층에 의해 밀봉되므로, 수지의 주조의 압축에 기인하는 회로판의 왜곡이 발생되지 않는다. 또한, LSI 칩 장착 영역이 전면 및 후면 밀봉 수지층에 의해 밀봉되므로, 수분이 장치내로 침투되기가 어렵다. 패키징 과정동안의 건조처리도 단순화되거나 생략될 수 있다. 상기 보드 및 밀봉 수지층은 서로 분리되거나 벗겨지지 않는다.
또한, LSI 칩 장착 영역의 저면상에 후면 밀봉 수지층이 형성되어 있기 때문에, 패키지가 평편한 영역에 놓여 있어도, 땜납볼은 상기 평편한 영역으로부터 떨어져 위치되므로, 땜납볼의 저면이 손상되거나 오염되지 않으며, 상기 장치의 정전기적 파손 가능성도 방지할 수 있다. 또한, 패키지를 용이하게 적재 및 취급할 수 있다.
결과적으로, 회로판의 왜곡 및 수분 침투를 방지할 수 있으므로 신뢰도가 높은 반도체 장치를 제조할 수 있다.
이하, 도면을 참고하여 본 발명의 여러 실시예를 설명한다.
제1도는 본 발명의 일실시예에 따른 반도체 장치의 단면도이다. 제2A도 및 제2B도는 LSI 칩이 장착되기 전의 회로판의 전방 및 후방 사시도이다. 본판(1)에는 배선 패턴이 미리 인쇄되어 있다. 제1도에 도시한 바와 같은 관통 구멍(16)은 상기 본판(1)의 둘레부분에 형성되어 있다. 본판의 전면위에 형성된 제2A도의 패턴(11)들의 각각의 배선 패턴(17)은 대응하는 하나의 관통구멍(16)을 통해서, 본판의 후면위에 형성된 제2B도의 패턴(11)들의 해당 배선 패턴(19)에 전기적으로 연결되어 있다. 제2B도에 도시한 바와 같이, 본판(1)의 후면위에 형성된 각각의 배선 패턴(19)의 단부에는 구리 패턴의 아일랜드(18)가 형성되어 있으며, 땜납볼(14)은 제1도에 도시한 바와 같이 상기 아일랜드(18) 상에 형성되어 있다. 슬릿 관통부(13a 내지 13d)는 본판(1)의 LSI 칩 장착 영역(12) 둘레에서 상기 본판(1)을 통과하여 형성되어 있다.
제2c도에 도시한 바와 같이, 본판(1)상에 장착된 LSI 칩(2)의 전기적 접촉을 위해서, LSI 칩의 각각의 터미널 또는 본딩 패드는 예를 들면 본딩 와이어(3)에 의해서 본판(1)의 전면위의 각각의 배선 패턴(17)의 단부에 접속되어 있다.
제1도에 도시한 바와 같이, 칩(2)의 터미널(본딩 패드)은 본딩 와이어(3), 전면상의 배선 패턴(17), 관통 구멍(16), 후면상의 배선 패턴(19)을 거쳐 땜납 볼(14) 또는 아일랜드(18)에 전기적으로 접속되어 있다. 땜납 볼(14)을 형성하는 레지스트 층(22)은 아일랜드(18)를 노출시킨 상태로 후면에 형성되어 있다. 장착된 LSI 칩(2)은 전면 밀봉 수지층(4)에 의해 밀봉되어 있다. 후면 밀봉 수지층(5)은 전면 밀봉 수지층(4)에 일치하는 위치에서 본판(1)의 후면위에 주조되어 있다.
제2d도는 수지 주조의 과정을 개략적으로 도시한 도면이다. LSI 칩(2)이 장착되어 있는 판(1)은 상부 주형(23a)과 하부 주형(23b) 사이에 배치되어 있다. 에폭시 수지 등의 수지는 수지주입구(31)로부터 주입되며, 공기는 공기 배출구(32)로부터 빼내어진다. 전면 및 후면 밀봉 수지층(4,5)의 크기 및 두께는 대체로 같다. 대체로 같음이라고 표현되는 것은 본판에 응력을 가하는 관점에서의 실질적 동등함을 의미한다. 예를 들면, 응력 및/또는 크기의 10% 차이는 대체로 같음의 범주에 포함된다. 전면 및 후면 밀봉 수지층(4,5)은 관통부(13a 내지 13d)를 통해 통합되어 있다. 관통부(13a 내지 13d) 내의 수지층(Ma, Mb)은 전면 및 후면 밀봉 수지층(4,5)을 통합시키는 앵커로 작용한다.
대체로 같은 두께를 가지는 전면 및 후면 밀봉 수지층(4,5)은 본판(1)의 칩 장착 영역 및 수지층(4,5)에서의 응력의 밸런스를 유지시키며, LSI 칩 장착 영역내로 수분이 침투하는 것을 방지한다. 또한, 수분침투 방지효과와, 관통부(13a 내지 13d)에서의 수지층(M)을 통한 전면 및 후면 밀봉 수지층(4,5)의 통합효과로 인해서, 수지층이 벗겨지는 것도 방지된다.
제3a도 내지 제3c도는 본 발명의 또 다른 실시예를 도시한 도면이다. 제1도 내지 제2D도에 실시예에서와 유사한 부분은 같은 참고부호로 나타내었으며, 설명은 생략한다.
본 실시예에서는 본판(1)에 히트 싱크(6)가 추가로 구비되어 있다. 히트 싱크(6)는 열전도성이 높은 세라믹 또는 금속으로 되어 있다. 본판(1)은 그 내부에 LSI 칩 장착용 구멍이 미리 형성되어 있다. 제3B도는 조립되기 전의 본판(1) 및 히트 싱크(6)를 도시한 도면이다. 제3C도에 도시한 바와 같이, 히트 싱크(6)는 LSI 칩 장착용 구멍(15)을 폐쇄한 상태로 본판(1)의 후면에 배치된다. 바람직하게, 히트 싱크(6)는 예를 들면 접착제에 의해서 본판(1)에 고정적으로 부착된다. LSI 칩(2)은 히트 싱크(6)의 표면에 장착된다. 히트 싱크(6)는 내부의 LSI 칩 장착 영역 부근에 미리 형성되어 있는 관통부(61a 내지 61d)를 가지고 있다. 제1실시예와 유사하게, 장착된 LSI 칩(2)을 밀봉시키기 위해서 전면 밀봉 수지층(4) 및 대응하는 후면 밀봉 수지층(5)이 형성되어 있다. 상기 층(4,5)들은 수지층(M)에 의해 관통부(61a 내지 61d)에서 합쳐져 있다. 이들 층(4,5)은 대체로 같은 크기 및 두께인 것이 바람직하다.
본 실시예에서도 제1실시예에서와 유사한 효과를 얻을 수 있다. 본 실시예에서, 본판(1)의 두께가 칩(2)의 두께와 같거나 더 크면, 장착된 LSI 칩(2)의 표면은 본판(1)의 전면과 동일 평면이거나 더 낮은 평면이 된다. 그러므로, 후면 밀봉 수지층(5)뿐만 아니라 전면 밀봉 수지층(4)을 제1실시예에서보다 더 얇게 만들 수 있으며, 장치의 전체 두께를 작게 할 수 있다.
제4a도 및 제4b도는 본 발명의 또다른 실시예를 도시한 도면이다. 본 실시예에서, LSI 칩(2,7)은 각각 본판(1)의 전면 및 후면위에 장착되어 있다. LSI 칩(2,7)을 밀봉시키기 위해서 전면 밀봉 수지층(4) 및 후면 밀봉 수지층(5)이 형성되어 있다. 본 실시예에서는 본판(1)이 LSI 칩(2,7)들에 대한 배선 패턴을 가질 필요가 있으므로, 제4B도에 도시한 바와 같이 다층구조의 본판(1)을 이용하는 것이 바람직하다. 이 본판(1)은 3층 전연쉬이트(25a,25b,25c), 층간 배선 패턴(28a,28b), 전면 배선패턴(26), 후면 배선패턴(27), 바이어 구멍내의 배선층(29a,29b,29c)을 포함하고 있다. 본 실시예에서는 전면 및 후면의 대칭성이 개선되었으므로, 신뢰도가 더욱 보장된다.
제5도는 본 발명의 또다른 실시예를 도시한 도면이다. 본 실시예에서는 다른 실시예에서처럼 본판의 LSI 칩 장착 영역 부근에서 주조 수지를 일체화시키는 관통부가 형성되어 있지 않다. 나머지 점들은 제1도에 도시한 제1실시예에서와 유사하다. 전면 밀봉 수지층(4) 및 후면 밀봉 수지층(5)이 직접 연결되어 있지 않을 뿐만 아니라 다른 실시예들에 비해서 역학적으로 장치가 다소 약하긴 하나, 보드의 왜곡 방지 효과 및 수분침투 방지 효과는 충분히 보장될 수 있다.
다음에는 제6도 내지 제8도를 참고하여 본 발명의 반도체 장치를 납땜-장착시키는 보기들을 설명한다.
제6도는 내부에 주조 LSI 칩 장착용 구멍(9)이 미리 형성되어 있는 장착 보드(8)를 이용하여 납땜-장착시킨 보기를 도시한 도면이다. 후면 밀봉 수지층(5)은 이 구멍(9) 내에 삽입되어 있다. 장착 보드(8) 및 후면 밀봉 수지층(5)의 저면은 비교적 고르기 때문에, 다른 부품과 조립시키는 작업이 어렵지 않다.
제7도는 베이스 장착 보드(8)에 구멍을 형성하지 않고 중간 장착보드(10)를 이용하여 납땜-장착시킨 보기를 도시한 도면이다. 본판(1)의 후면위의 땜납 볼(14)은 상기 중간 장착보드(10)에 접속되어 있다.
제8도는 제6도에서와는 달리 장착 보드(8)에 LSI 칩 장착용 구멍(9)을 형성하지 않은 납땜-장착의 보기이며, 또한 제7도에서와 달리 중간 장착보드(10)를 이용하지도 않은 납땜-장착의 보기를 도시한 도면이다. 예를 들면, 후면 밀봉 수지층(5)이 충분히 얇은 제8도의 실시예에서처럼 후면 밀봉 수지층(5)의 두께가 땜납 볼의 두께보다 작으면, 이러한 장착이 가능하다.
몇몇 바람직한 실시예와 관련시켜 본 발명을 설명하였으나, 본 발명은 이에만 한정되는 것은 아니며, 청구범위를 이탈하지 않는 한도내에서 여러 변형 및 수정이 가능함은 물론이다.

Claims (20)

  1. 다수의 배선 패턴을 가진 보드와; 상기 보드의 전면위에 장착되어 있는 LSI 칩과; 상기 보드의 상기 전면위에 장착된 상기 LSI 칩과; 상기 보드의 상기 전면위에 장착된 상기 LSI 칩을 밀봉시키는 전면 밀봉 수지층과; 상기 전면 밀봉 수지층에 대응하는 위치에서 상기 보드의 후면을 밀봉시키는 후면 밀봉 수지층으로 구성되고, 상기 후면 밀봉 수지층은 그 크기 및 두께가 상기 전면 밀봉 수지층의 크기와 대체로 같은 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 상기 보드내의 상기 LSI 칩의 장착 영역 부근에는 관통부가 형성되어 있고, 상기 전면 밀봉 수지층 및 상기 후면 밀봉 수지층은 상기 관통부를 통해서 일체화되어 있는 것을 특징으로 하는 반도체 장치.
  3. 제2항에 있어서, 상기 보드의 주변에 형성되어 있는 관통 구멍과; 상기 보드의 후면위에 형성된 상기 배선패턴위에 형성되어 있는 땜납 볼을 추가로 포함하고, 상기 다수의 배선 패턴은 상기 관통 구멍을 거쳐서 상기 전면으로부터 상기 후면까지 연장되어 있으며, 상기 땜납 볼은 상기 후면 밀봉 수지층의 외부에 형성되어 있는 것을 특징으로 하는 반도체 장치.
  4. 제3항에 있어서, 상기 배선 패턴은 상기 보드 상에서 상기 관통부의 외부에 형성되어 있는 것을 특징으로 하는 반도체 장치.
  5. 제4항에 있어서, 상기 전면위의 상기 배선 패턴의 단부와 상기 LSI 칩을 전기적으로 접속시키는 본딩 와이어를 추가로 포함하고, 상기 본딩 와이어는 상기 전면 밀봉 수지층에 의해 밀봉되어 있는 것을 특징으로 하는 반도체 장치.
  6. 제3항에 있어서, 상기 다수의 배선패턴은 상기 관통 구멍을 거쳐서 상기 보드의 상기 전면으로부터 상기 후면까지 연속적으로 연장되어 있는 것을 특징으로 하는 반도체 장치.
  7. 제6항에 있어서, 상기 보드는 다층 구조의 보드인 것을 특징으로 하는 반도체 장치.
  8. 제7항에 있어서, 상기 보드의 상기 후면위에 장착되는 또다른 LSI 칩을 추가로 포함하는 것을 특징으로 하는 반도체 장치.
  9. 제2항에 있어서, 상기 보드 및 상기 LSI 칩은 사각형 형상이고, 상기 관통부는 상기 LSI 칩의 측면을 따라 형성된 4개의 가늘고 긴 형상의 슬릿 구멍인 것을 특징으로 하는 반도체 장치.
  10. 제9항에 있어서, 상기 배선 패턴은 4세트의 배선 패턴을 포함하며, 상기 각 세트의 배선 패턴은 상기 보드상에서 상기 관통부의 외부 영역 및 상기 보드의 대응 측면의 내부 영역에 형성되어 있는 것을 특징으로 하는 반도체 장치.
  11. LSI 칩 장착용 구멍 및 다수의 배선 패턴을 가진 보드와; 상기 보드의 후면위에 배치되어 있으면서, 상기 LSI 칩 장착용 구멍을 폐쇄시키는 히트 싱크와; 상기 보드의 상기 LSI 칩 장착용 구멍에서의 상기 히트 싱크위에 장착되어 있는 LSI 칩 및 상기 보드의 전면을 밀봉시키는 전면 밀봉 수지층과; 상기 히트 싱크가 배치되어 있는 영역에서 상기 보드의 후면을 밀봉시키는 후면 밀봉 수지층으로 구성된 것을 특징으로 하는 반도체 장치.
  12. 제11항에 있어서, 상기 히트 싱크의 LSI 칩 장착 영역의 부근에는 관통부가 형성되어 있으며, 상기 전면 밀봉 수지층 및 상기 후면 밀봉 수지층은 상기 관통부를 통해 일체화되어 있는 것을 특징으로 하는 반도체 장치.
  13. 제12항에 있어서, 상기 보드의 주변에 있는 관통 구멍과; 상기 보드의 상기 후면위에 형성되어 있는 상기 배선 패턴위에 형성된 땜납볼을 추가로 포함하고, 상기 다수의 배선 패턴은 상기 관통 구멍을 통해서 상기 전면으로부터 상기 후면까지 연장되어 있으며, 상기 땜납 볼은 상기 후면 밀봉 수지층의 외부 영역에 형성되어 있는 것을 특징으로 하는 반도체 장치.
  14. 제12항에 있어서, 상기 히트 싱크는 상기 보드에 부착되어 있는 것을 특징으로 하는 반도체 장치.
  15. 제13항에 있어서, 상기 전면위의 상기 배선 패턴의 단부와 상기 LSI 칩을 전기적으로 접속시키는 본딩 와이어를 추가로 포함하고, 상기 본딩 와이어는 상기 전면 밀봉 수지층에 의해 밀봉되는 것을 특징으로 하는 반도체 장치.
  16. 제13항에 있어서, 상기 다수의 배선패턴은 상기 관통 구멍을 통해서 상기 전면으로부터 상기 후면까지 연속적으로 연장되어 있는 것을 특징으로 하는 반도체 장치.
  17. 제16항에 있어서, 상기 보드는 다층 구조의 보드인 것을 특징으로 하는 반도체 장치.
  18. 제17항에 있어서, 상기 보드의 상기 후면상에 장착되는 또다른 LSI 칩을 추가로 포함하는 것을 특징으로 하는 반도체 장치.
  19. 제12항에 있어서, 상기 보드, 상기 LSI 칩 장착용 구멍 및 상기 LSI 칩은 사각형 형상이고, 상기 관통부는 상기 LSI 칩의 측면을 따라 형성된 4개의 가늘고 긴 형상의 슬릿 구멍인 것을 특징으로 하는 반도체 장치.
  20. 제12항에 있어서, 상기 LSI 칩의 두께는 상기 보드의 두께와 같거나, 또는 더 얇은 것을 특징으로 하는 반도체 장치.
KR1019950028620A 1994-09-01 1995-09-01 볼 그리드 어레이 타입의 반도체 장치 KR0185607B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP94-232414 1994-09-01
JP23241494A JP3424344B2 (ja) 1994-09-01 1994-09-01 半導体装置

Publications (2)

Publication Number Publication Date
KR960012441A KR960012441A (ko) 1996-04-20
KR0185607B1 true KR0185607B1 (ko) 1999-03-20

Family

ID=16938885

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950028620A KR0185607B1 (ko) 1994-09-01 1995-09-01 볼 그리드 어레이 타입의 반도체 장치

Country Status (3)

Country Link
US (1) US5596227A (ko)
JP (1) JP3424344B2 (ko)
KR (1) KR0185607B1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5760465A (en) * 1996-02-01 1998-06-02 International Business Machines Corporation Electronic package with strain relief means
US6472252B2 (en) * 1997-07-23 2002-10-29 Micron Technology, Inc. Methods for ball grid array (BGA) encapsulation mold
US5923959A (en) * 1997-07-23 1999-07-13 Micron Technology, Inc. Ball grid array (BGA) encapsulation mold
US6297078B1 (en) * 1997-12-31 2001-10-02 Intel Corporation Integrated circuit package with bond wires at the corners of an integrated circuit
US6084297A (en) 1998-09-03 2000-07-04 Micron Technology, Inc. Cavity ball grid array apparatus
KR20080031522A (ko) * 2000-02-25 2008-04-08 이비덴 가부시키가이샤 다층프린트배선판 및 다층프린트배선판의 제조방법
US7247932B1 (en) 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor
CN1901181B (zh) 2000-09-25 2012-09-05 揖斐电株式会社 半导体元件及其制造方法、多层印刷布线板及其制造方法
US6613606B1 (en) * 2001-09-17 2003-09-02 Magic Corporation Structure of high performance combo chip and processing method
JP2003229443A (ja) * 2002-02-01 2003-08-15 Hitachi Ltd 半導体装置およびその製造方法
US6734039B2 (en) 2002-09-06 2004-05-11 Advanpack Solutions Pte Ltd. Semiconductor chip grid array package design and method of manufacture
JP4031748B2 (ja) * 2003-10-06 2008-01-09 ローム株式会社 半導体レーザ
JP2008016630A (ja) * 2006-07-06 2008-01-24 Matsushita Electric Ind Co Ltd プリント配線板およびその製造方法
DE102008011187A1 (de) * 2007-04-18 2008-10-30 Korea Advanced Institute Of Science & Technology Textile Halbleiter-Baugruppe und Verfahren zur Montage und zur Fertigung der Baugruppe
JP6610460B2 (ja) * 2016-07-26 2019-11-27 株式会社デンソー 電子装置、及び、電子装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0476945A (ja) * 1990-07-19 1992-03-11 Ibiden Co Ltd 電子部品搭載用基板
JP2723195B2 (ja) * 1990-12-14 1998-03-09 松下電工株式会社 半導体パッケージ
US5285352A (en) * 1992-07-15 1994-02-08 Motorola, Inc. Pad array semiconductor device with thermal conductor and process for making the same
JPH06283650A (ja) * 1993-03-26 1994-10-07 Ibiden Co Ltd 半導体装置

Also Published As

Publication number Publication date
JP3424344B2 (ja) 2003-07-07
JPH0878565A (ja) 1996-03-22
US5596227A (en) 1997-01-21
KR960012441A (ko) 1996-04-20

Similar Documents

Publication Publication Date Title
KR0185607B1 (ko) 볼 그리드 어레이 타입의 반도체 장치
KR0134902B1 (ko) 칩 캐리어 패키지 및 집적 회로 패키지
US5835355A (en) Tape ball grid array package with perforated metal stiffener
US6607942B1 (en) Method of fabricating as grooved heat spreader for stress reduction in an IC package
US7285446B2 (en) Mounting structure of semiconductor chip, semiconductor device and method of making the semiconductor device
US5563443A (en) Packaged semiconductor device utilizing leadframe attached on a semiconductor chip
KR930022534A (ko) 열 강화 반도체 장치 및 그 제조 방법
KR930011178A (ko) 반도체 패키지
JPH01270253A (ja) 電子パツケージ
KR930024140A (ko) 반도체장치 및 그 제조방법
US6847102B2 (en) Low profile semiconductor device having improved heat dissipation
US5982026A (en) Inexpensive resin molded semiconductor device
US6504245B1 (en) Semiconductor device
KR100246360B1 (ko) 마이크로 비지에이 패키지
JP3684517B2 (ja) 半導体装置
JPS60254646A (ja) 半導体装置
JP2662991B2 (ja) 混成集積回路パッケージ
JPS63174344A (ja) ピングリツドアレイ
KR19990025075A (ko) 피지에이 패키지
KR950005456B1 (ko) 수지봉지형 반도체장치
KR940006578B1 (ko) 반도체 패케이지 및 그 제조방법
JP2784209B2 (ja) 半導体装置
JP2669388B2 (ja) テープキャリア方式半導体装置
JP2805246B2 (ja) 電子部品搭載用基板
JPH10135372A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101208

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee