KR19990025075A - 피지에이 패키지 - Google Patents

피지에이 패키지 Download PDF

Info

Publication number
KR19990025075A
KR19990025075A KR1019970046535A KR19970046535A KR19990025075A KR 19990025075 A KR19990025075 A KR 19990025075A KR 1019970046535 A KR1019970046535 A KR 1019970046535A KR 19970046535 A KR19970046535 A KR 19970046535A KR 19990025075 A KR19990025075 A KR 19990025075A
Authority
KR
South Korea
Prior art keywords
circuit board
fiji
package
pattern
semiconductor chip
Prior art date
Application number
KR1019970046535A
Other languages
English (en)
Other versions
KR100479913B1 (ko
Inventor
조영래
Original Assignee
이해규
삼성항공산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이해규, 삼성항공산업 주식회사 filed Critical 이해규
Priority to KR1019970046535A priority Critical patent/KR100479913B1/ko
Publication of KR19990025075A publication Critical patent/KR19990025075A/ko
Application granted granted Critical
Publication of KR100479913B1 publication Critical patent/KR100479913B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/021—Components thermally connected to metal substrates or heat-sinks by insert mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

피지에이 패키지를 개시한다.
개시된 피지에이 패키지는, 반도체 칩이 장착되며 그 일면에 패턴층이 형성된 회로 기판과; 상기 회로 기판에 관통되며, 일측 단부가 상기 패턴층과 전기적으로 연결되고, 타측 단부가 돌출되게 설치된 패턴 핀과; 상기 패턴층을 절연시키는 제 1 절연부재와; 상기 절연부재의 상면에 장착되는 제 1 방열부재;를 포함하는 것을 그 특징으로 한다.
이는 피지에이 패키지의 회로 기판에서 발생되는 고열을 효과적으로 방출시킬 수 있는 이점을 가진다.

Description

피지에이 패키지
본 발명은 피지에이 패키지에 관한 것으로서, 보다 상세하게는 열 방출 효과를 증대시킨 피지에이 패키지에 관한 것이다.
통상적으로 반도체 패키지(Package)라 함은, 반도체 칩(Chip) 장착부가 마련된 회로 기판(PCB) 상에 상기 반도체 칩이 장착되고 상기 반도체 칩이 장착된 회로 기판의 반대 면으로 타 회로 기판과 전기적으로 연결될 수 있는 연결 수단이 구비되어 있는 상태에서 상기 반도체 칩을 몰딩재로 일체화시켜 된 것이다.
상기와 같은 반도체 패키지의 일종인 피지에이(PGA : Pin Grid Array) 패키지용 회로 기판은 유리섬유를 첨가하여 그 소재를 보강시킨 열 경화성 수지 복합재(Glass Fiber Reinforced Thermosetting Composite)와 구리박막을 이용해서 샌드위치(Sandwich)형태로 적층시킨 후 표면을 솔더 마스크(Solder Mask)용 고분자 수지로 막을 입힌 형태이다.
이러한 형태의 회로 기판 상에 접착제를 도포하고 상기 접착제 상에 반도체 칩을 장착하고 상기 반도체 상에 몰딩재를 도포 하여 캡슐화(Encapsulation) 한다.
그리고 상기 몰딩재가 도포된 반대면의 회로 기판 상에는 반도체 칩을 중심으로 방열판을 부착하여 상기 회로 기판에서 발생되는 고열을 방출시킨다. 그러나 이러한 일측에 설치된 방열판으로는 회로 기판에서 방출되는 고열을 효과적으로 방열시킬 수 없다.
도 1에는 피지에이(PGA)용 회로 기판을 구비한 종래의 피지에이 패키지의 개략적인 단면도가 도시되어 있다.
도면을 참조하면, 종래의 일반적인 피지에이 패키지(10)는, 반도체 칩(11)이 장착될 수 있도록 소정의 개구부(12a)가 마련된 곳에 상기 반도체 칩(11)이 장착된 회로 기판(12)과, 상기 반도체 칩(11)과 상기 회로 기판(12)의 하측으로 계단의 형태로 형성된 패턴층과 전기적으로 와이어 본딩되어 연결된 본딩 와이어(13)와, 상기 회로 기판(12) 저면의 개구부(12a) 입구를 폐쇄하면서 상기 반도체 칩을 보호하는 메탈 리드(Metal Lid)(14)와, 상기 반도체 칩(11)을 중심으로 상기 반도체 칩(11)에 부착된 방열판(15)과, 상기 회로 기판(12)에 설치된 패턴 핀(16)이 구비되어 이루어진다.
이와 같은 피지에이용 회로 기판이 채용된 피지에이 패키지(10)는 통상적으로 대용량에 이용되며, 따라서 고열이 발생된다. 따라서 상기 회로 기판(12)의 소재는 세라믹으로 제조되었으며, 상기 개구부(12a) 내의 계단의 형태로 형성된 패턴층은 본딩 와이어(13)와 전기적으로 연결되며, 하나의 패턴층을 이룬다. 그리고 상기 피지에이 패키지(10)는 고열이 방출되므로 상기 개구부(12a) 저면에 메탈 리드(14)를 방열판 형태로 설치된다. 또, 상기 회로 기판(12)의 저면에 돌출된 패턴 핀(16)은 도면에 도시되지 않은 타 회로 기판과 전기적으로 연결되는 연결핀이다.
도 2에는 다른 소재를 갖는 피지에이(PGA)용 회로 기판을 구비한 종래의 피지에이 패키지의 개략적인 단면도가 도시되어 있다.
도면을 참조하면, 도 1 및 도 2에서 동일한 참조부호는 동일한 부재를 나타낸 것이며, 그 구성이 유사하며, 따라서 간단히 그 특징부만을 설명하기로 한다.
이 피지에이 패키지(20)는 도 1의 피지에이 패키지(10)에 비하여 그 용량이 작은 것이며, 따라서 회로 기판(22)의 소재를 플라스틱으로 대체되었으며, 상기 반도체 칩(11) 및 본딩 와이어(13)가 회로 기판의 저면으로 액상의 에폭시 몰딩재(24)로 몰딩되었다.
그런데, 이러한 회로 기판(12, 22)의 상면 및 하면에 부분적으로 설치된 방열판으로는 상기 반도체 칩(11) 및 회로 기판(12, 22)에서 발생되는 고열을 방출하기 어려우며, 상기 회로 기판(12, 22)에서 발생되는 고열을 방출시키지 못하면, 상기 반도체 칩(11), 회로 기판(12, 22) 및 기타 부품이 타는(Burning) 치명적인 문제점을 발생시킨다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로서, 회로 기판에서 발생되는 고열을 효과적으로 방출되도록 한 피지에이 패키지를 제공하는데 그 목적이 있다.
도 1 내지 도 2는 종래의 기술에 따른 피지에이 패키지를 개략적으로 도시한 단면도,
도 3 내지 도 4는 본 발명에 따른 피지에이 패키지를 개략적으로 도시한 단면도,
도 5는 도 3 내지 도 4에서 피지에이 패키지의 제 2 방열판의 개략적으로 도시한 사시도이다.
도면의 주요부분에 대한 부호의 설명
31, 41...반도체 칩 32...회로 기판
33...본딩 와이어 34...패턴 핀
35...접착제 36...제 1 방열판
37...제 2 방열판 37a...삽입홀
37b...에폭시 몰딩재 38...방열링
상기와 같은 목적을 달성하기 위해 본 발명은, 반도체 칩이 장착되며 그 일면에 패턴층이 형성된 회로 기판과; 상기 회로 기판에 관통되며, 일측 단부가 상기 패턴층과 전기적으로 연결되고, 타측 단부가 돌출되게 설치된 패턴 핀과; 상기 패턴층이 절연되게 하는 제 1 절연부재와; 상기 절연부재의 상면에 장착되는 제 1 방열부재;를 포함하는 것을 그 특징으로 한다.
본 발명에 있어서, 상기 제 1 절연부재는, 절연 접착제를 포함하며, 상기 패턴핀이 관통되도록 삽입홈이 구비되며, 상기 삽입홈은 제 2 절연부재로 절연되어 상기 패턴 핀에 부착되는 제 2 방열부재를 더 포함하며, 상기 회로 기판의 측면 및 상기 제 1, 2방열부재를 감싸며 설치되는 방열링을 더 포함하며, 상기 제 2 절연부재는, 합성수지이며, 상시 합성수지는 에폭시로 이루어지는 것이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 피지에이 패키지를 상세히 설명하기로 한다.
도 3에는 본 발명에 따른 피지에이 패키지의 단면도가 개략적으로 도시되어 있다.
도면을 참조하면, 본 발명에 따른 피지에이 패키지(30)는, 반도체 칩(31)이 장착될 수 있도록 소정의 개구부(32a)가 마련된 곳에 상기 반도체 칩(31)이 장착된 회로 기판(32)과, 상기 반도체 칩(31)과 상기 회로 기판(32)의 하측으로 계단의 형태로 형성된 패턴층(32c)과 전기적으로 와이어 본딩되어 연결된 본딩 와이어(33)와, 상기 회로 기판(32)의 상측에 고정되어 하측으로 관통되며 설치된 패턴 핀(34)과, 상기 패턴 핀(34)이 고정된 회로 기판(32)의 상면에 설치된 절열부재(35)와, 상기 절연부재(35)의 상측으로 설치되는 제 1 방열판(36)이 구비되어 이루어진다.
그리고 상기 패턴 핀(34)이 돌출된 회로 기판(32)의 하측으로 상기 패턴 핀(34)이 관통되도록 삽입홈(37a)이 구비된 제 2 방열판(37)이 설치된다. 상기 패턴 핀(34)이 상기 제 2 방열판(37)에 관통되면서 삽입홈(37a)과의 절연을 위해 상기 삽입홈(37a) 내측벽에는 합성수지가 삽입된다. 상기 합성수지는 통상적으로 에폭시(Epoxy) 몰딩재(37b)가 이용된다. 그리고 상기 에폭시 몰딩재(37) 중심부에 상기 패턴핀(34)이 관통될 수 있도록 핀홀(37c)이 형성된다. 또, 상기 회로 기판의 에지(Edge)부(32b) 즉, 상기 회로 기판(32)의 두께 부분의 가장자리에 방열링(38)이 설치된다.
상기 반도체 칩(31)은 도 3에 도시된 바와 같이 개구부(32a)가 구비된 회로 기판(32)에서 거꾸로 누운 상태로 장착되었으며, 따라서 상기 본딩 와이어(33)가 거꾸로 된 계단의 형태로 이룬 패턴층(32c)에 와이어 본딩되게 장착되었다. 이러한 장착 상태를 캐버티-다운 타입(Cavity-Down Type)이라 한다. 상기 회로 기판(32)은 합성수지를 압착해서 제조하며, 대체로 비티 에폭시(BT-Epoxy)가 많이 사용되어진다.
상기 제 2 방열판(37)으로부터 돌출된 패턴 핀(34)은 도면에 도시되지 않은 또 다른 회로 기판에 전기적으로 연결된다. 상기 절열부재(35)는 상기 회로 기판(32)에 상기 제 1 방열판(36)이 밀착되어 설치될 수 있도록 절연이 되는 접착제가 되는 것이 바람직하다. 이러한 접착제는 견고하고 빈틈없이 상기 회로 기판(32) 상에 접착 되어야한다. 그 이유는 상기 회로 기판(32) 상의 패턴 핀(34)의 돌출부 또는 다른 패턴층과 금속부재인 상기 제 1 방열판(36)과 절연되어야 하기 때문이며, 정확하게 절연되지 못하면, 쇼트의 위험성이 있기 때문이다.
상기 제 1 및 제 2 방열판(36, 37)은 가능한 한 상기 회로 기판(32)의 전 영역에 설치되어야 방열 효과를 최대로 할 수 있으며, 즉 상기 제 1, 2 방열판(36, 37)이 설치 가능한 한 최대가 되는 것이 바람직하다. 그리고 상기 회로 기판(32)의 사방으로 일종의 방열판인 방열링(38)이 설치되며, 상기 방열링(38)은 상기 제 1 및 제 2 방열판(36, 37)과 결합되어 제 1, 2 방열판(36, 37)을 튼튼하게 지지하여 주며, 열방출 효과를 증대시킨다.
그리고 도 4에 도시된 바와 같이 피지에이 패키지(40)의 반도체 칩(41)은 개구부(42a)가 구비된 회로 기판(42)에서 바른 상태로 장착되었으며, 따라서 상기 본딩 와이어(43)가 계단의 형태로 이룬 패턴층(42c)에 와이어 본딩되게 장착되었다. 이와 같이 도 3과 반대로 반도체 칩(41)장착된 상태를 캐버티-업 타입(Cavity-Up Type)이라 한다. 이는 상기 반도체 칩(41)의 장착 형태와는 관계 없이 상기 제 1, 및 제 2 방열판(36, 37)과 방열링(38)이 설치될 수 있다.
특히, 도 5에 도시된 바와 같이 상기 제 2 방열판의 제작방법을 상술하면 다음과 같다.
우선, 상기 회로 기판(32, 42)의 저면에 장착될 수 있을 정도의 면적으로 그 소재를 절단하고, 상기 회로 패턴 핀(34)의 위치와 대응될 수 있도록 하는 곳에 상기 패턴 핀(34) 보다 크게 드릴링 작업을 하여 삽입홈(37a)을 성형한다. 이렇게 성형된 삽입홈(37a) 내부를 합성수지인 에폭시 몰딩재(37b)로 채워 경화시킨 후, 다시 상기 패턴 핀이 삽입될 수 있도록 패턴 핀 보다 조금 크거나 동일하게 에폭시 몰딩재(37b)로 채워진 면을 드릴링 작업하여 패턴핀(37c)을 형성시킨다. 상기 에폭시 몰딩재(37b)는 패턴 핀(34)과 상기 제 2 방열판(37)과 서로 절연되게 하는 것이다.
상술한 바와 같이 구성된 본 발명에 따른 피지에이 패키지(30, 40)는 상기 회로 기판(32, 42)의 전 영역 즉, 상기 회로기판(32, 42)의 전, 후면 및 에지부(32b, 42b)에 방열판이 설치되므로 서 특히, 피지에이 패키지는 고열이 발생되므로 이에 대하여 효과적으로 열방출을 시킬 수 있다.
상술한 바와 같이 본 발명에 따른 피지에이 패키지는 다음과 같은 효과를 가진다.
피지에이 패키지의 회로 기판의 모든 면에 대하여 방열판 설치가 가능한 구조로 만들어 상기 반도체 칩이 장착되는 피지에이 패키지로부터 발생되는 고열을 효과적으로 방출시킬 수 있다는 이점이 있다.
본 고안은 첨부된 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 수 있을 것이다.

Claims (6)

  1. 반도체 칩이 장착되며 그 일면에 패턴층이 형성된 회로 기판과;
    상기 회로 기판에 관통되며, 일측 단부가 상기 패턴층과 전기적으로 연결되고, 타측 단부가 돌출 되게 설치된 패턴 핀과;
    상기 패턴층을 절연시키는 제 1 절연부재와;
    상기 절연부재의 상면에 장착되는 제 1 방열부재;를 포함하는 것을 특징으로 하는 피지에이 패키지.
  2. 제 1 항에 있어서,
    상기 제 1 절연부재는, 절연 접착제를 포함하는 것을 특징으로 하는 피지에이 패키지.
  3. 제 1 항에 있어서,
    상기 패턴 핀이 관통되도록 삽입홈이 구비되며, 상기 삽입홈은 제 2 절연부재로 절연되어 상기 패턴 핀에 부착되는 제 2 방열부재를 더 포함하는 것을 특징으로 하는 피지에이 패키지.
  4. 제 3 항에 있어서,
    상기 회로 기판 및 상기 제 1, 2 방열부재를 감싸며 설치되는 방열링을 더 포함하는 것을 특징으로 하는 피지에이 패키지.
  5. 제 4 항에 있어서,
    상기 제 2 절연부재는, 합성수지를 포함하는 것을 특징으로 하는 피지에이 패키지.
  6. 제 4 항에 있어서,
    상기 합성수지는, 에폭시로 이루어진 것을 특징으로 하는 피지에이 패키지.
KR1019970046535A 1997-09-10 1997-09-10 피지에이패키지 KR100479913B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970046535A KR100479913B1 (ko) 1997-09-10 1997-09-10 피지에이패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970046535A KR100479913B1 (ko) 1997-09-10 1997-09-10 피지에이패키지

Publications (2)

Publication Number Publication Date
KR19990025075A true KR19990025075A (ko) 1999-04-06
KR100479913B1 KR100479913B1 (ko) 2005-06-16

Family

ID=37303014

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970046535A KR100479913B1 (ko) 1997-09-10 1997-09-10 피지에이패키지

Country Status (1)

Country Link
KR (1) KR100479913B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7309916B2 (en) 2004-07-14 2007-12-18 Samsung Electronics Co., Ltd. Semiconductor package and method for its manufacture
US7375426B2 (en) 2004-07-14 2008-05-20 Samsung Electronics Co., Ltd. Semiconductor package
CN111584477A (zh) * 2019-02-15 2020-08-25 富士电机株式会社 半导体模块和半导体模块的制造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102657431B1 (ko) 2022-09-14 2024-04-16 임석대 접이식 매트

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61177760A (ja) * 1985-02-04 1986-08-09 Hitachi Micro Comput Eng Ltd ピングリツドアレイ型半導体装置及びその製造方法
JPS62188249A (ja) * 1986-02-13 1987-08-17 Shinko Electric Ind Co Ltd Ｐｇａパツケ−ジ
EP0268181B1 (en) * 1986-11-15 1992-07-29 Matsushita Electric Works, Ltd. Plastic molded pin grid chip carrier package
JPH0287655A (ja) * 1988-09-26 1990-03-28 Nec Corp 半導体装置
US5103292A (en) * 1989-11-29 1992-04-07 Olin Corporation Metal pin grid array package
JPH04284655A (ja) * 1991-03-13 1992-10-09 Hitachi Ltd 半導体集積回路装置
JPH05243418A (ja) * 1992-02-27 1993-09-21 Nec Corp プラスチックｐｇａ型半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7309916B2 (en) 2004-07-14 2007-12-18 Samsung Electronics Co., Ltd. Semiconductor package and method for its manufacture
US7375426B2 (en) 2004-07-14 2008-05-20 Samsung Electronics Co., Ltd. Semiconductor package
CN111584477A (zh) * 2019-02-15 2020-08-25 富士电机株式会社 半导体模块和半导体模块的制造方法

Also Published As

Publication number Publication date
KR100479913B1 (ko) 2005-06-16

Similar Documents

Publication Publication Date Title
US6246115B1 (en) Semiconductor package having a heat sink with an exposed surface
US6143590A (en) Multi-chip semiconductor device and method of producing the same
KR101141492B1 (ko) 복합 리드프레임 ｌｅｄ 패키지 및 그 제조 방법
US7656015B2 (en) Packaging substrate having heat-dissipating structure
KR100632459B1 (ko) 열방출형 반도체 패키지 및 그 제조방법
US7224058B2 (en) Integrated circuit package employing a heat-spreader member
US20030057534A1 (en) Semiconductor package
US20030206401A1 (en) BGA/LGA with built in heat slug/spreader
US6559537B1 (en) Ball grid array packages with thermally conductive containers
KR100602847B1 (ko) 방열판이 장착된 인쇄회로기판과 이 회로기판을 이용한발광다이오드 패캐지 및 그 제조방법
US6847102B2 (en) Low profile semiconductor device having improved heat dissipation
JP4334335B2 (ja) 混成集積回路装置の製造方法
KR100479913B1 (ko) 피지에이패키지
US20050161782A1 (en) Hybrid integrated circuit device and manufacturing method of the same
JPH04322452A (ja) 半導体装置、半導体素子収納容器および半導体装置の製造方法
US20010040300A1 (en) Semiconductor package with heat dissipation opening
US6057594A (en) High power dissipating tape ball grid array package
KR100618759B1 (ko) 하이브리드 모듈
JP2518994B2 (ja) 半導体装置
JP2004335493A (ja) 半導体装置の実装構造
KR101502669B1 (ko) 전력 모듈 패키지 및 그 제조방법
JP2504262Y2 (ja) 半導体モジュ―ル
JP2662991B2 (ja) 混成集積回路パッケージ
JP2686156B2 (ja) 熱放散型半導体パッケージ
KR100258854B1 (ko) 에리어 어레이형 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110223

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee