KR0166094B1 - 저 전하성 전자 비임 리도그래피 - Google Patents

저 전하성 전자 비임 리도그래피 Download PDF

Info

Publication number
KR0166094B1
KR0166094B1 KR1019930028973A KR930028973A KR0166094B1 KR 0166094 B1 KR0166094 B1 KR 0166094B1 KR 1019930028973 A KR1019930028973 A KR 1019930028973A KR 930028973 A KR930028973 A KR 930028973A KR 0166094 B1 KR0166094 B1 KR 0166094B1
Authority
KR
South Korea
Prior art keywords
layer
resist layer
thickness
conductive layer
resist
Prior art date
Application number
KR1019930028973A
Other languages
English (en)
Other versions
KR940016476A (ko
Inventor
죠셉 디 마르코 죤
피어래트 크리스토프
Original Assignee
디.아이.캐플란
아메리칸 텔리폰 앤드 텔레그라프 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 디.아이.캐플란, 아메리칸 텔리폰 앤드 텔레그라프 캄파니 filed Critical 디.아이.캐플란
Publication of KR940016476A publication Critical patent/KR940016476A/ko
Application granted granted Critical
Publication of KR0166094B1 publication Critical patent/KR0166094B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3174—Particle-beam lithography, e.g. electron beam lithography
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/38—Treatment before imagewise removal, e.g. prebaking
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S430/00—Radiation imagery chemistry: process, composition, or product thereof
    • Y10S430/143—Electron beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electron Beam Exposure (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

직접 기록 전자 비임은 레지스트층(11)과 궁극적으로는 위상 변위 마스크 기판 또는 반도체 집적 회로 웨이퍼에서와 같은 기초적인 소재(10)에서 형상을 한정하기 위해 사용된다. 상기 레지스트층은 소재의 상부 주요면상에 위치한다. 특별한 실시예에 있어서, 상기 레지스트층(11)은 폴리비닐알콜(PVA)의 보호층(12) 아래에 위치하며, 유기물 전도층과 같은 접지된 전도층(13)은 보호층(12)상에 위치한다. 조립체의 상부 주요면을 직접 기록 패턴화된 전자 비임에 노출시킨 후에, 다음과 같은 단계가 수행된다.
(1) 플라즈마 에칭은 PVA층 두께의 작은 일부분 뿐만 아니라 전도층 두께의 전부를 완전히 제거한다.
(2) 다음에, 상기 PVA층은 물에서 용해됨으로서 완전히 제거된다.
(3) 또 다른 플라즈마 에칭이 불필요한 잔유물을 포함하여 상기 레지스트층 두께의 적은 일부분을 제거한다.
(4) 상기 레지스트층이 현상된다.

Description

저 전하성 전자 비임 리도그래피
제1도 내지 제6도는 본 발명의 상세한 실시예에 따른 리도그래피 방법을 이행하기 위한 연속 단계를 도시한 단면 입면도.
* 도면의 주요부분에 대한 부호의 설명
10 : 소재(투명 기판) 10,5 : 크롬층
11 : 전자 비임 감광성 레지스트층 12 : 보호층
13 : 유기물 전기 전도층
[발명의 배경]
본 발명은 전하 비임 리도그래피, 특히, 직접 기록 전자 비임(direct-writing electron beam)리도그래피에 관한 것이다.
전하 비임 리도그래피는 강도가 시간에 따라 변하는 주사 전하 비임(즉, 규정된 최종 측방향 패턴을 갖는 공간 선택성 주사 비임)으로 레지스트층에 충격을 가하는 것을 필요로한다. 상기 전하 비임은 일반적으로 전자 비임(직접 기록 전자 비임)이다. 상기 레지스트층은 소재(작업물)상에 위치한다. 소재는 일반적으로 집적회로용으로 사용될 반도체 웨이퍼 또는 위상 변위 마스크용으로 사용될 투명 기판을 포함한다.
레지스트층은 충격을 받은 후 현상되어, 원하는 개구부 패턴이 전하 비임의 최종 측방향 패턴에 따라 레지스트층에 형성된다. 그후, 패턴화된 레지스트층은 패턴화된 마스크로서 패턴화된 레지스트층을 사용하여 소재에서의 형상을 한정하기 위하여, 특, 비임의 측방향 패턴에 따라 소재를 패턴화하기 위해 사용된다. 예를 들어, 소재로서 반도체 웨이퍼를 사용하면, 상기 패턴화된 레지스트층은 웨이퍼 안으로 주입 되거나 또는 웨이퍼와 반응하는 이온에 의해 충격을 받아서 웨이퍼에 오목(리세스) 영역을 형성하게 된다. 선택적으로, 상기 패턴화된 레지스트층은 집적회로를 금속화하기 위해 웨이퍼상에 패턴화된 금속층을 증착시키기 위한 패턴화된 마스크로서 사용된다. 투명기판(일반적으로 주요면들 중 하나에 불투명한 부위의 패턴화된 층을 갖는)을 사용하면, 상기 패턴화된 레지스트층은 투명기판의 두께 부위나 또는 불투명한 기판의 두께 부위나 또는 그 둘다 즉, 소재의 부위를 공간적으로 선택하여 제거하기 위한 패턴화된 마스크로서 사용된다. 또한, 상기 패턴화된 레지스트층은 반도체 웨이퍼나 또는 투명기판과 결합하여 패턴화된 마스크로서 사용된 후에 완전히 제거된다.
레지스트층에서 소정 패턴을 만들기 위한 공지된 방법은 레지스트층을 직접 기록 주사 전자 비임에 노출시킨 다음 레지스트층을 습식 현상함으로써, 그에 의해 소정의 패턴화된 레지스트층을 형성하는 것이다. 거기서 발생되는 한가지 문제점은 전하 효과(charging effect)이다. 즉, 주사가 일어나는 동안 앞서 진행하는 순간의 전자 비임에 의해 도입되는 전자 전하가 다음 순간에 이웃하는 전자 비임에 결함을 발생시키며, 그 결과 상기 전자 비임에 레지스트층을 노출시켜 발생되는 패턴은 원하는 것과 다르게 된다.
국제 마이크로프로세서 협회 JJAP 시리즈 4호, 페이지 147-150(1990 년)에 기재된 야노 케이코(Keiko Yano)등에 의해 전자 비임 리도그래피에 있어서 전하효과를 감소시키기 위한 새로운 방법이란 제목으로 저작된 문헌에서는, 바람직하게 감소된 전하효과를 가지면서 전자-비임-감광 레지스트층을 패턴화하는 방법이 알려졌다. 상기 방법에 있어서, 직접 기록(주사) 전자 비임은 레지스트층에 소정의 패턴을 만들기 위해 사용되고, 레지스트층이 비임에 노출되고, 습식 현상되며, 레지스트층에 전자 비임이 충돌하는 동안 레지스트 층위에 놓이는 접지된 유기물 전기 전도층을 첨가하고, 또, 상기 유기물 전도층 및 레지스트층 사이에 개재되는 중간 보호층이 첨가된다. 상기 유기물 전도층은 전자 비임에 대해 투과되고, 그 목적은 그들을 접지시킴으로서 불필요한 전하를 제거하려는 것이다.
상기 유기물 전도층은 유기 용매에 중합체를 용해시켜 스핀 코팅(spin-coating)하므로서 형성된다. 중간 보호층의 목적은 스핀 코팅이 진행되는 동안 유기 용매에 의해 레지스트층 전체가 예기치 않게 제거되는 것을 억제하는 것이다.
상기 보호층은 간단히 폴리비닐알콜(이하 PVA라 칭함)층으로 될 수 있으며, 전자 충돌이 완료된 후 유기물 전도층을 제거한 다음에 폴리비닐알콜층이 단순히 물에 용해되므로써 제거될 수 있다.
상기 방법의 단점은 PVA와 레지스트층 사이의 접촉면에 불필요한 중합체 잔유물의 형성 및 연속 퇴적이 일어날 수 있다는 점이다. 상세하게는 불필요한 잔유물은 소재를 덮을수도 있으며, 따라서, 패턴화된 레지스트층의 패턴을 소재로 전달 시키는 것을 어렵게 한다. 또 다른 단점은 PVA층의 침투성과 유기물 전도층을 용해시키는 유기 용매에서의 레지스트의 가용성 때문에, 상기 유기물 전도층이 제거되는 동안 레지스트층에 불필요한 핀홀이 일정치 않은 지역에서 형성된다는 점에서 발생한다. 상세하게는 보호층에서의 핀홀은 전자 충돌이 완료된 후 유기물 전도층을 제거하기 위해, 연속적으로, 사용되는 용매가 상기 레지스트 층으로 침투하여 레지스트층의 지역 일부를 용해시키도록 만든다. 따라서, 상기 단점들에 대한 보완이 요망된다.
[발명의 요약]
본 발명의 방법에 따라, 소재는 공간 선택성의 전기 전하된 화학선의 주사 비임의 측방향 패턴에 따라 패턴화된다(즉, 형상이 소재에 형성 또는 묘사된다). 상기 방법은 (가)비임에 대해 감도가 좋은 레지스트층을 소재 위에 위치시킴과 동시에 이 레지스트층 위에 유기물 전도층과 같은 비임에 대해 투과되는 전기 전도층의 주요면으로 비임을 향하게 하는 단계와, (나)건식 에칭에 의해 전도층의 전체두께를 제거하는 단계와, (다)측방향 패턴에 따라 레지스트층이 패턴화되도록 상기 레지스트층을 현상시키는 단계를 포함한다.
상기 화학선(actinic)이란 용어는 화학선 비임이 충돌하는 곳마다 레지스트층의 현상 성질을 변경하는 방사선(전자 비임과 같은)을 의미한다.
상기 전도층과 레지스트층은 각각 균일한 두께를 가지며, 상기 전도층은 본질적으로 유기층인 것을 특징으로 한다.
또한, 본 발명에 의한 방법에 있어서, 보호층이 상기 전도층과 레지스트층 사이에 개재되고, 상기 방법은 또한 (나)와 (다)단계 사이에 건식 에칭에 의해 상기 보호층 두께의 일부를 제거하는 단계와, 계속해서 액체 용매에서 용해시킴으로서 나머지 보호층 두께를 전부 제거하는 단계를 또한 포함하는 것을 장점으로 한다. 또한, 상기 보호층을 제거한 후 레지스트층을 현상하기 전에 건식 에칭에 의해 상기 레지스트층 두께의 (매우 적은)일부만을 제거하는 단계를 또한 포함하는 것을 특징으로 한다.
상기 전도층의 건식 에칭은 보호층의 침투성에서 일어나는 문제점을 완화시키며, 상기 레지스트층 두께의 적은 부위에 대한 건식 에칭은 간혹 레지스트층의 표면상에 존재할 수도 있는 나머지 잔류물을 제거하도록 작용한다.
본 발명에 사용된 바와같이, 건식 에칭이란 용어는 반응 이온 에칭(RIE), 화학적으로 처리되는 이온 비임 에칭(CAIBE), 플라즈마 방식 에칭, 이온 밀링, 전자(사이클로트론 공명) 비임 에칭 및 마이크로웨이브 에칭과 같은 에칭 단계를 표함한다.
[상세한 설명]
명료하게 설명하기 위하여 도면은 실제 크기로부터 변형되었다.
제1도를 참조하면, 구성체(100)는 패턴화된 크롬층(10.5)이 상부 주요면상에 형성된 석영과 같은 투명기판(10)을 포함한다. 구성체(100)는 위상 변위 마스크의 제조상의 초기 단계를 나타낸다. 구성체(200, 300, 400, 500 및 600)는 연속되는 다음 단계를 나타낸다.
전자 비임 감광성 레지스트층(11)은 크롬층(10.5)과 기판(10) 양쪽위에 놓인다. 대표적으로, 폴리비닐알콜(PVA)인 중간 보호층(12)이 레지스트층(11)위에 놓이고, 접지된 전기 유기물 전도층(13; grounded electrically conductive layer)이 보호층(12)위에 놓인다. 상기 보호 PVA층(12)은 0.15㎛의 두께를 갖는다.
예를들어, 접지된 유기물 전기 전도층(13)은 N = 악틸이소퀴놀리늄(actylisoquinolinium)-테트라퀴노디메탄(tetraquinodimethan)등과 같은 복합 TCNQ 염(tetracyanoquinone salt)과, 중합체 수지(polymer resin)와, 유기 용매(organic solvent)의 스펀-온(spun-on) 결정화 용액이다. 상기 접지된 전기 유기물 전도층(13)은 일반적으로 약0.1㎛의 두께를 가진다.
상기 전도층(13)이 접지되는 동안, 직접 기록 전자 비임(15; direct-writing electron beam)은 공간 선택적으로 주사되고, 따라서, 주사 전자 비임의 측방향 패턴에 의해 결정된 패턴에 따라 레지스트층(11)의 소정 부분이 충격을 받는다. 따라서, 이러한 방식에 있어서, 레지스트층(11)의 전자 충돌부는 약0.7㎛의 두께를 갖는 폴리(부텐 설폰)를 포함하는 레지스트층에서 대략1.0내지1.2㎛/㎠ 범위내에서 10KeV 전자 전하 선량(dose)을 받는다. 이방식에서, 상기 레지스트층의 전자충돌부는 하기에 더 상세히 설명된 바와같이 다음의 현상 단계에서 감광된다.
다음에(제2도), 상기 전도층(13)은 산소 이온 플라즈마로 건식 에칭하므로써 제거된다. 층(13.1; 제2도)은 에칭의 중간 단계가 진행되는 동안 구성체(200)에 남아있는 상기 전도층(13)의 두께를 나타낸다. 이 에칭은 보호 PVA층(12) 두께의 적은 일부분(대표적으로 약0.05㎛)이 또한 제거되도록 계속된다. 다음에(제3도), PVA층(12)은 수용액(30)에서 용해시킴에 따라 완전히 제거된다. 층(12.1; 제3도)은 수용액에서의 용해가 중간 단계를 거치는 동안 구성체(300)에 남아있는 층(12)의 두께를 나타낸다.
다음에(제4도), 산소 플라즈마는 건식 에칭에 의해 레지스트층(11) 두께의 적은 일부분을 제거한다. 상기 레지스트층(11)이 상기 언급된 원래 두께를 갖는 경우에, 그에의해 제거되는 두께는 약0.05㎛이다.
제4도에 있어서, 레지스트층(11.1)은 에칭이 진행되는 동안 생성되는 구성체(400)의 중간 단계에 해당하고, 제5도에 있어서 레지스트층(11.2)은 상기 에칭이 완료된 후 만들어진 구성체(500)의 단계에 해당한다.
다음에, 습식 현상에 의해 레지스트층(11.2)에 구멍(제6도)이 형성된다.
다음에 플루오르화물 이온을 포함하는 적합한 다량의 반응 이온 에칭 비임이 레지스트층(11.2)에서 구멍 밑에 놓인 영역에 석영 기판(10)을 에칭하기 위해 제조된 구성체의 상면으로 보내진다. 상기 방법으로 레지스트층(11.2)에 형성된 구멍밑에 놓인 영역에서 석영 기판(10)에 형성된 오목(리세스) 영역(10.1)을 갖는 구성체(600)가 형성된다. 선택적으로, 습식 불화수소산(HF)으로 석영을 습식 에칭하여 기판(10)에 리세스 영역(10.1)을 형성시킬 수 있다.
다음에 레지스트층(11.2)은 본 기술에서 공지된 바와같이 유기용매에 의해 제거된다(도시되지 않음). 이렇게, 형성된 구성체는 위상 변위 리도그래픽 마스크로서 사용될 수 있다.
비록, 본 발명이 특수한 실시예의 관점으로 상세히 설명되었다 할지라도, 본 발명의 범위를 벗어나지 않는 한도 내에서 다양한 수정이 가능하다. 예를들어, 투명 기판(10) 대신에 반도체 기판이 -레지스트의 구멍을 통해 플루오르화물 이온으로 충돌시키는 대신- 반도체 집적 회로를 위하여 각각 반도체 기판에 이온 주입 영역을 생성시키거나, 또는, 기판에 리세스를 생성시키거나, 또는, 패턴화된 금속화를 생성시키기 위해, 상기 반도체 기판내로의 불순물 또는 다른 이온의 주입 또는 염소 이온으로 기판의 건식 에칭 또는 금속과 같은 물질의 증착과 결합하여 사용될 수 있다.
산소로 전도층 또는 보호층(또는 둘다)을 건식 에칭하는 대신에, 질소, 이산화황 또는 그들의 혼합물과 같은 다른 가스들도 사용될 수 있다. 화학선 비임으로서 주사 전자 비임을 사용하는 대신에, 주사 이온 비임도 사용될 수 있다.

Claims (5)

  1. 공간 선택성의 전기 전하된 화학선의 주사 비임의 측방향 패턴에 따라 소재(10)를 패턴화하는 방법에 있어서, (a) 레지스트층은 소재 위에 위치하고 비임에 대해 감도가 좋은 레지스트층(11)위에 위치하며 상기 빔에 대해 투과성인 전도층(13)의 주요면으로 비임을 향하게 하는 단계와, (b) 건식 에칭에 의해 전도층이 전체 두께를 제거하는 단계와, (c) 상기 레지스트층이 비임의 패턴에 따라 패턴화된 레지스트층으로 되도록 레지스트층을 현상시키는 단계를 포함하는 소재 패턴화 방법.
  2. 제1항에 있어서, 상기 전도층은 유기물층을 포함하는 소재 패턴화 방법.
  3. 제2항에 있어서, 상기 전도층과 레지스트층 사이에 보호층(12)이 개재되고, (b)단계와 (c)단계 사이에서 건식 에칭에 의해 보호층 두께의 일부를 제거하는 단계와, 연속해서 액체 용매에서 용해시킴으로서 나머지 보호층 두께 전부를 제거하는 단계를 추가로 포함하는 소재 패턴화 방법.
  4. 제3항에 있어서, 상기 보호층의 전체 두께를 제거한 후에 및 (c)단계로 들어가기 전에, 건식 에칭에 의해 레지스트층 두께의 일부만을 제거하는 단계를 추가로 포함하는 소재 패턴화 방법.
  5. 제1항, 제2항, 제3항 또는 제4항에 있어서, 상기 전도층은 접지되는 소재 패턴화 방법.
KR1019930028973A 1992-12-23 1993-12-22 저 전하성 전자 비임 리도그래피 KR0166094B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US99386692A 1992-12-23 1992-12-23
US92-993,866 1992-12-23
US993,866 1992-12-23
US08/025,714 US5288368A (en) 1992-12-23 1993-03-02 Electron beam lithography with reduced charging effects
US93-25,714 1993-03-02
US025,714 1993-03-02

Publications (2)

Publication Number Publication Date
KR940016476A KR940016476A (ko) 1994-07-23
KR0166094B1 true KR0166094B1 (ko) 1999-02-01

Family

ID=26700079

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930028973A KR0166094B1 (ko) 1992-12-23 1993-12-22 저 전하성 전자 비임 리도그래피

Country Status (9)

Country Link
US (1) US5288368A (ko)
EP (1) EP0604054B1 (ko)
JP (1) JP2883798B2 (ko)
KR (1) KR0166094B1 (ko)
CA (1) CA2103411C (ko)
DE (1) DE69326224T2 (ko)
ES (1) ES2137973T3 (ko)
SG (1) SG44456A1 (ko)
TW (1) TW337032B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100380546B1 (ko) * 1994-02-24 2003-06-25 가부시끼가이샤 히다치 세이사꾸쇼 반도체집적회로장치의제조방법
DE19630705A1 (de) 1995-08-30 1997-03-20 Deutsche Telekom Ag Verfahren zur Herstellung von 3-dimensional strukturierten Polymerschichten für die integrierte Optik
JP2001519040A (ja) * 1995-08-30 2001-10-16 ドイッチェ テレコム アーゲー 三次元表面の構造化におけるコントラストを向上させる方法
JPH11145046A (ja) * 1997-11-13 1999-05-28 Nec Corp 半導体デバイスの製造方法
JP3456461B2 (ja) * 2000-02-21 2003-10-14 Ｔｄｋ株式会社 パターニング方法、薄膜デバイスの製造方法及び薄膜磁気ヘッドの製造方法
US6586158B2 (en) 2001-05-25 2003-07-01 The United States Of America As Represented By The Secretary Of The Navy Anti-charging layer for beam lithography and mask fabrication
US6894294B2 (en) * 2002-09-10 2005-05-17 Applied Materials Israel, Ltd. System and method for reducing charged particle contamination
KR100625615B1 (ko) 2004-06-29 2006-09-20 이상훈 마이크로 밸브 제조 방법
US7538295B2 (en) * 2005-04-21 2009-05-26 Hewlett-Packard Development Company, L.P. Laser welding system
JP2010153641A (ja) * 2008-12-25 2010-07-08 Nuflare Technology Inc 基板処理方法
US9460887B2 (en) * 2009-05-18 2016-10-04 Hermes Microvision, Inc. Discharging method for charged particle beam imaging
JP5368392B2 (ja) 2010-07-23 2013-12-18 信越化学工業株式会社 電子線用レジスト膜及び有機導電性膜が積層された被加工基板、該被加工基板の製造方法、及びレジストパターンの形成方法
JP6621947B2 (ja) * 2019-01-17 2019-12-18 Hoya株式会社 レジスト膜付きマスクブランクおよびその製造方法ならびに転写用マスクの製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5443681A (en) * 1977-09-13 1979-04-06 Mitsubishi Electric Corp Electron beam light-exposing method
JPS54116883A (en) * 1978-03-02 1979-09-11 Mitsubishi Electric Corp Electron beam exposure method
JPS58113925A (ja) * 1981-12-26 1983-07-07 Fujitsu Ltd 電子ビ−ム描画用レジスト
JPH0795509B2 (ja) * 1987-04-10 1995-10-11 松下電子工業株式会社 レジストパタ−ンの形成方法
DE69021119T2 (de) * 1989-04-28 1995-12-21 Fujitsu Ltd Bildherstellungsverfahren mittels einer elektrisch leitfähigen Zusammensetzung.
JP2902727B2 (ja) * 1990-05-30 1999-06-07 株式会社日立製作所 荷電粒子線照射方法及び観察方法
US5244759A (en) * 1991-02-27 1993-09-14 At&T Bell Laboratories Single-alignment-level lithographic technique for achieving self-aligned features

Also Published As

Publication number Publication date
JP2883798B2 (ja) 1999-04-19
SG44456A1 (en) 1997-12-19
DE69326224T2 (de) 2000-04-13
KR940016476A (ko) 1994-07-23
JPH07176470A (ja) 1995-07-14
EP0604054A1 (en) 1994-06-29
CA2103411A1 (en) 1994-06-24
TW337032B (en) 1998-07-21
ES2137973T3 (es) 2000-01-01
EP0604054B1 (en) 1999-09-01
US5288368A (en) 1994-02-22
CA2103411C (en) 1998-09-15
DE69326224D1 (de) 1999-10-07

Similar Documents

Publication Publication Date Title
KR0166094B1 (ko) 저 전하성 전자 비임 리도그래피
EP0489542B1 (en) Lithographic techniques
US7368226B2 (en) Method for forming fine patterns of semiconductor device
US6713236B2 (en) Lithography method for preventing lithographic exposure of peripheral region of semiconductor wafer
JPH05127369A (ja) レジスト材料
KR100298609B1 (ko) 위상쉬프트층을갖는포토마스크의제조방법
EP1045289A2 (en) A lithographic process having sub-wavelength resolution
CN107430333B (zh) 包括对准不良误差保护的图案化方法
US6514648B2 (en) Method to produce equal sized features in microlithography
CN108227409A (zh) 光刻图案化的方法
EP0359342B1 (en) Process for forming a layer of patterned photoresist
EP0419073A2 (en) Process for production of a semiconductor device
EP0617455B1 (en) Semiconductor device fabrication method
US6406819B1 (en) Method for selective PSM with assist OPC
KR100333665B1 (ko) 네가티브 포토레지스트를 이용하여 스컴을 방지한 반도체 소자 제조방법
KR100214063B1 (ko) 위상반전마스크 제조방법
JP2544478B2 (ja) ウエットエッチング方法
KR100310420B1 (ko) 감광막 형성방법
JPH08203821A (ja) パターン形成方法
JPH02257635A (ja) パターン形成方法
KR100527375B1 (ko) 게이트 패터닝 공정 중 발생하는 결함을 제거하기 위한현상방법
JPH06338452A (ja) レジストパタ−ンの形成方法
KR19990012266A (ko) 포토 마스크의 리페어 방법
JP3722597B2 (ja) 水溶性ポリマーの塗布方法及びパターン形成方法
KR20000045394A (ko) 반도체 소자의 위상반전 마스크 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010910

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee