JPH02257635A

JPH02257635A - パターン形成方法

Info

Publication number: JPH02257635A
Application number: JP7940989A
Authority: JP
Inventors: Keiji Horioka; 啓治堀岡
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1989-03-30
Filing date: 1989-03-30
Publication date: 1990-10-18

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の目的〕（産業上の利用分野）本発明は、パターン形成方法に係り、特に超ＬＳＩデバ
イスなどの高集積化半導体素子の製造に用いられるフォ
トマスクなどにおける微細パターンの形成方法に関する
。

（従来の技術）従来、半導体デバイスの形成に際して用いられる微細バ
タ〜ンの形成工程は、通常フォトリソグラフィ法が用い
られる。

例えば、配線パターンの形成は、通常次のようにして行
われる。

予め、タングステン等の配線材料を基板表面全体に形成
し、この上層にフォトレジストと呼ばれる耐エツチング
性の有機膜を塗布した後、透光性のガラス基板上に遮光
性の金属薄膜パターンを形成することによってＬＳＩ図
形を描画してなるフォトマスクを介して露光を行い、こ
のＬＳＩ図形をフォトレジスト上に転写し、レジストパ
ターンを形成する。

そして、このフォトレジストパターンを耐エツチングマ
スクとする反応性イオンエツチング等のエツチング工程
を行った後、不要となったフォトレジストパターンを剥
離除去し、配線パターンが形成される。

このように、微細加工工程では、最終的に形成されるパ
ターンの精度は、露光工程で用いられるフォトマスクの
パターン精度とエネルギービームの分解能以外に、レジ
スト材料、現像工程、エツチング技術の精度に強く依存
しており、その向上のためには、これらの全ての工程の
精度を同時に向上させる必要がある。

ところで、この基礎となるフォトマスクを作製するには
、レーザや電子線等の細いエネルギービームを設計デー
タに基づいて感光性薄膜の形成されたマスク用基板上を
走査させる方法が一般的である。

このフォトマスクは、以下に示すようにして形成される
。

まず、第５図（ａ）に示すように、透光性のガラス基板
２１上にクロム薄膜２２などの反射率の高い（遮光性の
）金属薄膜を形成した後、感光性のレジスト層２３を形
成する。

次いで、電子ビーム２４を所定の設計パターンに従って
基板上で掃引し、第５図（ｂ）に示すように、レジスト
層２３を感光せしめる。

この後、第５図（Ｃ）に示すように、現像処理により、
露光部のレジスト層を除去する。

そして最後に、第５図（ｄ）に示すように、残されたレ
ジスト層をマスクとして下層のクロム層をエツチング除
去したのち、レジスト層を除去し透光性のガラス基板上
に遮光性のクロム薄膜パターンを有するフォトマスクが
完成する。

ところで、このようなマスク形成方法においては、半導
体装置の集積度の増大に伴い、深刻な問題が発生してい
る。

すなわち、半導体装置の集積度の増大に伴って、素子寸
法が微少化するに従い、マスクパターンの描画に用いら
れるエネルギービームの寸法も小さくしなければならな
い。

ところが、通常ＬＳＩ図形のパターンでは、微細な線状
パターンと面状パターンとが混在しているのが通常であ
る。このような図形を描画する場合、微細な線状パター
ンを描画するにはビームの寸法を小さくしなければなら
ないが、面状パターンを描画するには、ビームの寸法が
小さいほど塗り潰すのに必要な走査回数が増大するとい
う問題がある。

例えば、第６図に示すような図形パターン１１を描画す
る場合を考える。この場合、ビーム１２の寸法は小さく
すれば小さいほど描画の精度は向上するが、図形１１を
塗り潰すのに必要な走査回数が増大する。

すなわち、同一図形を描画する場合、ビーム寸法が小さ
いほど、描画精度は向上するが、描画時間が増大すると
いう問題がある。

また、描画に先立ち設計データを走査装置が処理できる
形に変換するデータ変換処理が必要であるが、このデー
タ変換に要する時間とコストも膨大なものとなる。

このような問題を解決するだめの手段として、描画する
べき図形の種類によってビームの形状や寸法を変化させ
ながら描画を行う可変成形ビーム方式も広く用いられて
いる。

この方式では、電子光学系の内部にビーム成形用の一対
の成形絞りを配設すると共に、ビート発生源と該成形絞
りとの間に偏光器とを配設し、偏光器に印加する電圧を
調整することにより、２枚の成形絞りを透過するビーム
の形状を制御し、描画すべき図形の形状に応じた成形ビ
ームが照射されるようになっている。

しかしながらこの方式においては、光学系が複雑である
ため、調整に時間がかかる上、分解能がこの光学系の性
能に左右され、十分な分解能を得ることができないとい
う問題があった。

また、描画データのデータ処理も複雑であり、データ処
理に要する時間とコストの問題も深刻であった。

（発明が解決しようとする課題）このように、従来のビームを用いたパターン形成方法に
おいては、ビーム寸法を小さくして描画精度を向上させ
ようとすると、描画時間、データ処理時間およびコスト
が増大するという問題があった。

本発明は、前記実情に鑑みてなされたもので、描画精度
を低下させることなく、短時間でかつ低コストで高精度
のＬＳＩ図形パターンを形成することのできるパターン
形成方法を提供することを目的とする。

〔発明の構成〕

（課題を解決するための手段）そこで、本発明では、薄膜堆積またはエツチングにより
パターンを形成するに際し、まず形成すべきパターンの
境界部分をビーム走査型のパターン形成方法によって描
画し、この描画ビームによって薄膜堆積またはエツチン
グ領域とその他の領域とに分割し、該薄膜堆積またはエ
ツチング領域に対してのみ選択的に薄膜堆積またはエツ
チングを行うようにしている。

また、本発明では、フォトマスクなどのパターンを形成
するに際し、まず透光性の基板上に遮光性の導体膜を形
成した基板を用意し、次いで形成すべきパターンの境界
部分をビーム走査型のパターン形成方法によって描画し
、この描画ビームによって導体膜除去領域と導体膜残留
領域とが電気的に分離せしめられるように分割し、導体
膜除去領域と導体膜残留領域との間に電位差を形成する
ことにより、導体膜除去領域の導体膜を選択的に除去す
るようにしている。

また、本発明では、フォトマスクなどのパターンを形成
するに際し、まず、基板上に、形成すべきパターンの境
界部分をビーム走査型のパターン形成方法によって描画
し、この描画ビームによって導体膜形成領域と導体膜非
形成領域とが電気的に分離せしめられるように分割し、
導体膜形成領域と導体膜非形成領域との間に電位差を形
成することにより、導体膜形成領域にのみ選択的に導体
膜を形成するようにしている。

さらにまた、本発明では、基板上に薄膜を形成したのち
、形成すべきパターンの境界部分をビーム走査型のパタ
ーン形成方法によって描画し、この描画ビームが閉ルー
プを形成して薄膜非形成領域を囲むようにし、薄膜形成
領域と薄膜非形成領域とを完全に分離し、さらにこの描
画ビームによって分離せしめられた薄膜形成領域と薄膜
非形成領域とを含む表面全体をレジスト膜で被覆した後
、描画ビームの閉ループで囲まれた該薄膜非形成領埴土
のレジスト膜中にそれぞれ少なくとも１つの穴を形成し
該薄膜の１部を露呈せしめ、該レジスト膜をマスクとし
て等方性エツチングを行い、該薄膜非形成領域の該薄膜
を除去するようにしている。

（作用）上記方法によれば、描画ビームによって領域の分割のみ
をおこないうようにしているｒめ描画時間が大１１に低
減されるうえ、描画に必要なデータも小さくすることが
でき、計算時間や記憶容量を小さくすることができる。

また、上記方法によれば、ビームの走査領域が明暗パタ
ーンの境界のみに限られるため、描画時間が大巾に低減
されるうえ、描画に必要なデータも小さくすることがで
き、計算時間や記憶容量を小さくすることができる。

また、ビーム寸法を小さくしても描画時間や、描画デー
タはそのままでよいため、ビームを絞り得る範囲内で最
高の描画精度を得ることができる。

さらに、後続の選択エツチング工程あるいは選択形成工
程は、領域間の電位差を利用して極めて容易に実効可能
である。

上記第４の方法によれば、上記効果に加え、さらに領域
間の電位差を利用していないため、導体膜のパターンの
みならず、絶縁膜のパターニングにも適用可能である。

（実施例）以下、本発明の実施例の半導体デバイスの配線パターン
形成のためのレジストパターンを形成する方法について
、図面を参照しつつ詳細に説明する。

まず、第１図（ａ）に示すごとく、フォトマスクの母材
となる石英ガラス基板２１表面に膜ｗ５００人のクロム
（Ｃｒ）薄膜２２を堆積した後、電子ビームに対して感
光性を有するポリメタクリル酸メチル（ＰＭＭＡ）薄膜
２３を５０００人塗布する。

次いで、第１図（ｂ）および第１図（ｃ）に示すごとく
、この基板２１表面に、直径約５００人、加速電圧５０
ＫｅＶ、電流密度５　Ａ　／　ｃｄの電子ビーム２４を
用いてパターンの輪郭部分の描画を行い、描画領域２７
内のＰＭＭＡ薄膜２３を感光せしめる。このとき、クロ
ム薄膜を除去すべき部分２６の周辺に沿って露光領域が
閉ループ状となるようにビームをドーズ量２００μＣ／
　ｃ−で走査する。ここで、第１図（ｂ）は第１図（ｅ
）のＡ−Ａ断面図である。

続いて、この基板を酢酸イソアミル液に浸漬し、露光に
より低分子化された描画領域２７のＰＭＭＡ薄膜２３を
、第１図（ｄ）に示すごとく、選択的に除去する。

さらに、ＰＭＭＡ薄膜２３をマスクとして、第１図（ｅ
）に示すごとく、反応性イオンエツチング法により、下
地のクロム膜２２を選択的に除去する。このとき、エツ
チングガスとして四塩化炭素ＣＣ１４と酸素０２との混
合ガスを用い、１乙行平板型の反応性イオンエツチング
装置を用いる。

そして、プラズマアッシングにより、第１図（ｆ）に示
すごとく、ＰＭＭＡ薄膜２３を除去する。このようにし
て、輪郭領域すなわち透明領域となるべき部分（明部）
２６とクロム膜を残留させるべき部分（暗部）２８との
間の領域のクロム薄膜が除去され、これらの部分の間が
電気的に絶縁せしめられる。

この後、第１図（ｇ）に示すごとく、クロム膜を残留さ
せるべき部分（暗部）２８を直流電源２９の負極に接続
すると共に、直流電源２９の正極には白金製の電極３０
を接続し、この基板２１および該電極３０を、硝酸第２
セリウムアンモニウム１０％と過塩素酸２０％を含む水
溶液からなるエツチング液に浸漬し、エツチングをおこ
なう。

このとき、電気的に浮遊状態である輪郭領域の内側の領
域すなわち、クロム膜を除去すべき部分２６は、１分間
に約１０へのエツチング速度でエツチングされる。一方
、直流電源２９の負極に接続されたクロム膜を残留させ
るべき部分（暗部）２８のクロム膜には１ｃ−当たり１
μＡの防食電流が流れるように電圧が印加され、この部
分ではエツチングは進行しないようになっている。この
ようにして８分間にわたりエツチングを続行すると、ク
ロム膜を除去すべき部分２６（明部）のクロム膜は完全
に除去される一方、暗部のクロム膜２８は全くエツチン
グされず、第１図（ｈ）に示すごとく、所望のパターン
を得ることができる。

この方法によれば、ビームの走査領域が明暗パターンの
境界のみに限られるため、ビーム寸法を小さ（しても描
画時間や、描画データはそのままでよく、描画時間が大
幅に低減されるうえ、ビームを絞り得る範囲内で最高の
描画精度を得ることができる。また、描画に必要なデー
タも小さくすることができ、計算時間や記憶容量を小さ
くすることができ、また、後続のエツチング工程は、領
域間の電位差を利用して極めて容易に行うことができ、
極めて高精度の選択的エツチングが実効可能である。

次に、本発明の第２の実施例について説明する。

この方法では、被処理基板としての石英基板２１上に形
成する薄膜をクロム薄膜に代えて酸化インジウム錫（Ｉ
ＴＯ）薄膜２２′とし、この上に選択的にクロム薄膜２
２を堆積しようとするものである。

この方法では、輪郭領域すなわち透明領域となるべき部
分（明部）２６とクロム膜を堆積させるべき部分（暗部
）２８との間の領域のＩＴＯ薄膜２２′を除去し、これ
らの部分の間を電気的に絶縁する工程までは、第１図（
ａ）乃至第１図（ｆ）に示した第１の実施例の工程と全
く同様であり、この後、第２図（ａ）に示すごとく、ク
ロム膜を堆積残留させるべき部分（暗部）２８を直流電
源２９の負極に接続すると共に、直流電源２９の正極に
は白金波の電極３０を接続し、この基板２１および該電
極３０を、電解メツキ液に浸漬し、選択メツキをおこな
う。このとき、電気的に浮遊状態である輪郭領域の内側
の領域は、クロム膜を堆積されないでそのまま残る。

一方、直流電源２９の負極に接続されたクロム膜を残留
させるべき部分（暗部）２８にはクロム膜２２が堆積さ
れず、第２図（ｂ）に示すごとく、所望のパターンを得
ることができる。

この方法によれば、ビームの走査領域が明暗パターンの
境界のみに限られるため、ビーム寸法を小さくしても描
画時間や、描画データはそのままでよく、描画時間が大
幅に低減されるうえ、ビームを絞り得る範囲内で最高の
描画精度を得ることができる。また、描画に必要なデー
タも小さくすることができ、計算時間や記憶容量を小さ
くすることができ、また、後続の電解メツキ工程は、領
域間の電位差を利用して極めて容易に行うことができ、
極めて高精度の選択メツキが実行可能である。

次に、本発明の第３の実施例について説明する。

この方法では、輪郭領域すなわち透明領域となるべき部
分（明部）２６とクロム膜を残留させるべき部分（暗部
）２８との間の領域のクロム薄膜を除去し、これらの部
分の間を電気的に絶縁する工程までは、第１図（ａ）乃
至第１図（ｅ）に示した第１の実施例の工程と全く同様
であり、選択的エツチングの方法を、透明領域となるべ
き部分（明部）２６上にクロム膜よりイオン化傾向の小
さい金膜を付着せしめ、金を陽極、クロムを陰極とする
局部電池を形成することにより、透明領域となるべき部
分（明部）２６上のクロム膜の酸化溶解を促進すること
により行うものである。

すなわち、前記第１の実施例の工程と全く同様にして、
第３図（ａ）に示すように、石英ガラス基板２１の表面
に、透明領域となるべき部分（明部）２６とクロム膜を
残留させるべき部分（暗部）２８との間の輪郭部分を除
く全面にクロム薄膜２３が形成された基板を形成する。

そして、第３図（ｂ）に示すように、金イオンをイオン
源とする集束イオンビーム描画装置を用いて、透明領域
となるべき部分（明部）２６にのみ金イオンを照射し、
金粒子３２を付着させた。

このようにして、基板２】−を、硝酸第２セリウムアン
モニウム１−０％と酢酸２０％を含む水溶液からなるエ
ツチング液に浸漬し、エツチングをおこなう。このとき
、このエツチング液は、電気的に浮遊状態である輪郭領
域の外側の領域すなわち、クロム膜を残留すべき部分２
８に対しては、エツチング作用はなく、一方、透明領域
となるべき部分（明部）２６にはイオン化傾向の極めて
小さい金が付着しているため、金を陽極、クロムを陰極
とする局部電池が形成され、第３図（Ｃ）に示すように
、クロムの酸化溶解が促進される。このようにしてエツ
チングを続行し、クロムが溶解すると第３図（ｄ）に示
すように、クロム膜上に付着している金粒子３２も剥離
し、クロム膜を除去すべき部分２６（明部）のクロム膜
は完全に除去される一方、暗部のクロム膜２８は全くエ
ツチングされず、所望のパターンを得ることができる。

この方法によっても、前記第１の実施例と同様、容品に
高精度のパターン形成をおこなうことが可能となる。

なお、上記２つの方法は、導電性薄膜をパターン加工す
るに際し、透明領域となるべき部分（明部）２６と導電
性薄膜を残留させるべき部分（暗部）２８との間を区切
るように電子ビームで描画し、この輪郭部分の導電性薄
膜を除去することにより、これらの部分の間を電気的に
絶縁し、２つの部分の間に電位差を生ぜしめ、電位差に
より選択的にエツチングをおこなうようにしている。

このように明部と暗部との間に電位差を形成し、いずれ
か一方にのみ何等かの処理を行う方法は、他の電気化学
プロセスにも応用できる。

例えば、電解メツキやイオンブレーティング法によりい
ずれか一方の領域にのみ薄膜を堆積することもできる。

すなわち、酸化インジウム錫（ＩＴＯ）のように透光性
を有する導電性薄膜を下地に用いるようにし、電位差を
利用して選択的に薄膜堆積をおこなうようにすれば、フ
ォトマスクを形成することができる。

次に、本発明の第４の実施例について説明する。

この方法でも、輪郭領域すなわち透明領域となるべき部
分（明部）２６とクロム膜を残留させるべき部分（暗部
）２８との間の領域の導電性薄膜を除去し、これらの部
分の間を電気的に絶縁する工程までは、第１図（ａ）乃
至第１図（ｅ）に示した第１の実施例の工程と同様であ
るが、ここではクロム薄膜に代えてモリブデンシリサイ
ド薄膜（ＭｏＳ　１２）３３を用い、選択的エツチング
の方法を、透明領域となるべき部分（明部）２６と薄膜
を残留させるべき部分（暗部）２８とを識別するために
、再びＰＭＭＡ膜３４などの感光性膜を塗布し、透明領
域となるべき部分（明部）２６の輪郭部分に囲まれた領
域に対し少なくとも１つの電子ビームスポットをあて、
穴を開けるようにし、この穴から等方性エツチングによ
り透明領域となるべき部分（明部）２６の薄膜をエツチ
ング除去するものである。

すなわち、前記第１の実施例の工程と同様に［２て、第
４図（ａ）に示すように、石英ガラス基板２１の表面に
、透明領域となるべき部分（明部）２６とクロム膜を残
留させるべき部分（暗部）２８との間の輪郭部分を除く
全面にモリブデンシリサイド薄膜３３が形成された基板
を形成する。

そして、第４図（ｂ）に示すように、ＰＭＭＡ薄膜３４
を約５０００人塗布する。

次いで、第４図（ｃ）に示すごとく、この基板２１表面
に、透明領域となるべき部分（明部）２６の輪郭部分に
囲まれた領域に対し少なくとも１つの電子ビームスポッ
ト３５を照射する。

こののち、現像を行い、第４図（ｄ）に示すごとく、透
明領域となるべき部分（明部）２６の輪郭部分に囲まれ
た領域に対し少なくとも１つの穴３６を形成する。

次に、第４図（ｅ）に示すごとく、ケミカルドライエツ
チング法により、この穴からエツチングを等方的に進行
せしめ、透明領域となるべき部分（明部）２６の薄膜を
エツチング除去する。このとき、石英製の放電管内にテ
トラフルオルメタンＣＦ４と酸素０２と混合ガスを導入
し、マイクロ波放電を引き起こし、発生するフッ素原子
を反応室まで誘導するように構成されたダウンフロー型
のエツチング装置を用い、反応室内で上述の如く穴の形
成された基板２１をエツチングする。ここでは、電気的
に中性のフッ素原子によりモリブデンシリサイド膜は等
方的にエツチングされるため、上部に穴の形成されたモ
リブデンシリサイド膜は全て除去される。

このようにして、エツチングを行った後、ＰＭＭＡ膜３
６を除去し、第４図（ｆ）に示すごとく、所望のパター
ンを有するマスク基板を得ることが可能となる。

なお、これらの実施例では、石英ガラス基板を用いてフ
ォトマスクを作製する場合について説明したが、これら
実施例に限定されることなく、ＬＳＩのパターン形成に
際し直接描画に用いたり、テレビ用のシャドウマスクや
液晶表示素子等の電子阻止の形成など色々な領域でのパ
ターン形成に適用可能である。

また、描画に用いるエネルギービームとしても電子ビー
ムに限定されることなく、イオンビームやレーザ光など
の放射線を用いることも可能である。さらには、試料に
直接微細な針を近接させ、試料と針との間に電圧を印加
し、直接トンネル電流を流し、感光性薄膜を露光するな
ど、必要に応じて適宜変更可能である。

〔発明の効果〕

以上説明してきたように、本発明の方法によれば、パタ
ーンを形成するに際し、まず基板上に導体膜を形成した
基板を用意し、次いで形成すべきパターンの境界部分を
ビーム走査型のパターン形成方法によって描画し、この
描画ビームによって導体膜除去領域と導体膜残留領域と
が電気的に分離せしめられるように分割し、導体膜除去
領域と導体膜残留領域との間に電位差を形成することに
より、導体膜除去領域の導体膜を選択的に除去するよう
にしているため、容易に短時間で高精度のパターン形成
を行うことが可能となる。

また、本発明の方法によれば、パターンを形成するに際
し、まず、基板上に導体膜を形成した基板を用意し、次
いで、形成すべきパターンの境界部分をビーム走査型の
パターン形成方法によって描画し、この描画ビームによ
って導体膜形成領域と導体膜非形成領域とが電気的に分
離せしめられるように分割し、導体膜形成領域と導体膜
非形成領域との間に電位差を形成することにより、導体
膜形成領域にのみ選択的に導体膜を形成するようにして
いるため、容易に短時間で高精度のパターン形成を行う
ことが可能となる。

さらにまた、本発明では、同様にして、描画ビームが閉
ループを形成して薄膜非形成領域を囲むようにし、薄膜
形成領域と薄膜非形成領域とを完全に分離し、さらにこ
の描画ビームによって分離せしめられた薄膜形成領域と
薄膜非形成領域とを含む表面全体をレジスト膜で被覆し
た後、描画ビームの閉ループで囲まれた該薄膜非形成領
域上のレジスト膜中にそれぞれ少なくとも１つの穴を形
成し該薄膜の１部を露呈せしめ、該レジスト膜をマスク
として等方性エツチングを行い、該薄膜非形成領域の該
薄膜を除去するようにしているため、上記２つの方法の
効果に加え、導体膜のパターニングのみならず絶縁膜の
パターニングにも適用可能である。

【図面の簡単な説明】

第１図（ａ）乃至第１図（ｈ）は本発明の第１の実施例
の方法によるフォトマスク形成工程を示す図、第２図（
ａ）乃至第２図（ｂ）は本発明の第２の実施例の方法に
よる選択堆積工程を示す図、第３図（ａ）乃至第３図（
ｄ）は本発明の第３の実施例の方法によるフォトマスク
形成工程を示す図、第４図（ａ）乃至第４図（ｆ）は本
発明の第４の実施例の方法によるフォトマスク形成工程
を示す図、第５図（ａ）乃至第５図（ｄ）は従来例の方
法によるフォトマスク形成工程を示す図、第６図は従来
例の方法によるフォトマスク形成工程に際して用いられ
る露光工程を示す説明図である。２１・・・石英ガラス基板、２２・・・クロム（Ｃｒ）
薄膜、２２′・・・ＩＴＯ膜、２３．３３・・・ポリメ
タクリル酸メチル（ＰＭＭＡ）薄膜、３３・・・ＰＭＭ
Ａ（レジスト）膜、２６・・・透明領域となるべき部分
（明部）、２８・・・クロム膜を残留させるべき部分（
暗部）、３３・・・モリブデンシリサイド薄膜、３４・
・・ＰＭＭＡ薄膜３５・・・電子ビームスポット、３６
・・・穴。第１図（￥の２）第３図あ第４図（その１）第５図第６図

Claims

【特許請求の範囲】

（１）被処理基板上に形成すべきパターンの境界部分を
ビーム走査型のパターン形成方法によって描画し、パタ
ーン形成領域またはエッチング領域とそれ以外の領域と
に分割する分離工程と、前記パターン形成領域またはエッチング領域とそれ以外
の領域とを識別する識別工程と、前記パターン形成領域
またはエッチング領域に選択的にパターン形成またはエ
ッチングを行うパターニング工程とを具備したことを特
徴とするパターン形成方法。
（２）基板上に導体膜を形成する導体膜形成工程と、形
成すべきパターンの境界部分をビーム走査型のパターン
形成方法によって描画し、この描画ビームによって導体
膜除去領域と導体膜残留領域とが電気的に分離せしめら
れるように分割する分離工程と、導体膜除去領域と導体膜残留領域との間に電位差を形成
することにより、導体膜除去領域の導体膜を選択的に除
去する選択的除去工程とを具備したことを特徴とするパ
ターン形成方法。
（３）基板上に導体膜を形成する導体膜形成工程と、形
成すべきパターンの境界部分をビーム走査型のパターン
形成方法によって描画し、この描画ビームによって導体
膜形成領域と導体膜非形成領域とが電気的に分離せしめ
られるように分割する分割工程と、導体膜形成領域と導体膜非形成領域との間に電位差を形
成することにより、導体膜形成領域にのみ選択的に導体
膜を形成する選択的堆積工程とを具備したことを特徴と
するパターン形成方法。
（４）基板上に薄膜を形成する薄膜形成工程と、形成す
べきパターンの境界部分をビーム走査型のパターン形成
方法によって描画し、この描画ビームが閉ループを形成
して薄膜非形成領域を囲むようにし、薄膜形成領域と薄
膜非形成領域とを完全に分離する分割工程と、この描画ビームによって分離せしめられた薄膜形成領域
と薄膜非形成領域とを含む表面全体をレジスト膜で被覆
するレジスト被覆工程と、描画ビームの閉ループで囲ま
れた該薄膜非形成領域上のレジスト膜中にそれぞれ少な
くとも１つの穴を形成し該薄膜の１部を露呈せしめる搾
穴工程と、該レジスト膜をマスクとして等方性エッチングを行い、
該薄膜非形成領域の該薄膜を除去するエッチング工程と
を具備したことを特徴とするパターン形成方法。