JP2010153641A - 基板処理方法 - Google Patents

Abstract

【課題】化学増幅型レジスト膜と導電性膜との反応を抑制して、所望のレジストパターンの形成を実現する基板処理方法を提供する。
【解決手段】化学増幅型のレジスト膜３と帯電防止膜５との間に中間膜４を形成する工程と、基板試料１に所望のパターンを露光する工程と、露光後の基板試料１に対し加熱処理を施す工程と、加熱処理の後に基板試料１に現像処理を施す工程とを有する。中間膜４は、レジスト膜３と導電性膜５との反応を抑制する機能を備える。帯電防止膜５および中間膜４は、アルカリ現像液に溶解することが好ましい。中間膜４は、４００Å〜７００Åの厚さであることが好ましい。
【選択図】図４

Description

本発明は、レジスト膜を形成して行う基板処理方法に関する。

近年、半導体装置の集積度の増加に伴い個々の素子の寸法は微小化が進み、各素子を構成する配線やゲートなどの幅も微細化されている。

この微細化を支えているフォトリソグラフィ技術には、加工や処理を受ける基板の表面にレジスト組成物を塗布してレジスト膜を形成する工程、光や電子線を照射して所定のレジストパターンを露光することによりレジストパターン潜像を形成（すなわち、描画）する露光工程、必要に応じ加熱処理する工程、次いでこれを現像して所望の微細パターンを形成する現像工程、および、この微細パターンをマスクとして基板に対してエッチングなどの加工を行う工程が含まれる。

フォトリソグラフィ技術においては、露光光の波長が解像可能な配線パターン等の幅と比例関係にある。したがって、パターンの微細化を図る手段の一つとして、上記のレジストパターン潜像を形成する際に使用される露光光の短波長化が進められている。

従来、例えば６４メガビットまでの集積度のＤＲＡＭの製造には、高圧水銀灯のｉ線（波長：３６５ｎｍ）が光源として使用されてきた。近年では、２５６メガビットＤＲＡＭの量産プロセスには、ＫｒＦ（フッ化クリプトン）エキシマレーザ（波長：２４８ｎｍ）を露光光源として用いた技術が実用化されている。また、１ギガビット以上の集積度を持つＤＲＡＭの製造には、ＡｒＦ（フッ化アルゴン）エキシマレーザ（波長：１９３ｎｍ）が実用化されている。さらに、１００ｎｍ以下のデザイン・ルールに対応する微細パターンを実現する技術として、ＡｒＦによる液浸露光や、ＥＵＶ（Extreme Ultra Violet）を露光光源とすることも考えられている。

一方、より高解像度の露光技術として、電子線リソグラフィ技術の開発も進められている。電子線リソグラフィ技術は、利用する電子線が荷電粒子線であるため本質的に優れた解像度を有し、また、焦点深度を大きく確保することができるので、高い段差上でも寸法変動を抑制することができるという利点を有している。このため、ＤＲＡＭを代表とする最先端デバイスの開発に適用されている他、一部ＡＳＩＣの生産にも用いられている。また、ウェハにＬＳＩパターンを転写する際の原版となるマスクまたはレティクルの製造現場でも、電子線リソグラフィ技術が広く一般に使われている。

特許文献１には、電子線リソグラフィ技術を用いた半導体集積回路装置の製造方法が開示されている。

このようなフォトリソグラフィ技術や電子線リソグラフィ技術においては、スピンコータやスリットコータ等で基板表面に薄膜状に成膜され、光や電子線との反応を利用して不要な部分を除去されてパターニングされる、上記したレジストが重要な役割を果たしている。そして、素子の寸法の微細化に対応すべく、レジストの解像度向上、ラインエッジの荒さ（ラフネス）改善、高感度化などの検討や開発が進められている。

しかしながら、電子線リソグラフィ技術では、一度に露光できる面積が従来のフォトリソグラフィ技術に比べて小さく、露光に長時間を要してしまう。このため、使用するレジストを高感度化することが強く求められている。これに対して、近年、化学増幅型レジストが提案され、盛んに開発が進められている。

化学増幅型レジストにはポジ型とネガ型があり、ポジ型の化学増幅型レジストは、一般に、アルカリ不溶性ポリマーおよび酸発生剤を含有する。アルカリ不溶性ポリマーは、例えば、ポリビニルフェノールのフェノール性水酸基を保護基によってブロックした構造を有している。

このような化学増幅型レジストに対し、電子線などの露光光を照射すると、露光部で酸発生剤が分解して酸を生じる。その後、加熱処理を行うと、フェノール性水酸基をブロックしている保護基が酸の触媒作用により加熱分解するために、保護基がはずれてフェノール性水酸基となる。こうした反応によって、化学増幅型レジストは、露光部でアルカリ可溶性となる。したがって、アルカリ現像液を用いた現像処理によって露光部を溶解除去することにより、所望のレジストパターンを形成することができる。

このように、フォトリソグラフィ技術や電子線リソグラフィ技術において、レジストは重要な技術要素であるが、近年、素子の寸法の微小化などに伴う要求の高度化に対応して、レジストの持つ根本的特性に関する課題が指摘されるようになっている。

レジスト材料は、一般に高分子材料をベースとする有機材料であって、電気的に絶縁性である。したがって、レジスト膜は絶縁物となり、表面がチャージアップしやすいという性質を有する。

このようなレジストの性質は、特に、電子線リソグラフィ技術において大きな問題となる。すなわち、電子線露光を行う基板が、絶縁性のレジスト膜で被覆された場合、照射された電子の一部や、それに伴い発生した二次電子が、レジスト膜上、または、膜中に滞留してしまう。すると、滞留した電子の電荷によって、レジスト上の空間や膜中に電界が形成され、この電界の影響により、その後に入射してくる電子線の軌道が曲げられる。こうした現象は、描画位置の精度を大きく低下させることになる。

上記課題に対しては、レジスト膜と接するレジスト膜の上層若しくは下層に、電子の滞留を解消可能な導電性の層を設ける技術が提案されている。

特許文献２には、レジスト膜の下層に導電性の反射防止膜を設ける技術が開示されている。この技術によれば、導電性の膜の作用により、レジスト膜における帯電が防止できるとされる。

しかしながら、導電性膜の配設により、帯電による電子ビームの位置ずれは解決できるものの、新たな問題点の発生が指摘されている。それは、帯電防止を目的として導入された導電性膜が、レジスト膜との界面で反応する、所謂ミキシング現象を引き起こすことに起因する。ミキシング現象によって、レジスト膜と導電性膜とが接する面からレジスト膜の内部にかけてミキシング層と呼ばれる新たな層が形成される。このようなミキシング層の形成は、化学増幅型レジストの膜で特に顕著な現象であり、解像度やパターン形状を劣化させる現象として大きな問題となっている。

図１は、化学増幅型レジスト膜上に導電性の帯電防止膜を設けて行う、従来の基板処理方法の要部工程を示すフローチャート図である。そして、図２は、図１の工程に対応する工程断面図である。

図１の基板処理方法では、基板上にポジ型のレジスト膜を設けた後（Ｓ１００１）、レジスト膜の上に帯電防止膜を積層し（Ｓ１００２）、その後、電子線露光を行う描画工程（Ｓ１００３）と、描画後の加熱処理であって露光後のレジスト内での反応を促進するためＰＥＢ（Post Exposure Bake）処理を行うＰＥＢ工程（Ｓ１００４）と、現像工程（Ｓ１００５）という一連の工程が実施される。

図２（ａ）において、基板１０１上にレジスト膜１０２と導電性の帯電防止膜１０３とが積層された初期状態の試料１００を示す。この試料１００に対し、描画工程として電子線を用いて露光し、レジスト膜１０２に所定のパターンを描画する。描画工程の後の試料１００においては、帯電防止膜１０３とレジスト膜１０２との反応によって、レジスト膜１０２の帯電防止膜１０３と接する界面にミキシング層１０４が形成されている。

描画終了後、図２（ｂ）において、ＰＥＢ工程として、パターンが描画された試料１００に対してＰＥＢ処理を行う。このＰＥＢ処理によりレジスト膜１０２内での反応が促進され、試料１００上のレジスト膜１０２には露光パターンに対応する潜像１０５が形成される。このとき、加熱により帯電防止膜１０３とレジスト膜１０２との反応も促進され、ミキシング層１０４の拡大が起こる。そして、ミキシング層１０４はレジスト膜１０２の内部でその厚みを増大させてしまう。このレジスト膜１０２の上面から内部に広がるミキシング層１０４は、レジスト膜１０２が劣化した膜であり、レジスト材としての性能が低下している。

図２（ｃ）において、現像工程として、試料１００を現像液に浸漬して現像処理を行う。これにより基板１００上にレジストパターンが形成されるが、性能の劣るレジスト材であるミキシング層１０４の影響によって、レジストパターンは所望とする形状にならない。例えば、レジスト形状は、理想的な矩形形状とはならず、図２（ｃ）に示すような逆テーパ形状（Ｔトップ形状）となってしまう。

このように、帯電防止を目的とする導電性膜を導入すると、導電性膜とレジスト膜との界面で反応が起こる。その結果、レジスト層の表面から内部にかけてミキシング層が形成され、レジストパターンのパターンプロファイルの劣化が起こってしまう。

また、上記例で述べたミキシング層は、現像液に溶け難く、それによって下層のレジスト膜が所望の形状に加工されなくなるというものであるが、ミキシング層が現像液に非常に溶け易い場合にも、レジスト膜のパターンプロファイルの低下を招く。すなわち、ミキシング層と一緒にレジスト膜の一部が現像液に溶解してしまうことによって、レジスト膜の膜減りが顕著となる。前者は、帯電防止膜に含まれる塩基性物質がレジスト膜中に拡散することによるのに対して、後者は、帯電防止膜に含まれる酸性物質がレジスト膜中に拡散することによる。

以上のような新たな問題に対し、ミキシング層の形成を引き起こさない帯電防止膜の開発が求められているが、実現されるには至っていない。

例えば、描画工程の後であってＰＥＢ工程の前に、水洗によって帯電防止膜を剥離する工程を挿入する方法が提案されている。しかしながら、従来方法においては、描画とＰＥＢ処理は連続して一体的に行うのが一般的であり、水洗による剥離工程の挿入は、基板処理工程を煩雑化させ、基板処理の生産性を低下させてしまうという問題点があった。また、ミキシング層の形成は、描画に際してレジスト層の内部にまで及んでおり、水洗によって帯電防止膜を剥離する剥離工程を設けたとしても、ミキシング層を完全に除去することはできず、レジストパターンのパターンプロファイルの劣化を十分に防止できなかった。

上記では、半導体分野で使用される化学増幅型レジスト膜について述べたが、同様の問題は、ナノインプリント、液晶ディスプレイなどの液晶を用いた分野、ハードディスク、ＤＶＤ（Digital Versatile Disk）、ＭＥＭＳ（Micro-Electro-Mechanical Systems）などの分野で用いられる化学増幅型レジスト膜においても起こる。さらに、同様の分野で用いられる非化学増幅型レジスト膜においても起こり得る。すなわち、レジスト膜のチャージアップ対策のために帯電防止膜を用いた場合には、非化学増幅型であるか否かにかかわらずミキシング層が形成されてしまい、所望のレジストパターンを形成することが困難となる。

特開平１１−３１２６３４号公報 特開平２０００−１９１９１６号公報

本発明は、こうした問題に鑑みてなされたものである。すなわち、本発明の目的は、レジスト膜と導電性膜との反応を抑制して、所望のレジストパターンの形成を実現する基板処理方法を提供することにある。

本発明の他の目的および利点は、以下の記載から明らかとなるであろう。

本発明は、レジスト膜と、このレジスト膜の上方に形成された導電性膜とを有する基板試料に所望のパターンを形成する基板処理方法に関する。この基板処理方法は、レジスト膜と導電性膜との間に中間膜を形成する工程と、基板試料に所望のパターンを露光する工程と、露光後の基板試料に対し加熱処理を施す工程と、加熱処理の後に基板試料に現像処理を施す工程とを有し、中間膜がレジスト膜と導電性膜との反応を抑制する機能を備えることを特徴とする。特に、この基板処理方法は、レジスト膜と導電性膜との間に中間膜を形成する工程と、基板試料に電子線を照射して所望のパターンを形成する工程と、電子線照射後の基板試料に対し加熱処理を施す工程と、加熱処理の後に基板試料に現像処理を施す工程とを有し、中間膜がレジスト膜と導電性膜との反応を抑制する機能を備えることを特徴とする。
基板としては、例えば、半導体分野で使用されるウェハおよびマスクなどや、液晶ディスプレイなどの液晶を用いた分野で使用されるフォトマスクなどが挙げられる。また、ハードディスク、ＤＶＤ（Digital Versatile Disk）、ＭＥＭＳ（Micro-Electro-Mechanical Systems）などの分野で用いられる基板であってもよい。
レジスト膜としては、化学増幅型レジスト膜および非化学増幅型レジスト膜のいずれであってもよい。

導電性膜および中間膜はアルカリ現像液に溶解することが好ましい。

中間膜は４００Å〜７００Åの厚さであることが好ましい。

中間膜は、遠紫外線による露光用の反射防止膜および遠紫外線による液浸露光用のレジスト保護膜の少なくとも一方を含むことができる。

中間膜は、第１の中間膜と、この第１の中間膜の上に設けられた第２の中間膜とで構成され得る。この場合、第１の中間膜は、レジスト膜に対して濡れ性のよい材料からなり、第２の中間膜は、レジスト膜と導電性膜との反応を抑制する機能を有することを特徴とする。
第１の中間膜は、レジスト膜に対して濡れ性のよい材料であればよく、さらにレジスト膜と導電性膜との反応を抑制する機能を有することが好ましい。第１の中間膜と第２の中間膜の厚さは適宜設定することができる。例えば、第１の中間膜として遠紫外線による液浸露光用のレジスト保護膜の薄膜を用い、第２の中間膜として遠紫外線による露光用の反射防止膜の厚膜を用いることができる。

露光には、電子線およびイオンビームなどの荷電粒子ビームを用いることが好ましい。

本発明によれば、中間膜が化学増幅型レジスト膜と導電性膜との反応を抑制する機能を備えるので、レジスト膜の性能の低下を防いで所望のパターンを形成することが可能になる。

図３は、本実施の形態における基板処理方法の要部工程を示すフローチャート図である。そして、図４は、本実施の形態における基板処理方法の説明図であり、図３の工程に対応する工程断面図である。

図３に示すように、本実施の形態における基板処理方法は、基板２上にレジスト膜３を形成する工程（Ｓ１０１）と、レジスト膜３上に中間膜４を形成する工程（Ｓ１０２）と、中間膜４上に帯電防止膜５を形成する工程（Ｓ１０３）と、電子線露光を行う描画工程（Ｓ１０４）と、描画後の加熱処理であって露光後のレジスト膜３内での反応を促進するためＰＥＢ（Post Exposure Bake）処理を行うＰＥＢ工程（Ｓ１０５）と、基板試料１に対して現像処理を行う現像工程（Ｓ１０６）とを有する。

基板試料１は、図４（ａ）に示すように、基板２上に、レジスト膜３と、中間膜４と、導電性の帯電防止膜５とが積層されたものである。レジスト膜３の厚さは、例えば２０００Å程度とすることができ、帯電防止膜５の厚さは、例えば５００Å〜７００Åとすることができる。

例えば、基板試料１をマスクとすると、基板２は、表面に遮光膜が設けられたガラス基板とすることができる。遮光膜は、マスクをステッパなどの光露光装置で露光して、ＬＳＩパターンをウェハに転写する際、ＬＳＩパターンの形成に不要な光を遮光することを目的として設けられ、例えば、酸化クロム（ＣｒＯｘ）とクロム（Ｃｒ）からなる膜とすることができる。

レジスト膜３は、化学増幅型のレジスト膜である。化学増幅型レジストは、上記したように、光および電子線の照射により酸を発生する酸発生剤と、酸により反応する化合物を含むレジストであり、酸触媒による反応を用いて化合物のアルカリ溶解特性を変化させることによりレジストパターンを形成するものである。但し、本実施の形態においては、レジスト膜３として、非化学増幅型のレジスト膜を用いることもできる。ポジ型の化学増幅型レジストとしては、例えば、富士フイルムエレクトロニクスマテリアルズ株式会社製のＦＥＰ１７１（商品名）、ＰＲＬ００９（商品名）、東京応化工業株式会社製のＯＥＢＲシリーズ（商品名）、信越化学工業株式会社製のＳＥＢＰシリーズ（商品名）などが挙げられる。また、ネガ型の化学増幅型レジストとしては、例えば、住友化学工業株式会社製のＮＦＢ−２２（商品名）、ＮＦＢ−３１（商品名）などが挙げられる。さらに、非化学増幅型レジストとしては、例えば、日本ゼオン株式会社製の電子線ポジ型レジスト膜ＺＥＰ５２０（商品名）、ＺＥＰ５２０Ａ（商品名）、ＺＥＰ−７０００（商品名）、東京応化工業株式会社製のＰＭＭＡ（商品名）、東レ株式会社製のＥＢＲ−９（商品名）などが挙げられる。

酸発生剤としては、照射される光源および電子線源のエネルギーに応じて公知の材料から適宜選択して用いることができる。ベース樹脂としては、光源および電子線源の波長において透明な材料が用いられる。また、側鎖に酸加水分解を生じやすい側鎖を有する材料が用いられる。こうすることにより、露光前後の現像液への溶解度差を十分に確保することができる。具体的には、化学増幅型レジストに通常用いられる公知の材料を適宜用いることが可能である。

例えば、ポジ型レジスト組成物の場合は、アルカリ不溶な酸性官能基で保護されたアルカリ不溶性または難溶性の樹脂であって、該アルカリ不溶性基が脱離したときにアルカリ可溶性となるベース樹脂を用いることができ、ネガ型レジスト組成物の場合は、アルカリ可溶性樹脂であって、架橋剤による架橋によってアルカリ難溶性となるベース樹脂を用いることができる。

そして、化学増幅型レジストは、酸発生剤およびベース樹脂が、有機溶媒に溶解した状態で基板上に塗布できる。さらに、化学増幅型レジストは、適宜クエンチャー等の材料を含むことができる。こうすることにより、より一層確実にリソグラフィにおける感度や精度を向上させることができる。化学増幅型レジストがポジ型である場合には、溶解阻止剤を含んでいてもよく、ネガ型である場合には架橋剤を含んでいてもよい。また、レジスト中には酸発生剤が含まれ、例えばジアゾジスルホン系、トリフェニルスルホニウム系等が含まれる。

本実施の形態における基板処理方法においては、レジスト膜３としてポジ型の化学増幅型レジストを使用している。

帯電防止膜５を構成する材料（帯電防止剤）は、例えば、導電性ポリマー（約５％）と水（約９５％）と界面活性剤である。界面活性剤は、塗布性を向上させるために添加される。また、同じ目的で、帯電防止剤に少量のエタノールを加えて塗布してもよい。

導電性ポリマーとしては、例えば、ポリアニリン系等の共役二重結合を主鎖に持つポリマーまたはポリアニリンスルホン化物等が使用できる。

本実施の形態においては、レジスト膜３と帯電防止膜５の間に中間膜４を設けることを特徴としている。中間膜４は、レジスト膜３と帯電防止膜５との反応を抑制する機能を備えた膜である。

上述したように、導電性の帯電防止膜を設けると、帯電による電子ビームの位置ずれは解決できるものの、ミキシングによる新たな問題が発生する。例えば、帯電防止膜はレジスト膜上に形成されることから、レジスト膜上での高い平坦性および均一性が求められる。しかし、通常、レジスト膜の表面は撥水性であり、一方、帯電防止剤は大部分が水で構成される。このため、レジスト膜上に塗布しやすいように、帯電防止剤に界面活性剤が添加されるが、界面活性剤の使用によってミキシング層が形成されるといった問題が生じる。また、帯電防止膜は、レジスト膜をパターニングする際に一時的に導電性を付与する目的で使用されるので、パターニング後は残存せずに、水やアルカリ水溶液などで簡単に除去されることが好ましい。しかし、水溶性高分子のうちでエステル基を有するものは、加水分解などによって酸を発生し、この酸がレジスト膜と反応してミキシング層が形成される。さらに、帯電防止膜中に含まれる未反応のモノマーがレジスト膜中に移動して、ミキシング層が形成されたりもする。

一方、本発明においては、レジスト膜３と帯電防止膜５の間に、これらの膜の反応を抑制する機能を備えた中間膜４を設ける。これにより、帯電防止膜５からレジスト膜３に界面活性剤、酸および未反応モノマーなどが移動するのを防いで、レジスト膜３中にミキシング層が形成されないようにすることができる。したがって、レジスト膜３を所望のパターン形状に加工することが可能である。

中間膜４には、レジスト膜３や帯電防止膜５と反応しない材料が用いられる。また、この材料は、水またはアルカリ水溶液に溶解する材料であることが好ましい。より好ましくは、レジスト膜３を現像する際に、アルカリ現像液に溶解して帯電防止膜５と一緒に除去される材料が用いられる。例えば、ＡｒＦエキシマレーザ光（波長１９３ｎｍ）やＫｒＦエキシマレーザ光（波長２４８ｎｍ）などの遠紫外線による露光用の反射防止膜や、上記遠紫外線による液浸露光用のレジスト保護膜を中間膜４として用いることができる。

遠紫外線による露光用の反射防止膜としては、例えば、レジスト膜の上部に設けられて反射光や回折光などによりレジスト膜のパターン形状が崩れるのを防ぐ、上部反射防止膜（Top Anti-Reflective Coating：ＴＡＲＣ）が挙げられる。この膜は、レジスト膜と反応せず、アルカリ現像液に溶解するものが多いことから、本発明の中間膜４として好適である。具体的には、ＪＳＲ株式会社製のＮＦＣ５４０（製品名）などを用いることができる。また、ダイキン工業株式会社による非特許文献（Tsuneo Yamashitaら、１９３ｎｍリソグラフィ用上部反射防止膜として用いられる新規な低反射率のフッ素ポリマー、Proc. of SPIE Vol.6519 65192U-1〜65192U-9）に記載のトリフルオロアリールオキシエーテルなども挙げられる。

また、遠紫外線による液浸露光用のレジスト保護膜は、液浸露光の際にレジスト膜の上に設けられて、レジスト膜の膨潤や、レジスト膜から発生する不純物が上部の液体に溶解してレンズを汚染するのを防ぐ役割を有するものである。この膜も、レジスト膜と反応せず、アルカリ現像液に溶解するものが多いことから、本発明の中間膜４として好適である。例えば、アルカリ可溶性ポリマーとアルコール溶剤によって構成される、ＪＳＲ株式会社製の液浸用レジスト保護膜材料「ＴＣＸシリーズ（製品名）」などが挙げられる。

中間膜４の厚さは、レジスト膜３と帯電防止膜５との反応を抑制する機能を十分に確保する点から、４００Å〜７００Åとすることが好ましい。

また、中間膜４は、単層膜からなるものに限られず、２層以上の膜が積層された多層膜からなっていてもよい。例えば、中間膜４は、第１の中間膜と、この第１の中間膜の上に設けられた第２の中間膜とで構成されていてもよい。この場合、第１の中間膜は、化学増幅型レジスト膜３に対して濡れ性のよい材料からなり、第２の中間膜は、レジスト膜３と帯電防止膜５との反応を抑制する機能を有する膜とすることができる。レジスト膜３の表面は、通常は撥水性であるので、第１の中間膜としてレジスト膜３上での塗布性のよい材料を用い、反応抑制機能は主として第２の膜に担わせることで、塗布性と反応抑制機能とが良好な中間膜４とすることができる。例えば、第１の中間膜として、ＡｒＦエキシマレーザを用いた液浸露光用のレジスト保護膜の薄膜を用い、第２の中間膜として、ＡｒＦエキシマレーザを用いた露光用の反射防止膜の厚膜を用いることができる。

本実施の形態においては、図４（ｂ）に示すように、基板試料１に対し、描画工程として電子線を用いて露光し、レジスト膜３に所定のパターンを描画する。このとき、中間膜４の存在によって、帯電防止膜５からレジスト膜３に界面活性剤、酸および未反応モノマーなどが移動するのが妨げられる。これにより、レジスト膜３と帯電防止膜５との反応が抑制されて、レジスト膜３中でのミキシング層の形成を防ぐことができる。

次に、図４（ｃ）に示すように、ＰＥＢ工程として、描画終了後の基板試料１に対してＰＥＢ処理を行う。このＰＥＢ処理により、レジスト膜３内での反応が促進されて、レジスト膜３中に露光パターンに対応する潜像６が形成される。一方、レジスト膜３と帯電防止膜５の間には中間膜４が設けられているので、加熱によってこれらの膜の間で反応が起こるのを抑制できる。尚、描画工程の後であってＰＥＢ工程の前に、リンス工程を入れてもよい。

続いて、図４（ｄ）に示すように、現像工程として、基板試料１を現像液に浸漬して現像処理をする。これにより、レジストパターンが形成される。ここで、帯電防止膜５および中間膜４にアルカリ現像液に溶解するものを用いることによって、レジストパターンの形成とともに、帯電防止膜５および中間膜４を除去することができる。得られたレジストパターンは、パターンプロファイルの劣化が低減された所望の形状のパターンとなる。

このように、レジスト膜３と帯電防止膜５の間に中間膜４を設け、この中間膜４にレジスト膜３と帯電防止膜５の間の反応を抑制する機能を持たせることにより、レジスト膜３の性能の低下を防いで所望のパターンを形成することが可能になる。例えば、本実施の形態による基板処理方法は、線幅８０ｎｍ以下の半導体素子のような超微細パターンの形成に有効である。すなわち、レジスト膜３と帯電防止膜５との反応を抑制してレジスト膜３中にミキシング層が形成されるのを防げるので、レジストパターンのＣＤ精度の低下が低減される。よって、超微細パターンであってもパターン形状の崩れを防いで、所望のＣＤ精度とすることが可能である。

尚、本発明は上記した実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々変形して実施することができる。例えば、上記実施の形態では、基板試料に対して電子線を照射したが、イオンビームなどの他の荷電粒子ビームを用いてもよい。また、上記実施の形態では、基板試料としてマスクを用いたが、例えば、半導体分野で使用されるウェハなどや、液晶ディスプレイなどの液晶を用いた分野で使用されるフォトマスクなどを用いてもよい。さらに、ハードディスク、ＤＶＤ（Digital Versatile Disk）、ＭＥＭＳ（Micro-Electro-Mechanical Systems）などの分野で用いられる基板であってもよい。

従来の基板処理方法の要部工程を示すフローチャート図である。 （ａ）〜（ｄ）は、図１の基板処理方法を説明する工程断面図である。 本実施の形態の基板処理方法の要部工程を示すフローチャート図である。 （ａ）〜（ｄ）は、図４の基板処理方法を説明する工程断面図である。

符号の説明

１、１００ 基板試料
２、１０１ 基板
３、１０２ レジスト膜
４ 中間膜
５、１０３ 帯電防止膜
６、１０５ 潜像
１０４ ミキシング層

Claims (5)

1. レジスト膜と、前記レジスト膜の上方に形成された導電性膜とを有する基板試料に所望のパターンを形成する基板処理方法において、
   前記レジスト膜と前記導電性膜との間に中間膜を形成する工程と、
   前記基板試料に電子線を照射して所望のパターンを形成する工程と、
   前記電子線照射後の基板試料に対し加熱処理を施す工程と、
   前記加熱処理の後に前記基板試料に現像処理を施す工程とを有し、
   前記中間膜は、前記レジスト膜と前記導電性膜との反応を抑制する機能を備えることを特徴とする基板処理方法。
2. 前記導電性膜および前記中間膜はアルカリ現像液に溶解することを特徴とする請求項１に記載の基板処理方法。
3. 前記中間膜は４００Å〜７００Åの厚さであることを特徴とする請求項１または２に記載の基板処理方法。
4. 前記中間膜は、遠紫外線による露光用の反射防止膜および遠紫外線による液浸露光用のレジスト保護膜の少なくとも一方を含むことを特徴とする請求項１〜３のいずれか１項に記載の基板処理方法。
5. 前記中間膜は、第１の中間膜と、前記第１の中間膜の上に設けられた第２の中間膜とで構成されており、
   前記第１の中間膜は、前記レジスト膜に対して濡れ性のよい材料からなり、
   前記第２の中間膜は、前記レジスト膜と前記導電性膜との反応を抑制する機能を有することを特徴とする請求項１〜４のいずれか１項に記載の基板処理方法。
   
   

Images